CN102915958A - 一种铜互连结构及其制造方法 - Google Patents

一种铜互连结构及其制造方法 Download PDF

Info

Publication number
CN102915958A
CN102915958A CN2012103530405A CN201210353040A CN102915958A CN 102915958 A CN102915958 A CN 102915958A CN 2012103530405 A CN2012103530405 A CN 2012103530405A CN 201210353040 A CN201210353040 A CN 201210353040A CN 102915958 A CN102915958 A CN 102915958A
Authority
CN
China
Prior art keywords
interconnection structure
copper
metal cap
groove
copper interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103530405A
Other languages
English (en)
Inventor
曾绍海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN2012103530405A priority Critical patent/CN102915958A/zh
Publication of CN102915958A publication Critical patent/CN102915958A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种铜互连结构及其制造方法，包括如下步骤：提供一半导体衬底，所述半导体衬底上形成有介质层；刻蚀所述介质层，形成暴露衬底的沟槽；在所述沟槽内沉积扩散阻挡层并填充金属铜；去除沟槽外多余的扩散阻挡层及金属铜；在所述沟槽上方形成金属帽盖，所述金属帽盖的材料为CuxSi，覆盖所述沟槽内金属铜。本发明通过采用新型材料制造金属帽盖，解决了现有技术中金属帽盖与铜粘附性差的问题，提高了器件可靠性，同时制备工艺简单，能够和业界通用设备兼容，降低了制造成本。

Description

一种铜互连结构及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种铜互连结构及其制造方法。
背景技术
随着CMOS晶体管尺寸不断地缩小，在高效率，高密度集成电路中的晶体管数量上升到几千万个，这些数量庞大的有源元件的信号集成需要多大十层以上的高密度金属连线，然而这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路的主要因素。因此，半导体工业从原来的铝互连工艺发展成金属铜互联。在当前的铜互连工艺中，作为布线材料的铜具有几个严重的缺点：它可以快速扩散进入并穿过硅衬底和例如二氧化硅的介质膜，扩散进入相邻的介质区域可导致在两互连线之间形成导通路径，产生短路；扩散进入相邻的硅衬底可导致结漏，从而破坏器件。为了限制铜的扩散，目前，在铜互连形成后，需要在其上形成介质盖帽层，但由于铜与介质帽盖层的附着力也很差，仍然会有铜扩散的现象出现，进而使互联线之间的击穿电压降低，引发器件的可靠性问题。
为了解决铜与上覆介质帽盖的粘附性问题，同时减少铜的电迁移， 业界已经提出了多种金属帽盖来覆盖铜互连，以提高与上覆介质帽盖的附着力。目前已经提出的最常见的金属帽盖材料是CoWP，它采用化学镀的方法，利用氧化还原反应使金属离子被还原沉积在基板(铜层)表面。化学镀CoWP是一种顺序工艺，首先包括CuO的清洗，随后是CoWP的淀积。但是，CuO的清洗工艺以及如何使应用于化学镀的CoWP溶液一直保持最佳浓度、性能一直以来都是一个较大的难题，它将直接影响到工艺的可重复制造能力；同时化学镀工艺通常采用甲醛作为还原剂，存在环境污染的问题。
发明内容
本发明的目的在于提供一种用于铜互连结构及其制造方法，解决现有金属帽盖与铜粘附性差的问题，减少铜的电迁移，提高铜的温度依赖击穿特性（Time Dependent Dielectric Breakdown，TDDB)，在增强器件的可靠性的同时，简化制备工艺。
为解决上述问题，本发明提供了一种用于铜互连的制造方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上形成有介质层；
刻蚀所述介质层，形成暴露衬底的沟槽；
在所述沟槽内沉积扩散阻挡层并填充金属铜；
去除沟槽外多余的扩散阻挡层及金属铜；
在所述沟槽上方形成金属帽盖，所述金属帽盖的材料为CuxSi，覆盖所述沟槽内金属铜。
进一步的，所述金属帽盖采用等离子增强化学气相沉积工艺形成。
进一步的，沉积所述金属帽盖的工艺温度是250℃-400℃，
进一步的，沉积所述金属帽盖反应气体为SiH4。
进一步的，所述金属帽盖厚度为5nm-10nm。
进一步的，所述沟槽外多余的扩散阻挡层及金属铜采用化学机械研磨方法去除。
进一步的，所述介质层自下而上依次包括第一刻蚀阻挡层与超低K电介质材料层。
进一步的，在形成金属帽盖后，还包括在所述金属帽盖及超低k电介质材料上沉积刻蚀第二阻挡层。
为了达到上述目的，本发明还提出一种铜互连结构，包括：
半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有沟槽，暴露出所述半导体衬底；
扩散阻挡层，形成在所述沟槽底部及侧壁；
金属铜，填充于所述沟槽内；
CuxSi金属帽盖，形成于所述沟槽上方，覆盖所述沟槽内金属铜。
进一步的，所述金属帽盖厚度为5nm-10nm。
进一步的，所述介质层自下而上依次包括第一刻蚀阻挡层与超低K电介质材料层。
进一步的，所述超低K电介质材料层的材料为SiCOH。
进一步的，所述金属帽盖及超低K电介质材料层表面还形成有第二刻蚀阻挡层。
进一步的，所述第第二刻蚀阻挡层材料为SiCN。
进一步的，所述扩散阻挡层材料为氮化钽、钽、氮化钛及钛中的一种或其组合。
在本发明所提供的铜互连结构和制造方法中，采用CuxSi作为金属帽盖，解决了现有技术使用CoWP材料制作金属帽盖时与铜粘附性差的问题，减少了铜的电迁移和提高了铜的温度依赖击穿特性；本发明使用CuxSi金属帽盖取代CoWP工艺，避免了CuO的清洗工艺，不涉及如何使CoWP溶液一直保持特性这项业界难题，同时，由于不需要使用甲醛，避免了环境污染的问题；除此之外，本发明的CuxSi金属帽盖制备工艺简单，且能和业界通用设备兼容，降低了制造成本。
附图说明
图1为本发明铜互连结构的制造方法的一个较佳实施例的流程示意图；
图2至图7为采用图1所示步骤形成铜互连结构的剖面结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明利用示意图对具体结构及方法进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明铜互连结构的制造方法的一个较佳实施例的流程示意图；
如图1 所示，执行步骤S01，在半导体衬底上依次形成第一刻蚀阻挡层与超低K电介质材料层；
执行步骤S02，刻蚀所述第一刻蚀阻挡层与超低K电介质材料层，形成暴露衬底的沟槽；
执行步骤S03，在所述沟槽内沉积扩散阻挡层并填充金属铜；
执行步骤S04，去除沟槽外多余的扩散阻挡层及金属铜；
执行步骤S05，在所述沟槽上方形成金属帽盖，所述金属帽盖层的材料为CuxSi，覆盖所述沟槽内金属铜；
执行步骤S06，在所述金属帽盖及超低k电介质材料层上沉积刻蚀第二阻挡层。
图2至图7为采用图1所示步骤形成铜互连结构的剖面结构示意图。以下将结合图2至图7，详细说明本发明铜互连结构的制造方法。
如图2所示，提供一半导体衬底100，在所述半导体衬底100上自下而上依次形成第一刻蚀阻挡层101和超低k电介质材料层（ULK）102；所述半导体衬底100的材料可以为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底100的材料还可以是绝缘体上硅（SOI，Silicon On Insulator）,或者其他半导体材料或硅上外延结构。
所述第一刻蚀阻挡层101的材料可以是SiCN，所述刻蚀阻挡层 101用于作为后续刻蚀超低k电介质材料层（ULK）102步骤中的刻蚀停止层；
所述超低电介质材料102可以是SiCOH材料，其形成工艺可以采用现有的化学气相沉积工艺。
如图3所示，在超低k电介质材料层102上旋涂光刻胶103，并图案化，并以该图案化的光刻胶为研磨，对第一刻蚀阻挡层101和超低k电介质材料层102进行刻蚀，形成暴露衬底100的沟槽104，所述刻蚀可以采用现有的等离子刻蚀工艺。形成沟槽后利用干法和/或湿法刻蚀工艺去除剩余的光刻胶。
如图4所示，在所述沟槽内形成扩散阻挡层105，并填充金属铜106。所述扩散阻挡层105覆盖所述沟槽侧壁及底部并覆盖所述超低k电介质材料层102表面上，所述扩散阻挡层105的材料可以为氮化钽、钽、氮化钛及钛中的一种或其组合，所述扩散阻挡层105可以是单层或者叠层结构。本实施例中，优选的扩散阻挡层材料为钽。所述金属铜覆盖所述扩散阻挡层105充满所述沟槽。所述金属铜的填充可以采用业界通用的电镀方法实现。
如图5所示，采用化学机械研磨（CMP）工艺去除所述沟槽外的扩散阻挡层及金属铜；
如图6所示，在所述沟槽上方形成金属帽盖107，覆盖所述沟槽内金属铜；所述金属帽盖的材料为CuxSi，采用等离子增强化学气相沉积（PECVD）工艺形成，工艺温度为250℃-400℃，反应气体为SiH4，所形成的金属帽盖107厚度为5nm-10nm。由于该材料的金属帽盖是直接基于沟槽内的金属铜反应生长而成，具有一次成型的特点，无需多余的光刻、刻蚀步骤，简化了实现工艺。同时，该种材料与铜具有很好的粘附性，能够大大减少铜电迁移的可能性。
如图7所示，在所述金属帽盖107及超低k电介质材料层102上沉积第二刻蚀阻挡层108，所述第二刻蚀阻挡层材料可以是SiCN，所述第二刻蚀阻挡层107可以在与形成金属帽盖相同的设备中完成。相对于以往采用化学镀方式制备CoWP材料金属帽盖的方式，本发明仅在一个设备中即可完成金属帽盖的制备以及后续的介质沉积，省略了将芯片移送化学品槽的步骤，简化了实现工艺，节约了制备时间。
此外，在完成上述步骤后，继续执行形成CMOS器件铜后道的其他工艺，这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不赘述。
通过上述实施例中的步骤，得到了本发明的一种铜互连结构，如图7所示，具体包括：半导体衬底100，所述半导体衬底上自下而上依次形成有第一刻蚀阻挡层101和超低k电介质材料层（ULK）102，所述第一刻蚀阻挡层101和超低k电介质材料层中形成有沟槽104，暴露出所述半导体衬底；扩散阻挡层105，形成在所述沟槽底部及侧壁；金属铜106，填充于所述沟槽内；金属帽盖107，形成于所述沟槽上方，覆盖所述沟槽内金属铜，所述金属帽盖材料为CuxSi；第二刻蚀阻挡层108，覆盖所述金属帽盖及超低K电介质材料层表面。
综上所述，本发明提供了一种铜互连结构及其制造方法，采用CuxSi作为金属帽盖，解决了使用CoWP材料制作金属帽盖时与铜粘附性差的问题，减少了铜的电迁移和提高了铜的温度依赖击穿特性；本发明使用CuxSi金属帽盖取代CoWP工艺，避免了CuO的清洗工艺，不涉及如何使CoWP溶液一直保持特性这项业界难题，同时，由于不需要使用甲醛，避免了环境污染的问题；除此之外，本发明的CuxSi金属帽盖制备工艺简单，且能和业界通用设备兼容，降低了制造成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (15)

1.一种铜互连结构的制造方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上形成有介质层；
刻蚀所述介质层，形成暴露衬底的沟槽；
在所述沟槽内沉积扩散阻挡层并填充金属铜；
去除沟槽外多余的扩散阻挡层及金属铜；
在所述沟槽上方形成金属帽盖，所述金属帽盖的材料为CuxSi，覆盖所述沟槽内金属铜。
2.如权利要求1所述的一种铜互连结构的制造方法，其特征在于，所述金属帽盖采用等离子增强化学气相沉积工艺形成。
3.如权利要求2所述的一种铜互连结构的制造方法，其特征在于，沉积所述金属帽盖的工艺温度是250℃-400℃。
4.如权利要求2所述的一种铜互连结构的制造方法，其特征在于，沉积所述金属帽盖的反应气体为SiH4。
5.如权利要求1所述的一种铜互连结构的制造方法，其特征在于，所述金属帽盖厚度为5nm-10nm。
6.如权利要求1所述的一种铜互连结构的制造方法，其特征在于，所述沟槽外多余的扩散阻挡层及金属铜采用化学机械研磨方法去除。
7.如权利要求1所述的一种铜互连结构的制造方法，其特征在于所述介质层自下而上依次包括第一刻蚀阻挡层与超低K电介质材料层。
8.如权利要求7所述的一种铜互连结构的制造方法，其特征在于在形成金属帽盖后，还包括在所述金属帽盖及超低k电介质材料上沉积刻蚀第二阻挡层。
9.一种铜互连结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有沟槽，暴露出所述半导体衬底；
扩散阻挡层，形成在所述沟槽底部及侧壁；
金属铜，填充于所述沟槽内；
CuxSi金属帽盖，形成于所述沟槽上方，覆盖所述沟槽内金属铜。
10.如权利要求9所述的一种铜互连结构，其特征在于，所述金属帽盖厚度为5nm-10nm。
11.如权利要求9所述的一种铜互连结构，其特征在于，所述介质层自下而上依次包括第一刻蚀阻挡层与超低K电介质材料层。
12.如权利要求11所述的一种铜互连结构，其特征在于，所述超低K电介质材料层的材料为SiCOH。
13.如权利要求11所述的一种铜互连结构，其特征在于，所述金属帽盖及超低K电介质材料层表面还形成有第二刻蚀阻挡层。
14.如权利要求13所述的一种铜互连结构，其特征在于，所述第二刻蚀阻挡层材料为SiCN。
15.如权利要求9所述的一种铜互连结构，其特征在于，所述扩散阻挡层材料为氮化钽、钽、氮化钛及钛中的一种或其组合。
CN2012103530405A 2012-09-20 2012-09-20 一种铜互连结构及其制造方法 Pending CN102915958A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103530405A CN102915958A (zh) 2012-09-20 2012-09-20 一种铜互连结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103530405A CN102915958A (zh) 2012-09-20 2012-09-20 一种铜互连结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102915958A true CN102915958A (zh) 2013-02-06

Family

ID=47614274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103530405A Pending CN102915958A (zh) 2012-09-20 2012-09-20 一种铜互连结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102915958A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106564853A (zh) * 2016-11-02 2017-04-19 上海集成电路研发中心有限公司 微电子细胞分析电极及其制备方法
WO2022142308A1 (zh) * 2021-01-04 2022-07-07 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
CN1226080A (zh) * 1998-02-12 1999-08-18 摩托罗拉公司 半导体器件中的互连结构及其制作方法
US6211084B1 (en) * 1998-07-09 2001-04-03 Advanced Micro Devices, Inc. Method of forming reliable copper interconnects
CN1783476A (zh) * 2004-12-03 2006-06-07 台湾积体电路制造股份有限公司 集成电路的内连线结构
US20070111522A1 (en) * 2005-11-12 2007-05-17 Chartered Semiconductor Manufacturing Ltd. Formation of metal silicide layer over copper interconnect for reliability enhancement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
CN1226080A (zh) * 1998-02-12 1999-08-18 摩托罗拉公司 半导体器件中的互连结构及其制作方法
US6211084B1 (en) * 1998-07-09 2001-04-03 Advanced Micro Devices, Inc. Method of forming reliable copper interconnects
CN1783476A (zh) * 2004-12-03 2006-06-07 台湾积体电路制造股份有限公司 集成电路的内连线结构
US20070111522A1 (en) * 2005-11-12 2007-05-17 Chartered Semiconductor Manufacturing Ltd. Formation of metal silicide layer over copper interconnect for reliability enhancement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106564853A (zh) * 2016-11-02 2017-04-19 上海集成电路研发中心有限公司 微电子细胞分析电极及其制备方法
WO2022142308A1 (zh) * 2021-01-04 2022-07-07 长鑫存储技术有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US20240079266A1 (en) Air gap spacer formation for nano-scale semiconductor devices
US10373905B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
US20210375760A1 (en) Metal Line Structure and Method
US20080254617A1 (en) Void-free contact plug
TW201814831A (zh) 半導體元件及其製造方法
US20150054139A1 (en) Through-silicon via with sidewall air gap
KR20200052822A (ko) 비아를 포함하는 집적 회로 장치 및 그 제조 방법
US9716034B2 (en) Method for forming interconnect structure
CN105826246A (zh) 用于铜结构化的中间层及其形成方法
US20160300794A1 (en) Stress Reduction Apparatus
CN103000575A (zh) 一种铜互连结构及其形成方法
US11322395B2 (en) Dielectric capping structure overlying a conductive structure to increase stability
US10763160B1 (en) Semiconductor device with selective insulator for improved capacitance
CN102915958A (zh) 一种铜互连结构及其制造方法
CN102487038B (zh) 铜互连结构及其形成方法
US9275874B2 (en) Methods for fabricating integrated circuits using chemical mechanical planarization to recess metal
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
CN102760691B (zh) 硅通孔的形成方法
CN102945825A (zh) 一种带金属帽盖的铜互连结构及其制造方法
CN104425444A (zh) 半导体器件及其制造方法
US9601513B1 (en) Subsurface wires of integrated chip and methods of forming
CN105489556B (zh) 一种半导体器件及其制造方法、电子装置
CN103107158A (zh) 半导体器件及其形成方法
US20210143061A1 (en) Hybrid metallization and dielectric interconnects in top via configuration
CN108550528A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130206