KR20200052822A - 비아를 포함하는 집적 회로 장치 및 그 제조 방법 - Google Patents

비아를 포함하는 집적 회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20200052822A
KR20200052822A KR1020190129008A KR20190129008A KR20200052822A KR 20200052822 A KR20200052822 A KR 20200052822A KR 1020190129008 A KR1020190129008 A KR 1020190129008A KR 20190129008 A KR20190129008 A KR 20190129008A KR 20200052822 A KR20200052822 A KR 20200052822A
Authority
KR
South Korea
Prior art keywords
insulating film
film
forming
conductive film
conductive
Prior art date
Application number
KR1020190129008A
Other languages
English (en)
Inventor
김영배
하르소노 심카
이종현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20200052822A publication Critical patent/KR20200052822A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로 장치 및 그 제조 방법이 제공된다. 집적 회로 장치의 제조 방법은, 기판 상에, 리세스를 포함하는 제1 절연막과, 제1 절연막의 리세스 내의 제1 도전막을 형성하고, 제1 도전막의 표면을 노출시키는 제1 개구를 포함하는 제2 절연막을 제1 절연막 상에 선택적으로 형성하고, 제2 절연막 및 제1 도전막 상에, 제3 절연막을 형성하고, 제3 절연막을 통해 연장되며 제1 도전막을 노출시키는 제2 개구를 형성하고, 제2 개구 내에 제2 도전막을 형성하는 것을 포함한다.

Description

비아를 포함하는 집적 회로 장치 및 그 제조 방법{INTEGRATED CIRCUIT DEVICES INCLUDING A VIA ND METHODS OF FORMING THE SAME}
본 발명은 비아를 포함하는 집적 회로 장치 및 그 제조 방법에 관한 것이다.
비아와 인접하는 도전막 사이의 전기적 절연을 강화하기 위해, 고 식각 선택비(high etch selectivity)를 갖는 막을 제공함으로써 자기 정렬 비아(SAV; self-aligned via) 구조체가 도입되었다. 그러나, SAV 구조체는 고밀도 집적 회로 장치에서 비아와 인접하는 도전막 사이의 전기적 절연을 제공하는데 효과적이지 못할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 비아와 인접하는 도전막 사이의 전기적 절연이 강화된 집적 회로 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 비아와 인접하는 도전막 사이의 전기적 절연이 강화된 집적 회로 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은, 기판 상에, 리세스를 포함하는 제1 절연막과, 제1 절연막의 리세스 내의 제1 도전막을 형성하고, 제1 도전막의 표면을 노출시키는 제1 개구를 포함하는 제2 절연막을 제1 절연막 상에 선택적으로 형성하고, 제2 절연막 및 제1 도전막 상에, 제3 절연막을 형성하고, 제3 절연막을 통해 연장되며 제1 도전막을 노출시키는 제2 개구를 형성하고, 제2 개구 내에 제2 도전막을 형성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은, 기판 상에, 리세스를 포함하는 제1 절연막과, 제1 절연막의 리세스 내의 제1 도전막을 형성하고, 제1 도전막 상에, 제1 절연막의 표면을 노출시키는 차단막을 형성하고, 제1 절연막 상에, 차단막의 표면을 노출시키는 제2 절연막을 형성하고, 차단막을 제거하여 제2 절연막 내의 개구를 형성하고, 차단막을 제거한 후에, 제2 절연막 및 제1 도전막 상에 제3 절연막을 형성하고, 제3 절연막을 통해 연장되고, 제1 도전막과 접촉하는 제2 도전막을 형성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은, 기판 상에, 리세스를 포함하는 제1 절연막 및 제1 절연막의 리세스 내의 제1 도전막을 형성하되, 제1 절연막은 제1 도전막의 상면을 노출시키고, 제1 도전막의 상부를 제거하고, 제1 절연막 상에 제2 절연막을 선택적으로 형성하되, 제2 절연막은 제1 도전막의 상부를 제거한 후에 남아 있는 제1 도전막의 표면을 노출시키고, 제2 절연막 및 제1 도전막 상에 제3 절연막을 형성하고, 제3 절연막을 통해 연장되어 제1 도전막과 접촉하는 제2 도전막을 형성하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 집적 회로 장치의 제조 방법의 흐름도이다.
도 2 내지 도 9는 몇몇 실시예에 따른 집적 회로 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10 및 도 11은 몇몇 실시예에 따른 집적 회로 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 12는 몇몇 실시예에 따른 집적 회로 장치의 제조 방법을 설명하기 위한 단면도이다.
도 13 및 도 14는 몇몇 실시예에 따른 집적 회로 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 1은 몇몇 실시예에 따른 집적 회로 장치의 제조 방법의 흐름도이다. 도 2 내지 도 9는 몇몇 실시예에 따른 집적 회로 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은 기판(10) 상에 제1 절연막(20) 및 제1 도전막(28)을 형성하는 것을 포함한다(210).
기판(10)은 하나 이상의 반도체 물질, 예를 들어, Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC 및/또는 InP을 포함할 수 있다. 몇몇 실시예에서, 기판(10)은 벌크 기판(예를 들어, 벌크 실리콘 기판) 또는 SOI(semiconductor on insulator) 기판일 수 있다. 몇몇 실시에에서, 제1 도전막(28)은 BEOL(back end of line) 공정 동안에 형성되는 금속막일 수 있다. 이에 따라, 비록 도 2는 제1 절연막(20)이 기판(10)에 접촉하는 것을 도시하지만, 기판(10)과 제1 절연막(20) 사이에 다양한 중간 구성 요소들이 개재될 수 있음이 이해될 것이다.
제1 절연막(20)은 그 내부에 리세스(22)를 포함할 수 있고, 제1 도전막(28)은 리세스(22) 내에 배치될 수 있다. 제1 절연막(20)은 다공성층(porous layer) 또는 밀집층(dense layer)일 수 있다. 예를 들어, 제1 절연막(20)은 저유전율 물질(low k material), 초저유전율 물질(ultra-low k material), SiCOH, SiO2, SiN, SiCON, SiCN, AlO, AlN, SiOC 및/또는 SiON을 포함할 수 있다.
몇몇 실시예에서, 제1 도전막(28)은 다중층을 포함할 수 있다. 예를 들어, 제1 도전막(28)은 제1 확산 장벽층(24), 제1 라이너층(25) 및 제1 코어 도전층(26)을 포함할 수 있다. 도 2에 도시된 것처럼, 제1 확산 장벽층(24)은 리세스(22)의 표면을 따라 균일한 두께를 가질 수 있다. 몇몇 실시예에서, 도 2에 도시된 것처럼, 제1 라이너층(25)은 제1 확산 장벽층(24)의 표면을 따라 균일한 두께를 가질 수 있다.
제1 라이너층(25) 및 제1 코어 도전층(26)은 각각 금속, 예를 들어, Cu, Co, Ru, Mn, Nb 및/또는 Mo을 포함할 수 있다. 몇몇 실시예에서, 제1 라이너층(25)은 제1 코어 도전층(26)이 포함하는 물질을 포함할 수 있다. 또한, 제1 확산 장벽층(24)은 예를 들어, Ta, TaN, Ti 및/또는 TiN을 포함할 수 있다. 제1 확산 장벽층(24)은 예를 들어, 물리 기상 증착(PVD; physical vapor deposition) 공정, 원자층 증착(ALD; atomic layer deposition) 공정, 화학 기상 증착(CVD; chemical vapor deposition) 공정 및/또는 도금(plating) 공정에 의해 형성될 수 있다.
도 1, 도 3 및 도 4를 참조하면, 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은 제1 도전막(28)의 상부를 제거하는 것을 포함한다(230-1).
몇몇 실시예에서, 도 3에 도시된 것처럼, 제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부는 함께 제거될 수 있다. 제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부가 제거된 후에, 도 4에 도시된 것처럼, 제1 확산 장벽층(24)의 상부가 제거될 수 있다. "함께 제거"됨이란, 동일한 제조 단계에서, 대략 동일한(그러나 반드시 정확하지는 않은) 시간에, 또는 적어도 일부의 시간이 겹치는 병렬적 단계에서 제거됨을 의미하는 것으로 이해될 것이다.
제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부는 제1 확산 장벽층(24)의 상부가 제거된 후에 제거될 수도 있는 것으로 이해될 것이다. 몇몇 실시예에서, 제1 확산 장벽층(24)의 상부, 제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부는 함께 제거될 수도 있다. 제1 확산 장벽층(24)의 상부, 제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부를 제거하는 것은, 습식 식각 공정 및/또는 건식 식각 공정에 의해 수행될 수 있다.
도 1 및 도 5를 참조하면, 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은 제1 절연막(20) 상에 제2 절연막(32)을 선택적으로 형성하는 것을 포함할 수 있다(230-2).
예를 들어, 제2 절연막(32)은 저유전율 물질(low k material), 초저유전율 물질(ultra-low k material), SiCOH, SiO2, SiN, SiCON, SiCN, AlO, AlN, SiOC 및/또는 SiON을 포함할 수 있다. 제2 절연막(32)은 제1 절연막(20) 상에 선택적으로 형성될 수 있으므로, 제2 절연막(32)은 제1 확산 장벽층(24), 제1 라이너층(25) 및 제1 코어 도전층(26) 상에 형성되지 않을 수 있다. 이에 따라, 도 5에 도시된 것처럼, 제2 절연막(32)은 제1 확산 장벽층(24), 제1 라이너층(25) 및 제1 코어 도전층(26)을 노출시키는 제1 개구(34)를 포함할 수 있다.
몇몇 실시예에서, 제2 절연막(32)은 제1 절연막(20)과 접촉할 수 있다. 제1 확산 장벽층(24)의 상부, 제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부가 제거된 후에, 제1 개구(34)는 수직 방향에서 깊이 d1을 가질 수 있고, 제1 확산 장벽층(24)은 수직 방향에서 두께 d2를 가질 수 있다. 상기 수직 방향은 기판(10) 및 제1 절연막(20)이 적층되는 방향일 수 있다. 몇몇 실시예에서, 깊이 d1 대 두께 d2의 비는 1:2 내지 1:3일 수 있다. 제2 절연막(32)은 제1 개구(34)의 깊이 d1을 증가시킬 수 있는 것으로 이해될 것이다.
몇몇 실시예에서, 제1 확산 장벽층(24)의 상부, 제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부를 제거하는 것은 생략될 수 있고, 제1 개구(34)는 제2 절연막(32)을 형성하는 것에 의해서만 형성될 수도 있다. 제1 개구(34)가 제2 절연막(32)을 형성하는 것에 의해서만 형성될 때, 제2 절연막(32)은 제1 개구(34)의 깊이 d1의 값과 동일한 두께를 가질 수 있다.
몇몇 실시예에서, 제1 확산 장벽층(24)의 상부, 제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부를 제거하는 것은, 제2 절연막(32)이 형성된 후에 수행될 수도 있다.
도 1 및 도 6을 참조하면, 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은 제2 절연막(32), 제1 확산 장벽층(24), 제1 라이너층(25) 및 제1 코어 도전층(26) 상에 제3 절연막(44)을 형성하는 것을 포함할 수 있다(250).
몇몇 실시예에서, 제3 절연막(44)이 형성되기 전에, 식각 저지막(42)이 형성될 수 있다. 몇몇 실시예에서, 도 6에 도시된 것처럼, 식각 저지막(42)은 균일한 두께를 가질 수 있다.
식각 저지막(42)은 예를 들어, AlN, AlO, SiCN, SiN 및/또는 SiON을 포함할 수 있다. 제3 절연막(44)은 예를 들어, 저유전율 물질(low k material), 초저유전율 물질(ultra-low k material), SiCOH, SiO2, SiN, SiCON, SiCN, AlO, AlN, SiOC 및/또는 SiON을 포함할 수 있다.
도 7을 참조하면, 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은 제3 절연막(44) 내에 제2 개구(46)를 형성하는 것을 포함할 수 있다.
제1 확산 장벽층(24)의 상부, 제1 라이너층(25)의 상부 및/또는 제1 코어 도전층(26)의 상부가 제2 개구(46)에 노출될 수 있도록, 제2 개구(46)는 제3 절연막(44) 및 식각 저지막(42)을 통해 연장될 수 있다. 비록 도 6은 제2 개구(46)가 제1 확산 장벽층(24)을 노출시키지 않는 것을 도시하지만, 몇몇 실시예에서, 제2 개구(46)는 제1 확산 장벽층(24)의 상부를 노출시킬 수도 있다. 제2 개구(46)는, 습식 식각 공정 및/또는 건식 식각 공정을 수행하여 제3 절연막(44)의 일부 및 식각 저지막(42)의 일부를 제거함으로써 형성될 수 있다.
도 1, 도 8 및 도 9를 참조하면, 몇몇 실시예에 따른 집적 회로 장치의 제조 방법은 제2 개구(46) 내에 제2 도전막(58)을 형성하는 것을 포함할 수 있다(270).
제2 도전막(58)을 형성하는 것은, 제2 개구(46) 내에 제2 확산 장벽층(54), 제2 라이너층(55) 및 제2 코어 도전층(56)을 순차적으로 형성하는 것을 포함할 수 있다. 몇몇 실시예에서, 도 8에 도시된 것처럼, 제2 확산 장벽층(54)은 제2 개구(46) 내에서 균일한 두께를 가질 수 있다. 몇몇 실시예에서, 도 8에 도시된 것처럼, 제2 라이너층(55)은 제2 확산 장벽층(54)의 표면을 따라 균일한 두께를 가질 수 있다.
몇몇 실시예에서, 기판(10)의 상면은 제2 절연막(32)의 최상단보다 제2 도전막(58)의 최하단에 인접할 수 있다.
제2 라이너층(55) 및 제2 코어 도전층(56)은 각각 금속, 예를 들어, Cu, Co, Ru, Mn, Nb 및/또는 Mo을 포함할 수 있다. 제2 확산 장벽층(54)은 예를 들어, Ta, TaN, Ti 및/또는 TiN을 포함할 수 있다. 제2 확산 장벽층(54)은 예를 들어, 물리 기상 증착(PVD) 공정, 원자층 증착(ALD) 공정, 화학 기상 증착(CVD) 공정 및/또는 도금(plating) 공정에 의해 형성될 수 있다.
도 9를 참조하면, 제3 절연막(44)의 상면이 노출되도록, 제2 확산 장벽층(54)의 상부, 제2 라이너층(55)의 상부 및 제2 코어 도전층(56)의 상부가 제거될 수 있다.
제2 확산 장벽층(54)의 상부, 제2 라이너층(55)의 상부 및 제2 코어 도전층(56)의 상부는 습식 식각 공정, 건식 식각 공정 및/또는 화학적 기계적 연마(CMP; chemical mechanical polishing) 공정에 의해 제거될 수 있다.
도 9에 도시된 것처럼, 제2 도전막(58)의 하부는 식각 저지막(42)에 의해 정의된 공간 내에 형성될 수 있다. 이에 따라, 제2 도전막(58)의 하부는 인접하는 도전체(예를 들어, 인접하는 제1 도전막(Ma))로부터 식각 저지막(42)에 의해 이격될 수 있다. 또한, 제2 도전막(58)의 하부는, 제2 절연막(32)에 의해 그 깊이가 증가되는 개구(예를 들어, 도 5의 제1 개구(34)) 내에 형성될 수 있다. 이에 따라, 제2 도전막(58)과 인접하는 도전체(예를 들어, 제1 도전막(Ma)) 사이의 전기적 절연이 강화될 수 있다.
도 10 및 도 11은 몇몇 실시예에 따른 집적 회로 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10 및 도 11을 참조하면, 제1 확산 장벽층(24)의 상부는 제거될 수 있으나, 제1 라이너층(25)의 상부 및 제1 코어 도전층(26)의 상부는 제거되지 않을 수 있다.
제2 절연막(32)이 형성될 때, 도 11에 도시된 것처럼, 제2 절연막(32)의 일부는 제1 확산 장벽층(24)의 상부가 제거된 공간 내에 형성될 수 있다. 제1 확산 장벽층(24)의 최상면은 제1 라이너층(25)의 최상면 및 제1 코어 도전층(26)의 최상면보다 낮을 수 있다.
도 12는 몇몇 실시예에 따른 집적 회로 장치의 제조 방법을 설명하기 위한 단면도이다. 도 13 및 도 14는 몇몇 실시예에 따른 집적 회로 장치의 제조 방법을 설명하기 위한 단면도들이다.
몇몇 실시예에 따른 집적 회로 장치의 제조 방법에서, 제2 절연막(32)은 도 12 내지 도 14에 도시된 공정들에 의해 형성될 수 있다.
도 13을 참조하면, 제1 도전막(28) 상에 차단막(30)이 형성될 수 있다(도 12의 228).
몇몇 실시예에서, 차단막(30)은 제1 도전막(28) 상에 선택적으로 형성될 수 있다. 이에 따라, 차단막(30)은 제1 절연막(20) 상에 형성되지 않을 수 있고, 제1 절연막(20)을 노출시킬 수 있다. 예를 들어, 차단막(30)은 제1 절연막(20)의 상면 전체를 노출시킬 수 있다. 차단막(30)은 예를 들어, 자기 정렬 단일층(self-aligned monolayer) 공정에 의해 형성될 수 있다. 몇몇 실시예에서, 차단막(30)은 제1 도전막(28) 내에 포함되는 금속 원소와 선택적으로 반응하는 전구체(precursor)를 이용하여 형성될 수 있다.
도 14를 참조하면, 제2 절연막(32)은 제1 절연막(20) 상에 형성될 수 있다.
몇몇 실시예에서, 차단막(30) 및 제1 절연막(20) 상에 예비 제2 절연막이 형성될 수 있고(도 12의 230), 상기 예비 제2 절연막의 상부가 제거될 수 있다. 몇몇 실시예에서, 도 14에 도시된 것처럼, 상기 예비 제2 절연막의 상부는 차단막(30)의 상면이 노출될 때까지 제거될 수 있다. 상기 예비 제2 절연막의 상부는 습식 식각 공정, 건식 식각 공정 및/또는 CMP 공정에 의해 제거될 수 있다.
다시 도 5를 참조하면, 제1 개구(34)는 습식 식각 공정 및/또는 건식 식각 공정을 이용하여 차단막(30)을 제거하는 것에 의해 형성될 수 있다(도 12의 232).
도 13에 도시된 것처럼, 몇몇 실시예에서, 차단막(30)은 제1 도전막(28)의 상부가 제거된 후에 형성될 수 있다. 제1 도전막(28)의 상부를 제거하는 공정은, 제1 도전막(28) 상의 불순물 및/또는 오염물을 제거할 수 있는 것으로 이해될 것이다. 이에 따라, 차단막(30)은 균일하게 형성될 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 본 발명의 기술적 사상의 예시적인 실시예들은, 이상적인 실시예의 개략도 및 예시적인 실시예의 중간 구조인 단면도 또는 평면도를 참조하여 설명된다. 이에 따라, 예를 들어, 제조 기술 및/또는 허용 오차의 결과로서 도시 형태의 변형이 예상되어야 한다. 즉, 본 발명의 기술적 사상의 예시적인 실시예들은 본 명세서에 도시된 특정한 형태에 제한되는 것으로 해석되어서는 안되고, 예를 들어, 제조 방법으로부터 기인하는 형상의 편차를 포함하는 것으로 해석되어야 한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises, includes)" 및/또는 "포함하는(comprising, including)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 본 명세서에서, "및/또는(and/or)"은 관련 열겨된 항목의 하나 또는 그 이상의 임의의 모든 조합을 포함한다.
본 명세서에서, "구성요소(A)가 구성요소(B)와 수직적으로 중첩되는(vertically overlapping; 또는 유사 용어)"이란, 상기 구성요소(A) 및 상기 구성요소(B)와 모두 교차하는 수직선이 존재함을 의미한다. 비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소일 수도 있음은 물론이다.
몇몇 대체적인 구현예에서, 본 명세서의 흐름도 블록에 표시된 기능/동작은 상기 흐름도에 표시된 순서를 벗어나 수행될 수도 있음에 유의해야 한다. 예를 들어, 연속적으로 도시된 2개의 블록들은 사실상 실질적으로 동시에 실행될 수 있다. 또는, 블록들은 관련된 기능/동작에 따라 때때로 역순으로 실행될 수도 있다. 또한, 흐름도 및/또는 블록도의 주어진 블록의 기능은 다수의 블록들로 분리될 수 있고, 및/또는 흐름도 및/또는 블록도의 2개 이상의 블록들의 기능은 적어도 부분적으로 통합될 수도 있다. 또한, 도시된 블록들 사이에 다른 블록들이 추가/삽입될 수 있고, 및/또는 블록들/동작들은 본 발명의 기술적 사상의 범위를 벗어나지 않고 생략될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 20: 제1 절연막
22: 리세스 28: 제1 도전막
32: 제2 절연막 34: 제1 개구
42: 식각 저지막 44: 제3 절연막
46: 제2 개구 58: 제2 도전막

Claims (10)

  1. 기판 상에, 리세스를 포함하는 제1 절연막과, 상기 제1 절연막의 상기 리세스 내의 제1 도전막을 형성하고,
    상기 제1 도전막의 표면을 노출시키는 제1 개구를 포함하는 제2 절연막을 상기 제1 절연막 상에 선택적으로 형성하고,
    상기 제2 절연막 및 상기 제1 도전막 상에, 제3 절연막을 형성하고,
    상기 제3 절연막을 통해 연장되며 상기 제1 도전막을 노출시키는 제2 개구를 형성하고,
    상기 제2 개구 내에 제2 도전막을 형성하는 것을 포함하는 집적 회로 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 제3 절연막을 형성하기 전에, 상기 제1 도전막의 상부를 제거하는 것을 더 포함하는 집적 회로 장치의 제조 방법.
  3. 제 1항에 있어서,
    상기 제1 도전막을 형성하는 것은, 확산 장벽층 및 코어 도전층을 형성하는 것을 포함하고,
    상기 제3 절연막을 형성하기 전에, 상기 확산 장벽층의 상부를 제거하는 것을 더 포함하는 집적 회로 장치의 제조 방법.
  4. 제 3항에 있어서,
    상기 확산 장벽층의 상부를 제거하는 것은 상기 제2 절연막을 선택적으로 형성하기 전에 수행되고,
    상기 제2 절연막을 선택적으로 형성하는 것은, 상기 확산 장벽층의 상부가 제거된 공간 내에 상기 제2 절연막의 일부를 형성하는 것을 포함하는 집적 회로 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 제3 절연막을 형성하기 전에, 상기 제2 절연막 상에 식각 저지막을 형성하는 것을 더 포함하는 집적 회로 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 제2 도전막은 상기 제1 도전막과 접촉하는 집적 회로 장치의 제조 방법.
  7. 기판 상에, 리세스를 포함하는 제1 절연막과, 상기 제1 절연막의 상기 리세스 내의 제1 도전막을 형성하고,
    상기 제1 도전막 상에, 상기 제1 절연막의 표면을 노출시키는 차단막을 형성하고,
    상기 제1 절연막 상에, 상기 차단막의 표면을 노출시키는 제2 절연막을 형성하고,
    상기 차단막을 제거하여 상기 제2 절연막 내의 개구를 형성하고,
    상기 차단막을 제거한 후에, 상기 제2 절연막 및 상기 제1 도전막 상에 제3 절연막을 형성하고,
    상기 제3 절연막을 통해 연장되고, 상기 제1 도전막과 접촉하는 제2 도전막을 형성하는 것을 포함하는 집적 회로 장치의 제조 방법.
  8. 제 7항에 있어서,
    상기 제3 절연막을 형성하기 전에, 상기 제1 도전막의 상부를 제거하는 것을 더 포함하는 집적 회로 장치의 제조 방법.
  9. 제 7항에 있어서,
    상기 제1 도전막을 형성하는 것은, 확산 장벽층 및 코어 도전층을 형성하는 것을 포함하고,
    상기 제3 절연막을 형성하기 전에, 상기 확산 장벽층의 상부를 제거하는 것을 더 포함하는 집적 회로 장치의 제조 방법.
  10. 기판 상에, 리세스를 포함하는 제1 절연막 및 상기 제1 절연막의 상기 리세스 내의 제1 도전막을 형성하되, 상기 제1 절연막은 상기 제1 도전막의 상면을 노출시키고,
    상기 제1 도전막의 상부를 제거하고,
    상기 제1 절연막 상에 제2 절연막을 선택적으로 형성하되, 상기 제2 절연막은 상기 제1 도전막의 상부를 제거한 후에 남아 있는 상기 제1 도전막의 표면을 노출시키고,
    상기 제2 절연막 및 상기 제1 도전막 상에 제3 절연막을 형성하고,
    상기 제3 절연막을 통해 연장되어 상기 제1 도전막과 접촉하는 제2 도전막을 형성하는 것을 포함하는 집적 회로 장치의 제조 방법.
KR1020190129008A 2018-11-06 2019-10-17 비아를 포함하는 집적 회로 장치 및 그 제조 방법 KR20200052822A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862756246P 2018-11-06 2018-11-06
US62/756,246 2018-11-06
US16/530,075 2019-08-02
US16/530,075 US10957579B2 (en) 2018-11-06 2019-08-02 Integrated circuit devices including a via and methods of forming the same

Publications (1)

Publication Number Publication Date
KR20200052822A true KR20200052822A (ko) 2020-05-15

Family

ID=70460105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190129008A KR20200052822A (ko) 2018-11-06 2019-10-17 비아를 포함하는 집적 회로 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10957579B2 (ko)
KR (1) KR20200052822A (ko)
CN (1) CN111146180A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106538A (ja) * 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
US11222843B2 (en) * 2019-09-16 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11227792B2 (en) * 2019-09-19 2022-01-18 International Business Machines Corporation Interconnect structures including self aligned vias
US11342222B2 (en) * 2019-09-26 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned scheme for semiconductor device and method of forming the same
US11515203B2 (en) * 2020-02-05 2022-11-29 Tokyo Electron Limited Selective deposition of conductive cap for fully-aligned-via (FAV)
US11373947B2 (en) * 2020-02-26 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnect structures of semiconductor device
US11251073B2 (en) * 2020-04-01 2022-02-15 Taiwan Semiconductor Manufacturing Co. Selective deposition of barrier layer
US11901228B2 (en) 2021-03-31 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned scheme for semiconductor device and method of forming the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684310B1 (ko) 2011-11-04 2016-12-08 인텔 코포레이션 자기 정렬 캡의 형성 방법 및 장치
US9960110B2 (en) 2011-12-30 2018-05-01 Intel Corporation Self-enclosed asymmetric interconnect structures
SG11201601323XA (en) 2013-09-27 2016-03-30 Intel Corp Previous layer self-aligned via and plug patterning for back end of line (beol) interconnects
US9059257B2 (en) 2013-09-30 2015-06-16 International Business Machines Corporation Self-aligned vias formed using sacrificial metal caps
US9368395B1 (en) 2014-05-06 2016-06-14 Globalfoundries Inc. Self-aligned via and air gap
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
US9520321B2 (en) 2015-02-27 2016-12-13 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with self-aligned vias
US9659864B2 (en) 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
US9818690B2 (en) 2015-10-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnection structure and method
US10020224B2 (en) 2015-12-28 2018-07-10 Globalfoundries Inc. Self-aligned via forming to conductive line and related wiring structure
CN108780777B (zh) 2016-02-02 2023-02-17 东京毅力科创株式会社 利用选择性沉积对金属和通孔进行自对准
US9530691B1 (en) 2016-02-19 2016-12-27 Globalfoundries Inc. Methods, apparatus and system for forming a dielectric field for dual orientation self aligned vias
US9484258B1 (en) 2016-03-16 2016-11-01 Globalfoundries Inc. Method for producing self-aligned vias
US9847252B2 (en) 2016-04-12 2017-12-19 Applied Materials, Inc. Methods for forming 2-dimensional self-aligned vias
US10276436B2 (en) 2016-08-05 2019-04-30 International Business Machines Corporation Selective recessing to form a fully aligned via
US10049974B2 (en) * 2016-08-30 2018-08-14 International Business Machines Corporation Metal silicate spacers for fully aligned vias
US9953865B1 (en) 2016-10-26 2018-04-24 International Business Machines Corporation Structure and method to improve FAV RIE process margin and electromigration
KR102545230B1 (ko) 2016-11-02 2023-06-19 삼성전자주식회사 피커 어셈블리 및 이를 구비하는 추출장치
KR102351353B1 (ko) 2016-11-09 2022-01-13 도쿄엘렉트론가부시키가이샤 방향성 자기 조립(dsa) 프로세스를 사용한 완전 자기 정렬 비아 형성을 위한 방법
US10879120B2 (en) 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Self aligned via and method for fabricating the same
US10453749B2 (en) 2017-02-14 2019-10-22 Tokyo Electron Limited Method of forming a self-aligned contact using selective SiO2 deposition
US9966337B1 (en) 2017-03-15 2018-05-08 International Business Machines Corporation Fully aligned via with integrated air gaps
US10424507B2 (en) 2017-04-04 2019-09-24 Mirocmaterials LLC Fully self-aligned via
US10090247B1 (en) 2017-05-03 2018-10-02 International Business Machines Corporation Semiconductor device formed by wet etch removal of Ru selective to other metals

Also Published As

Publication number Publication date
US20200144103A1 (en) 2020-05-07
CN111146180A (zh) 2020-05-12
US10957579B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
KR20200052822A (ko) 비아를 포함하는 집적 회로 장치 및 그 제조 방법
US20210225707A1 (en) Self-Aligned Interconnect with Protection Layer
US10515961B2 (en) Semiconductor device and a method for fabricating the same
CN104867967B (zh) 半导体器件及其制造方法
CN117423678A (zh) 纳米尺度的半导体器件的气隙间隔物构造
US10504832B2 (en) Method for manufacturing copper layer
US9520321B2 (en) Integrated circuits and methods for fabricating integrated circuits with self-aligned vias
US10937652B1 (en) Method and structure of cut end with self-aligned double patterning
US20150028483A1 (en) Novel method for electromigration and adhesion using two selective deposition
US20150091172A1 (en) Pore sealing techniques for porous low-k dielectric interconnect
CN108074910A (zh) 半导体器件及其制造方法
US20050048765A1 (en) Sealed pores in low-k material damascene conductive structures
KR101496550B1 (ko) 상호연결 구조물을 형성하는 방법
US20090085214A1 (en) Semiconductor device and method of fabricating the same
TWI534892B (zh) 半導體積體電路及其製造方法
TWI641147B (zh) 半導體裝置及其製造方法
US20200312775A1 (en) Semiconductor device having a barrier layer made of two dimensional materials
US10770392B1 (en) Line end structures for semiconductor devices
TWI726231B (zh) 半導體元件
KR100752174B1 (ko) 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법
US11876017B2 (en) Integrated circuit devices including enlarged via and fully aligned metal wire and methods of forming the same
CN104425444A (zh) 半导体器件及其制造方法
CN114068483A (zh) 包括金属布线的集成电路器件及其形成方法
US9601513B1 (en) Subsurface wires of integrated chip and methods of forming
US20230039661A1 (en) Interconnect structure and methods of forming the same

Legal Events

Date Code Title Description
A201 Request for examination