KR101624910B1 - 퓨즈 구조물 및 그 형성 방법 - Google Patents
퓨즈 구조물 및 그 형성 방법 Download PDFInfo
- Publication number
- KR101624910B1 KR101624910B1 KR1020090119506A KR20090119506A KR101624910B1 KR 101624910 B1 KR101624910 B1 KR 101624910B1 KR 1020090119506 A KR1020090119506 A KR 1020090119506A KR 20090119506 A KR20090119506 A KR 20090119506A KR 101624910 B1 KR101624910 B1 KR 101624910B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- insulating film
- film
- forming
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (10)
- 기판 상에 제1 층간 절연막을 형성하는 단계;상기 제1 층간 절연막 상에 식각 저지막을 형성하는 단계;상기 식각 저지막 상에 저유전 물질을 포함하는 제2 층간 절연막을 형성하는 단계;상기 제2 층간 절연막 및 상기 식각 저지막을 관통하면서 상기 제1 층간 절연막 일부로 연장되어 상기 제1 층간 절연막을 노출시키는 트렌치를 형성하는 단계; 및상기 트렌치를 매립하는 퓨즈를 형성하는 단계를 포함하며,상기 제1 층간 절연막은 상기 제2 층간 절연막보다 큰 유전율을 갖는 퓨즈 구조물 형성 방법.
- 제1항에 있어서, 상기 트렌치를 형성하는 단계는,상기 제2 층간 절연막 일부를 제거하여 상기 식각 저지막을 노출시키는 단계; 및상기 노출된 상기 식각 저지막 부분 및 하부의 상기 제1 층간 절연막 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
- 제1항에 있어서, 상기 제1 층간 절연막은 상기 제2 층간 절연막에 비해 기계적 강도가 높은 것을 특징으로 하는 퓨즈 구조물 형성 방법.
- 제3항에 있어서, 상기 제1 층간 절연막은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함하고, 상기 제2 층간 절연막은 탄소 혹은 불소가 도핑된 실리콘 산화물 또는 다공질 실리콘 탄산화물을 포함하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
- 기판 상에 제1 배선이 형성된 제1 층간 절연막을 형성하는 단계;상기 제1 층간 절연막 상에 식각 저지막을 형성하는 단계;상기 식각 저지막 상에 저유전 물질을 포함하는 제2 층간 절연막을 형성하는 단계;상기 제2 층간 절연막을 관통하면서 상기 식각 저지막을 노출시키는 홀 및 제1 트렌치를 형성하는 단계;상기 홀과 연통하는 제2 트렌치를 상기 제2 층간 절연막에 형성하는 단계;상기 홀에 의해 노출된 상기 식각 저지막 부분을 제거하여 상기 제1 배선을 노출시키고, 상기 제1 트렌치에 의해 노출된 상기 식각 저지막 부분 및 하부의 상기 제1 층간 절연막 일부를 제거하여 상기 제1 층간 절연막을 노출시키는 단계; 및상기 홀 및 상기 제2 트렌치를 각각 매립하는 콘택 플러그 및 제2 배선과, 상기 제1 트렌치를 매립하는 퓨즈를 형성하는 단계를 포함하며,상기 제1 층간 절연막은 상기 제2 층간 절연막보다 큰 유전율을 갖는 퓨즈 구조물 형성 방법.
- 기판 상에 제1 배선이 형성된 제1 층간 절연막을 형성하는 단계;상기 제1 층간 절연막 상에 저유전 물질을 포함하는 제2 층간 절연막을 형성하는 단계;상기 제2 층간 절연막 상부에 상기 제1 배선에 오버랩되는 제2 트렌치를 형성하는 단계;상기 제2 트렌치와 연통하며, 상기 제2 층간 절연막을 관통하면서 상기 제1 배선을 노출시키는 홀 및 상기 제2 층간 절연막을 관통하면서 상기 제1 층간 절연막 상부로 연장되어 상기 제1 층간 절연막을 노출시키는 제1 트렌치를 형성하는 단계; 및상기 홀 및 상기 제2 트렌치를 각각 매립하는 콘택 플러그 및 제2 배선과, 상기 제1 트렌치를 매립하는 퓨즈를 형성하는 단계를 포함하며,상기 제1 층간 절연막은 상기 제2 층간 절연막보다 큰 유전율을 갖는 퓨즈 구조물 형성 방법.
- 기판 상에 제1 저유전막을 형성하는 단계;상기 제1 저유전막 상부 일부에 상기 제1 저유전막에 비해 기계적 강도가 높고 절연 물질을 포함하는 보강막을 형성하는 단계;상기 제1 저유전막 및 상기 보강막 상에 제2 저유전막을 형성하는 단계;상기 제2 저유전막을 관통하면서 상기 보강막 상부로 연장되어 상기 보강막 상부를 부분적으로 관통하는 제1 트렌치를 형성하는 단계; 및상기 제1 트렌치를 매립하는 퓨즈를 형성하는 단계를 포함하는 퓨즈 구조물 형성 방법.
- 제7항에 있어서, 상기 보강막을 형성하는 단계는 상기 제1 저유전막 상부 일부에 산소 혹은 질소 이온을 주입하는 이온 주입 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
- 제7항에 있어서, 상기 보강막을 형성하는 단계는,상기 제1 저유전막 상부 일부를 제거하여 리세스를 형성하는 단계; 및실리콘 산화물, 실리콘 탄산화물, 실리콘 질화물 또는 실리콘 산질화물을 사용하여 상기 리세스를 채우는 단계를 포함하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
- 기판 상의 제1 층간 절연막에 의해 수용되는 제1 배선;상기 제1 층간 절연막 및 상기 제1 배선 상에 형성되고 저유전 물질을 포함하는 제2 층간 절연막에 수용되며, 상기 제1 배선과 전기적으로 연결되는 제2 배선; 및상기 제2 층간 절연막 및 상기 제1 층간 절연막 일부를 관통하면서 상기 제1 층간 절연막에 의해 하부가 수용되는 퓨즈를 포함하며,상기 제1 층간 절연막은 상기 제2 층간 절연막보다 기계적 강도가 큰 것을 특징으로 하는 퓨즈 구조물.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090119506A KR101624910B1 (ko) | 2009-12-04 | 2009-12-04 | 퓨즈 구조물 및 그 형성 방법 |
US12/960,150 US8404579B2 (en) | 2009-12-04 | 2010-12-03 | Methods of forming integrated circuit devices with crack-resistant fuse structures |
US13/792,996 US8569862B2 (en) | 2009-12-04 | 2013-03-11 | Integrated circuit devices with crack-resistant fuse structures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090119506A KR101624910B1 (ko) | 2009-12-04 | 2009-12-04 | 퓨즈 구조물 및 그 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110062706A KR20110062706A (ko) | 2011-06-10 |
KR101624910B1 true KR101624910B1 (ko) | 2016-05-30 |
Family
ID=44082453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090119506A Active KR101624910B1 (ko) | 2009-12-04 | 2009-12-04 | 퓨즈 구조물 및 그 형성 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8404579B2 (ko) |
KR (1) | KR101624910B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111785200A (zh) * | 2020-06-02 | 2020-10-16 | 中国电子科技集团公司第五十五研究所 | 一种有源Micro-LED显示屏的Gamma校正方法 |
US11769725B2 (en) * | 2020-11-05 | 2023-09-26 | Changxin Memory Technologies, Inc. | Integrated circuit device and formation method thereof |
CN114446868B (zh) * | 2020-11-05 | 2024-07-05 | 长鑫存储技术有限公司 | 集成电路装置及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070262414A1 (en) * | 2006-05-09 | 2007-11-15 | Nec Electronics Corporation | Semiconductor device and method for cutting electric fuse |
US20090149013A1 (en) * | 2007-12-10 | 2009-06-11 | Timothy Daubenspeck | Method of forming a crack stop laser fuse with fixed passivation layer coverage |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100314133B1 (ko) * | 1999-11-26 | 2001-11-15 | 윤종용 | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 |
KR100351050B1 (ko) * | 1999-11-26 | 2002-09-10 | 삼성전자 주식회사 | 반도체소자의 퓨즈부 형성방법 |
KR100335498B1 (ko) * | 1999-12-22 | 2002-05-08 | 윤종용 | 반도체 소자의 퓨즈부 구조 및 그 형성방법 |
KR20030049557A (ko) | 2001-12-15 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
JP4181778B2 (ja) * | 2002-02-05 | 2008-11-19 | ソニー株式会社 | 配線基板の製造方法 |
JP2004146598A (ja) | 2002-10-24 | 2004-05-20 | Toshiba Corp | 半導体装置の製造方法 |
JP2005136302A (ja) * | 2003-10-31 | 2005-05-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
KR100558493B1 (ko) | 2003-12-03 | 2006-03-07 | 삼성전자주식회사 | 반도체 기억소자의 배선 형성방법 |
US7353598B2 (en) * | 2004-11-08 | 2008-04-08 | Alien Technology Corporation | Assembly comprising functional devices and method of making same |
US7785935B2 (en) * | 2007-11-13 | 2010-08-31 | Qimonda Ag | Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device |
-
2009
- 2009-12-04 KR KR1020090119506A patent/KR101624910B1/ko active Active
-
2010
- 2010-12-03 US US12/960,150 patent/US8404579B2/en active Active
-
2013
- 2013-03-11 US US13/792,996 patent/US8569862B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070262414A1 (en) * | 2006-05-09 | 2007-11-15 | Nec Electronics Corporation | Semiconductor device and method for cutting electric fuse |
US20090149013A1 (en) * | 2007-12-10 | 2009-06-11 | Timothy Daubenspeck | Method of forming a crack stop laser fuse with fixed passivation layer coverage |
Also Published As
Publication number | Publication date |
---|---|
US20130193552A1 (en) | 2013-08-01 |
KR20110062706A (ko) | 2011-06-10 |
US8404579B2 (en) | 2013-03-26 |
US20110136332A1 (en) | 2011-06-09 |
US8569862B2 (en) | 2013-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
CN102956567B (zh) | 裂缝停止结构 | |
JP2007019187A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
JP2007019188A (ja) | 半導体集積回路装置およびその製造方法 | |
KR101624910B1 (ko) | 퓨즈 구조물 및 그 형성 방법 | |
US7785935B2 (en) | Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device | |
KR100384964B1 (ko) | 집적 회로 레이저 수리 공정 | |
US20050176241A1 (en) | Method of forming metal wiring of semiconductor devices | |
JP4848137B2 (ja) | 半導体装置およびその製造方法 | |
KR20070097764A (ko) | 반도체 장치의 퓨즈 구조물 형성 방법 | |
US7439161B2 (en) | Semiconductor device and method for manufacturing the same | |
US6306746B1 (en) | Backend process for fuse link opening | |
JP4634180B2 (ja) | 半導体装置及びその製造方法 | |
KR102319994B1 (ko) | 반도체 구조체 및 그 제조 방법 | |
US20030057556A1 (en) | Semiconductor device including a pad and a method of manufacturing the same | |
JP4891296B2 (ja) | 半導体集積回路装置の製造方法 | |
US7763951B2 (en) | Fuse structure for maintaining passivation integrity | |
KR100933837B1 (ko) | 반도체 소자의 제조방법 | |
CN113394193B (zh) | 半导体结构及其形成方法、激光熔丝的熔断方法 | |
JP2008041783A (ja) | 半導体装置の製造方法 | |
KR100399913B1 (ko) | 반도체 소자의 금속 퓨즈 형성 방법 | |
KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
KR20060072409A (ko) | 반도체 소자의 배선 형성방법 | |
KR20100073430A (ko) | 반도체 칩, 상기 반도체 칩의 제조 방법 및 적층 패키지 | |
KR20030058585A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20091204 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20141127 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20091204 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20151001 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160317 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160523 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20160524 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20190429 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20200429 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20210428 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20240424 Start annual number: 9 End annual number: 9 |