JP2010098185A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010098185A JP2010098185A JP2008269004A JP2008269004A JP2010098185A JP 2010098185 A JP2010098185 A JP 2010098185A JP 2008269004 A JP2008269004 A JP 2008269004A JP 2008269004 A JP2008269004 A JP 2008269004A JP 2010098185 A JP2010098185 A JP 2010098185A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fuse
- semiconductor device
- area
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置200は、電気ヒューズ100と、電気ヒューズ100に電圧を印加するための第1の大面積配線116および第2の大面積配線126とを含む。電気ヒューズ100は、上層ヒューズ配線112と、下層ヒューズ配線122と、上層ヒューズ配線112および下層ヒューズ配線122とを接続するビア130と、から構成されるヒューズユニット102と、上層ヒューズ配線112と第1の大面積配線116とを接続するとともに、屈曲したパターンを有する上層引出配線114と、下層ヒューズ配線122と第2の大面積配線126とを接続するとともに、屈曲したパターンを有する下層引出配線124とを含む。
【選択図】図1
Description
基板と、
前記基板上に形成された電気ヒューズと、
少なくとも前記基板上の第1の層に設けられ、前記電気ヒューズに電圧を印加するための第1の大面積配線と、
少なくとも前記基板上の前記第1の層とは異なる第2の層に設けられ、前記電気ヒューズに電圧を印加するための第2の大面積配線と、
を含み、
前記電気ヒューズは、
前記第1の層に設けられた第1のヒューズ配線と、前記第2の層に設けられた第2のヒューズ配線と、前記第1のヒューズ配線と前記第2のヒューズ配線とを接続するビアと、から構成され、切断時に前記電気ヒューズを構成する導電体が外方に流出してなる流出部が形成されるとともに切断箇所が形成されるヒューズユニットと、
前記第1の層に設けられ、前記第1のヒューズ配線と前記第1の大面積配線とを接続するとともに、屈曲したパターンを有する第1の引出配線と、
前記第2の層に設けられ、前記第2のヒューズ配線と前記第2の大面積配線とを接続するとともに、屈曲したパターンを有する第2の引出配線と、
を含む半導体装置が提供される。
半導体装置200は、シリコン基板等の半導体基板である基板(不図示)と、その上に形成された電気ヒューズ100と、電気ヒューズ100に電圧を印加するための第1の大面積配線116および第2の大面積配線126と、を含む。
まず、第1の大面積配線116と第2の大面積配線126との間に所定の電圧を印加して電気ヒューズ100に適切なパワーを印加する。とくに限定されないが、たとえば、第第2の大面積配線126に高電圧(Vdd)を印加し、第1の大面積配線116を接地することにより、電気ヒューズ100に適切なパワーを印加する。
図4は、本実施の形態における半導体装置200に電圧を印加して電気ヒューズ100を切断した際の初期カット不良と印加電圧との関係を示す図である。ここでは、比較として、図11に示した半導体装置50に電圧を印加して電気ヒューズ8を切断した際の初期カット不良と印加電圧との関係も示す。
ここで、平面視における第1の大面積配線116と第2の大面積配線126との間の距離をL、下層引出配線124の第2の大面積配線126との接続箇所から屈曲箇所までの長さをA、上層引出配線114の第1の大面積配線116との接続箇所から屈曲箇所までの長さをCとする。この場合、L=A+Cとなる。また、上層ヒューズ配線112および下層ヒューズ配線122を含む、上層引出配線114の屈曲箇所から下層引出配線124の屈曲箇所までの直線領域の長さをBとする。また、ヒューズユニット102の長さをDとする。
図7および図8は、電気ヒューズ100のヒューズユニット102周囲にガード部150を設けた構成を示す図である。
図1に示した例では、第1の大面積配線116と第2の大面積配線126とが平面視で互いに距離を隔てて対向して設けられた構成を示したが、第1の大面積配線116と第2の大面積配線126とは、平面視で積層された構成とすることもできる。このような構成においても、本実施の形態における電気ヒューズ100のレイアウトとすることにより、面積の増加なしで、印加電圧の揺らぎの許容範囲を広くすることができる。
12 上層ヒューズ配線
14 上層引出配線
16 第1の大面積配線
22 下層ヒューズ配線
24 下層引出配線
26 第2の大面積配線
30 ビア
50 半導体装置
70 流出部
100 電気ヒューズ
102 ヒューズユニット
112 上層ヒューズ配線
114 上層引出配線
116 第1の大面積配線
122 下層ヒューズ配線
124 下層引出配線
126 第2の大面積配線
130 ビア
150 ガード部
152 ガード上層配線
153 ガード下層ビア
170 流出部
172 切断箇所
200 半導体装置
202 層間絶縁膜
204 エッチング阻止膜
206 層間絶縁膜
210 層間絶縁膜
Claims (10)
- 基板と、
前記基板上に形成された電気ヒューズと、
少なくとも前記基板上の第1の層に設けられ、前記電気ヒューズに電圧を印加するための第1の大面積配線と、
少なくとも前記基板上の前記第1の層とは異なる第2の層に設けられ、前記電気ヒューズに電圧を印加するための第2の大面積配線と、
を含み、
前記電気ヒューズは、
前記第1の層に設けられた第1のヒューズ配線と、前記第2の層に設けられた第2のヒューズ配線と、前記第1のヒューズ配線と前記第2のヒューズ配線とを接続するビアと、から構成され、切断時に前記電気ヒューズを構成する導電体が外方に流出してなる流出部が形成されるとともに切断箇所が形成されるヒューズユニットと、
前記第1の層に設けられ、前記第1のヒューズ配線と前記第1の大面積配線とを接続するとともに、屈曲したパターンを有する第1の引出配線と、
前記第2の層に設けられ、前記第2のヒューズ配線と前記第2の大面積配線とを接続するとともに、屈曲したパターンを有する第2の引出配線と、
を含む半導体装置。 - 請求項1に記載の半導体装置において、
前記ヒューズユニットにおいて、前記流出部は、前記電気ヒューズを構成する導電体が前記第1のヒューズ配線から外方に流出して形成される半導体装置。 - 請求項1または2に記載の半導体装置において、
前記ヒューズユニットにおいて、前記ビアに切断箇所が形成される半導体装置。 - 請求項1から3いずれかに記載の半導体装置において、
前記第1の引出配線は、前記第1のヒューズ配線よりも配線幅が広く形成され、
前記第2の引出配線は、前記第2のヒューズ配線よりも配線幅が広く形成された半導体装置。 - 請求項1から4いずれかに記載の半導体装置において、
前記第1の大面積配線と前記第2の大面積配線とは、それぞれ第1の方向に延在して設けられ、
前記第1のヒューズ配線、前記ビア、および前記第2のヒューズ配線は、平面視で、前記第1の方向に延在して同一直線上に形成された半導体装置。 - 請求項5に記載の半導体装置において、
前記第1の引出配線は、前記第1の大面積配線から前記第1の方向と直交する第2の方向に延在した後直角に屈曲して前記第1の方向に延在して前記第1のヒューズ配線に接続し、
前記第2の引出配線は、前記第2の大面積配線から前記第2の方向に延在した後直角に屈曲して前記第1の方向に延在して前記第2のヒューズ配線に接続する半導体装置。 - 請求項5または6に記載の半導体装置において、
前記第1の大面積配線と前記第2の大面積配線とは、平面視で互いに距離を隔てて対向して設けられ、
前記第1のヒューズ配線、前記ビア、および前記第2のヒューズ配線は、平面視で、前記第1の大面積配線と前記第2の大面積配線との間に設けられた半導体装置。 - 請求項1から7いずれかに記載の半導体装置において、
前記第1のヒューズ配線は、前記第2のヒューズ配線よりも体積が大きく形成された半導体装置。 - 請求項1から8いずれかに記載の半導体装置において、
前記第1の層は、前記第2の層よりも上層に設けられ、前記第1のヒューズ配線、前記第2のヒューズ配線、および前記ビアは、それぞれ、銅含有金属膜と、当該銅含有金属膜の側面および底面を覆うバリアメタル膜とにより構成され、切断前において、前記第2のヒューズ配線と前記ビアとの間には、前記第2のヒューズ配線および前記ビアを構成する銅含有金属膜に接して前記バリアメタル膜が設けられている半導体装置。 - 請求項1から9いずれかに記載の半導体装置において、
前記第1のヒューズ配線と前記第2のヒューズ配線とは、前記ビアと接続された領域を除いて、平面視で互いに重ならないように形成された半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008269004A JP5405796B2 (ja) | 2008-10-17 | 2008-10-17 | 半導体装置 |
US12/588,202 US8080861B2 (en) | 2008-10-17 | 2009-10-07 | Semiconductor device |
CN 200910179792 CN101728359B (zh) | 2008-10-17 | 2009-10-19 | 半导体器件 |
US13/137,032 US9111934B2 (en) | 2008-10-17 | 2011-07-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008269004A JP5405796B2 (ja) | 2008-10-17 | 2008-10-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098185A true JP2010098185A (ja) | 2010-04-30 |
JP5405796B2 JP5405796B2 (ja) | 2014-02-05 |
Family
ID=42107983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008269004A Active JP5405796B2 (ja) | 2008-10-17 | 2008-10-17 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8080861B2 (ja) |
JP (1) | JP5405796B2 (ja) |
CN (1) | CN101728359B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043841B1 (ko) * | 2008-10-14 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 |
CN104347588B (zh) * | 2013-07-24 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构 |
JP6805633B2 (ja) * | 2016-08-24 | 2020-12-23 | 富士通株式会社 | 電子デバイスおよびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5685846A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Semiconductor integrated circuit device |
JP2005039220A (ja) * | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
JP2007305693A (ja) * | 2006-05-09 | 2007-11-22 | Nec Electronics Corp | 半導体装置および電気ヒューズの切断方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0563852A1 (en) * | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
JP2005197416A (ja) | 2004-01-06 | 2005-07-21 | Seiko Instruments Inc | 半導体装置およびトリミング装置 |
JP4699102B2 (ja) * | 2005-06-22 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7579673B2 (en) * | 2005-08-24 | 2009-08-25 | Nec Electronics Corporation | Semiconductor device having electrical fuse |
JP4741907B2 (ja) * | 2005-09-05 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4880950B2 (ja) | 2005-09-05 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7701035B2 (en) * | 2005-11-30 | 2010-04-20 | International Business Machines Corporation | Laser fuse structures for high power applications |
JP4908055B2 (ja) | 2006-05-15 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
JP4861060B2 (ja) * | 2006-06-01 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
JP4903015B2 (ja) * | 2006-06-06 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法 |
JP4871031B2 (ja) * | 2006-06-06 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびヒューズの判定方法 |
US8749020B2 (en) | 2007-03-09 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal e-fuse structure design |
-
2008
- 2008-10-17 JP JP2008269004A patent/JP5405796B2/ja active Active
-
2009
- 2009-10-07 US US12/588,202 patent/US8080861B2/en active Active
- 2009-10-19 CN CN 200910179792 patent/CN101728359B/zh not_active Expired - Fee Related
-
2011
- 2011-07-15 US US13/137,032 patent/US9111934B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5685846A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Semiconductor integrated circuit device |
JP2005039220A (ja) * | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
JP2007305693A (ja) * | 2006-05-09 | 2007-11-22 | Nec Electronics Corp | 半導体装置および電気ヒューズの切断方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5405796B2 (ja) | 2014-02-05 |
US8080861B2 (en) | 2011-12-20 |
US20100096723A1 (en) | 2010-04-22 |
CN101728359A (zh) | 2010-06-09 |
US9111934B2 (en) | 2015-08-18 |
CN101728359B (zh) | 2012-01-11 |
US20110272778A1 (en) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5307437B2 (ja) | 半導体装置 | |
JP4861051B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP4861060B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP5230105B2 (ja) | 半導体装置 | |
JP4880950B2 (ja) | 半導体装置 | |
JP4741907B2 (ja) | 半導体装置およびその製造方法 | |
JP2009252870A (ja) | 半導体装置 | |
JP4908055B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP2007329197A (ja) | 半導体装置およびヒューズの判定方法 | |
JP5537137B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5638188B2 (ja) | 半導体装置 | |
US8324709B2 (en) | Semiconductor device | |
JP5405796B2 (ja) | 半導体装置 | |
JP5518322B2 (ja) | 半導体装置 | |
JP5331408B2 (ja) | 半導体装置 | |
JP2010161122A (ja) | 半導体装置 | |
JP2011023391A (ja) | 電子部品装置および変化部品の製造方法 | |
JP2012248880A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5405796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |