JP5230105B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5230105B2 JP5230105B2 JP2007002685A JP2007002685A JP5230105B2 JP 5230105 B2 JP5230105 B2 JP 5230105B2 JP 2007002685 A JP2007002685 A JP 2007002685A JP 2007002685 A JP2007002685 A JP 2007002685A JP 5230105 B2 JP5230105 B2 JP 5230105B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- vias
- semiconductor device
- wiring layer
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
従来の電気ヒューズとしては、直線のみからなる直線型の電気ヒューズおよび直線部と折り曲げ部とを有する蛇行形状からなる折り返し型の電気ヒューズが提案されている。直線型の電気ヒューズは、折り返し型の電気ヒューズよりも占有面積を小さくすることが可能であるため、ヒューズ占有面積の観点からは、折り返し型の電気ヒューズよりも有利である。
なお、本発明の半導体装置は、配線またはビアに電流を流すことによって切断され得る電気ヒューズを備えた半導体装置であれば、いかなるものであってもよい。
まず、図1および図2を用いて、実施の形態1の半導体装置が説明される。
次に、図5〜図7を用いて、本発明の実施の形態の半導体装置が説明される。
次に、図9〜図15を参照して、本発明の実施の形態3の半導体装置が説明される。
次に、図16〜図20を用いて、本発明の実施の形態4の半導体装置を説明する。
次に、図21〜図24を用いて、本発明の実施の形態の半導体装置が説明される。
前述の実施の形態4の半導体装置のように、ビアを電気ヒューズ部として機能させるためには、ビアに接続された配線層に切断部が形成されてしまうという不具合を防止することが必要である。そのため、通電によってビアの温度が他の部位の温度よりも高くなるような構造を形成しなければならない。したがって、ビアに接続された配線層の幅が電気ヒューズ部の幅と同一かまたはそれ以上でなければならない。
Claims (12)
- 第1電気ヒューズを備える半導体装置において、
前記第1電気ヒューズは、
第1方向に延在する第1ヒューズ部と、
前記第1方向において、前記第1ヒューズ部の一方端に接続する第1導電部と、
前記第1方向において、前記第1ヒューズ部の他方端に接続する第2導電部と、を有し、
前記第1導電部には、複数の第1ビアが接続され、
前記第2導電部には、複数の第2ビアが接続され、
前記第1ヒューズ部には、第1突出部が接続され、
前記第1突出部は、前記複数の第2ビアよりも前記複数の第1ビアに近い方に接続され、
前記第1突出部は、前記第1ヒューズ部の下側に形成され、
前記第1突出部の下面は、配線層とは接続しておらず、
前記第1突出部は、前記第1ヒューズ部と同層の導電膜で形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記複数の第1ビアは、前記第1導電部の下側に形成され、
前記複数の第2ビアは、前記第2導電部の下側に形成され、
前記複数の第1ビアの下面は、第1配線層に接続されており、
前記複数の第2ビアの下面は、前記第1配線層と同層の導電膜で形成された第2配線層に接続されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記半導体装置は、第2電気ヒューズをさらに有し、
前記第2電気ヒューズは、
前記第1方向に延在する第2ヒューズ部と、
前記第1方向において、前記第2ヒューズ部の一方端に接続する第3導電部と、
前記第1方向において、前記第2ヒューズ部の他方端に接続する第4導電部と、
を有し、
前記第3導電部には、複数の第3ビアが接続され、
前記第4導電部には、複数の第4ビアが接続され、
前記第2ヒューズ部には、第2突出部が接続され、
前記第2突出部は、前記複数の第3ビアよりも前記複数の第4ビアに近い方に接続され、
前記第1電気ヒューズ及び前記第2電気ヒューズを単位構造として、前記単位構造が前記第1方向に直行する第2方向に繰り返し形成されており、
繰り返し形成された前記第1電気ヒューズ及び前記第2電気ヒューズにおいて、前記第1突出部と前記第2突出部は、平面的に見てジグザグ状に配置されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記半導体装置は、第2電気ヒューズをさらに有し、
前記第2電気ヒューズは、
前記第1方向に延在する第2ヒューズ部と、
前記第1方向において、前記第2ヒューズ部の一方端に接続する第3導電部と、
前記第1方向において、前記第2ヒューズ部の他方端に接続する第4導電部と、
を有し、
前記第3導電部には、複数の第3ビアが接続され、
前記第4導電部には、複数の第4ビアが接続され、
前記第2ヒューズ部には、第2突出部が接続され、
前記第2突出部は、前記複数の第3ビアよりも前記複数の第4ビアに近い方に接続され、
前記第1電気ヒューズ及び前記第2電気ヒューズは、前記第1方向と直行する第2方向に並んで形成され、
平面的に見て、前記第1導電部と前記第3導電部とが隣接し、前記第2導電部と前記第4導電部とが隣接し、
前記第1突出部と前記第2突出部は、平面的に見て前記第1方向においてずれて配置されていることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記第1ヒューズ部の上側に、第3突出部が接続され、
前記第3突出部は、前記複数の第2ビアよりも前記複数の第1ビアに近い方に接続されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1電気ヒューズが切断される位置は、前記複数の第1ビアよりも前記複数の第2ビアに近い方であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1ヒューズ部、前記第1導電部、前記第2導電部、前記複数の第1ビア、及び、前記複数の第2ビアは、同じ導電膜からなることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1突出部の前記第1方向の長さは、前記複数の第1ビア及び前記複数の第2ビアの第1方向の長さよりも長いことを特徴とする半導体装置。 - 第1のヒューズユニットを備える半導体装置において、
前記第1のヒューズユニットは、
第1の一方端および第1の他方端を有する第1の直線状の電気ヒューズ部と、
前記第1の電気ヒューズ部の前記第1の一方端の近傍の位置に接続された1または2以上のビアを有する第1のビア部と、
前記第1のビア部よりも大きな抵抗値を有し、前記第1の直線状の電気ヒューズ部の前記第1の他方端の近傍の位置に接続された1または2以上のビアを有する第2のビア部と、
前記第1の直線状の電気ヒューズ部に接続された第1の突出部と、
を含み、
前記第1の突出部は、前記第2のビア部よりも前記第1のビア部に近いほうに接続され、
前記第1の突出部は、前記第1の直線状の電気ヒューズ部の下側に形成され、
前記第1の突出部の下面は、配線層とは接続されておらず、
前記第1の突出部は、前記第1の直線状の電気ヒューズ部と同層の導電膜で形成されていることを特徴とする半導体装置。 - 請求項9に記載の半導体装置において、
前記半導体装置は、第2のヒューズユニットをさらに有し、
前記第2のヒューズユニットは、
前記第1の一方端および前記第1の他方端に対応する前記第2の一方端および前記第2の他方端を有し、前記第1の直線状の電極ヒューズ部に対して平行に延びる第2の直線状の電気ヒューズ部と、
前記第2の直線状の電気ヒューズ部の前記第2の一方端の近傍の位置に接続された1または2以上のビアを有する第3のビア部と、
前記第3のビア部よりも小さな抵抗値を有し、前記第2の直線状の電気ヒューズ部の前記第2の他方端の近傍の位置に接続された1または2以上のビアを有する第4のビア部と、
前記第2の直線状の電気ヒューズ部に接続された第2の突出部と、
を含み、
前記第2の突出部は、前記第3のビア部よりも前記第4のビア部に近いほうに接続されており、
前記第1のヒューズユニットと前記第2のヒューズユニットとが交互に繰り返されて形成されていることを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記第1のヒューズユニットは、
前記第1のビア部に接続された第1の配線層と、
前記第2のビア部に接続された第2の配線層とを含み、
前記第2のヒューズユニットは、
前記第3のビア部に接続された第3の配線層と、
前記第4のビア部に接続された第4の配線層とを含み、
前記第1の配線層の前記第1のビア部の近傍の抵抗値が前記第2配線層の前記第2のビア部の近傍の抵抗値より小さく、かつ、
前記第3の配線層の前記第3のビア部の近傍の抵抗値が前記第4の配線層の前記第4のビア部の近傍の抵抗値より大きいことを特徴とする半導体装置。 - 請求項9に記載の半導体装置において、
前記第1のヒューズユニットが切断される位置は、前記第1のビア部よりも前記第2のビア部に近い方であることを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007002685A JP5230105B2 (ja) | 2007-01-10 | 2007-01-10 | 半導体装置 |
US11/958,360 US7808076B2 (en) | 2007-01-10 | 2007-12-17 | Semiconductor device |
US12/869,323 US8487402B2 (en) | 2007-01-10 | 2010-08-26 | Semiconductor device |
US12/878,977 US8487403B2 (en) | 2007-01-10 | 2010-09-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007002685A JP5230105B2 (ja) | 2007-01-10 | 2007-01-10 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012179359A Division JP5547779B2 (ja) | 2012-08-13 | 2012-08-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008171953A JP2008171953A (ja) | 2008-07-24 |
JP5230105B2 true JP5230105B2 (ja) | 2013-07-10 |
Family
ID=39593766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007002685A Expired - Fee Related JP5230105B2 (ja) | 2007-01-10 | 2007-01-10 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7808076B2 (ja) |
JP (1) | JP5230105B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7956466B2 (en) * | 2008-05-09 | 2011-06-07 | International Business Machines Corporation | Structure for interconnect structure containing various capping materials for electrical fuse and other related applications |
US8772156B2 (en) * | 2008-05-09 | 2014-07-08 | International Business Machines Corporation | Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications |
JP5331408B2 (ja) * | 2008-08-11 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5422231B2 (ja) * | 2008-08-13 | 2014-02-19 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
US8855067B2 (en) | 2010-04-02 | 2014-10-07 | Marvell World Trade Ltd. | Multi-user communication group management and signaling |
JP5581520B2 (ja) * | 2010-04-08 | 2014-09-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8912626B2 (en) * | 2011-01-25 | 2014-12-16 | International Business Machines Corporation | eFuse and method of fabrication |
US20120286390A1 (en) * | 2011-05-11 | 2012-11-15 | Kuei-Sheng Wu | Electrical fuse structure and method for fabricating the same |
US8847350B2 (en) * | 2012-08-30 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-via fuse |
KR102096614B1 (ko) * | 2013-10-11 | 2020-04-03 | 삼성전자주식회사 | 반도체 장치의 이-퓨즈 구조체 |
US9401258B2 (en) * | 2014-07-30 | 2016-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse structure |
CN110998777B (zh) * | 2017-08-30 | 2022-09-20 | 三菱电机株式会社 | 功率转换装置 |
CN113013140A (zh) * | 2021-04-28 | 2021-06-22 | 上海华力微电子有限公司 | efuse熔丝的版图结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286341A (ja) * | 1999-03-31 | 2000-10-13 | Nec Corp | 半導体装置のヒューズ構造 |
US6252292B1 (en) | 1999-06-09 | 2001-06-26 | International Business Machines Corporation | Vertical electrical cavity-fuse |
JP2001230325A (ja) | 2000-02-16 | 2001-08-24 | Oki Electric Ind Co Ltd | メタルヒューズ、その製造方法及びマスク |
JP2004228369A (ja) * | 2003-01-23 | 2004-08-12 | Sony Corp | 半導体装置およびフューズ溶断方法 |
JP2006108413A (ja) | 2004-10-06 | 2006-04-20 | Matsushita Electric Ind Co Ltd | ヒューズ及びヒューズの書き込み方法 |
JP4284242B2 (ja) | 2004-06-29 | 2009-06-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2006310277A (ja) * | 2005-03-29 | 2006-11-09 | Mitsubishi Materials Corp | チップ型ヒューズ |
JP2006351663A (ja) * | 2005-06-14 | 2006-12-28 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
-
2007
- 2007-01-10 JP JP2007002685A patent/JP5230105B2/ja not_active Expired - Fee Related
- 2007-12-17 US US11/958,360 patent/US7808076B2/en active Active
-
2010
- 2010-08-26 US US12/869,323 patent/US8487402B2/en not_active Expired - Fee Related
- 2010-09-09 US US12/878,977 patent/US8487403B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008171953A (ja) | 2008-07-24 |
US8487403B2 (en) | 2013-07-16 |
US20100320562A1 (en) | 2010-12-23 |
US8487402B2 (en) | 2013-07-16 |
US20110006392A1 (en) | 2011-01-13 |
US7808076B2 (en) | 2010-10-05 |
US20080164969A1 (en) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5230105B2 (ja) | 半導体装置 | |
US7732892B2 (en) | Fuse structures and integrated circuit devices | |
JP4795631B2 (ja) | 半導体装置 | |
US7705418B2 (en) | Semiconductor device and fuse blowout method | |
JP3968045B2 (ja) | ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造 | |
US20070018279A1 (en) | Protection layer for preventing laser damage on semiconductor devices | |
JP2004281612A (ja) | 半導体装置 | |
JP5638188B2 (ja) | 半導体装置 | |
JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
US7176551B2 (en) | Fuse structure for a semiconductor device | |
US7190044B1 (en) | Fuse structure for a semiconductor device | |
JP5547779B2 (ja) | 半導体装置 | |
JP5405796B2 (ja) | 半導体装置 | |
US9006861B2 (en) | Integrated circuit device | |
KR101043865B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
EP4089727A1 (en) | Semiconductor structure and formation method therefor, and fusing method for laser fuse | |
KR101139485B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
CN113451263A (zh) | 电熔丝结构及其形成方法 | |
KR100950750B1 (ko) | 반도체 소자의 퓨즈 박스 | |
JP2012043905A (ja) | 半導体装置 | |
JP2013105987A (ja) | 半導体回路装置およびその製造方法 | |
KR20110003678A (ko) | 반도체 소자의 퓨즈 | |
JP2009064893A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091211 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5230105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |