JP5230105B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5230105B2
JP5230105B2 JP2007002685A JP2007002685A JP5230105B2 JP 5230105 B2 JP5230105 B2 JP 5230105B2 JP 2007002685 A JP2007002685 A JP 2007002685A JP 2007002685 A JP2007002685 A JP 2007002685A JP 5230105 B2 JP5230105 B2 JP 5230105B2
Authority
JP
Japan
Prior art keywords
fuse
vias
semiconductor device
wiring layer
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007002685A
Other languages
English (en)
Other versions
JP2008171953A (ja
Inventor
和史 河野
猛 岩本
久幸 加藤
茂樹 大林
俊明 米津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007002685A priority Critical patent/JP5230105B2/ja
Priority to US11/958,360 priority patent/US7808076B2/en
Publication of JP2008171953A publication Critical patent/JP2008171953A/ja
Priority to US12/869,323 priority patent/US8487402B2/en
Priority to US12/878,977 priority patent/US8487403B2/en
Application granted granted Critical
Publication of JP5230105B2 publication Critical patent/JP5230105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、冗長回路を使用するときに切断される電気ヒューズを有する半導体装置に関するものである。
従来から、ウエハプロセスにおいてメモリセルに不良が発生したことが検出されることがある。この場合には、不良のメモリセルの代わりに、冗長回路として設けられている予備のメモリセルが用いられる。
前述の不良のメモリセルを使用する状態から予備のメモリセルを使用する状態への切り換えのためにヒューズが用いられる。この切り換えのためのヒューズとしては、外部からレーザ光を照射することによって切断されるレーザヒューズが一般に用いられている。
レーザヒューズが用いられる場合には、樹脂封止が完了する前に、半導体チップが剥き出しの状態でヒューズにレーザを照射する必要がある。そのため、半導体製造装置とは別にレーザトリミング装置を用いることが必要である。また、半導体チップが樹脂によって封止された後に、レーザヒューズを切断することはできない。
そこで、半導体チップが樹脂によって封止された後に、前述の切り換えのための手段として、電流を流すことにより電気的に切断されるヒューズが開発されてきた。
前述の切り換えのための方法としては、配線に電流を流すことにより配線を切断する方法、キャパシタに高電圧を印加することによってキャパタを破壊する方法、ゲート酸化膜に高電圧を印加することによってゲート絶縁層を破壊する方法、および、前述の切り換えをフラッシュメモリの記憶によって実現する方法等が考えられる。以下、これらの方法のうち、配線に電流を流すことにより配線を切断する方法が説明される。
なお、配線に電流を流すことによって配線が切断されるヒューズは、本明細書においては、電気ヒューズと呼ばれる。また、電気ヒューズを切断する方法としては、従来から知られている電気ヒューズのエレクトロマイクレーション現象を利用する方法の他に、本願の発明者らが未公開の技術として開発している、電気ヒューズを囲む絶縁層の亀裂に溶けたヒューズを流れ込ませる方法、および、電気ヒューズの幅および高さ方向における伸縮、すなわちピンチ効果を利用する方法等の全てが含まれるものとする。
特開2006−108413号公報 特開2001−24063号公報 特開2001−230325号公報 特開2006−13338号公報
上記従来の電気ヒューズは、次の問題を有している。
従来の電気ヒューズとしては、直線のみからなる直線型の電気ヒューズおよび直線部と折り曲げ部とを有する蛇行形状からなる折り返し型の電気ヒューズが提案されている。直線型の電気ヒューズは、折り返し型の電気ヒューズよりも占有面積を小さくすることが可能であるため、ヒューズ占有面積の観点からは、折り返し型の電気ヒューズよりも有利である。
しかしながら、直線部の電気ヒューズは、それが切断されるときに、電気ヒューズの周囲の構造へ悪影響を及ぼすおそれが折り返し型の電気ヒューズに比較して大きい。たとえば、直線部の電気ヒューズが切断されるときには、電気ヒューズを囲む層間絶縁層はクラック等の物理的ダメージまたは熱的ダメージを受けてしまう。このことは、電気ヒューズ同士のピッチを小さくすることを阻む要因となっている。
また、直線状の電気ヒューズの周辺の絶縁層のダメージを受ける領域の幅が電気ヒューズの両端のそれぞれに接続された配線の幅よりも小さい場合には、直線状の電気ヒューズ同士の間のピッチは、直線状の電気ヒューズの両端のそれぞれに接続される配線層同士のピッチによって決定される。
一方、直線状の電気ヒューズの周辺の絶縁層のダメージを受ける領域の幅が直線状の電気ヒューズの両端のそれぞれに接続された配線層の幅よりも大きい場合には、直線状の電気ヒューズ同士の間のピッチは、そのダメージを受ける領域の幅によって決定されてしまう。
したがって、従来の直線状の電気ヒューズにおいては、ダメージを受ける領域が一直線状に並ぶ場合には、電気ヒューズ同士の間のピッチを小さくすることが困難であるという問題がある。
また、電気ヒューズを切断するときに電気ヒューズの周囲の層間絶縁層に与えるダメージを低減するためには、電気ヒューズを切断するために必要な電流値を低下させることが不可欠である。
必要な電流値が大きいと、その電流を供給するためのトランジスタの占有面積も大きい。そのため、半導体チップ内における直線状の電気ヒューズおよびそれに関連する回路の占有面積を低減するという観点からも、電気ヒューズを切断するために必要な電流値を低減させることが必要である。
電気ヒューズを切断するために必要な電流値を低下させるためには、電気ヒューズにおいて発生するジュール熱をより効率的に電気ヒューズの温度の上昇のために利用することが必要である。そのため、クランク構造を有している電気ヒューズまたは前述のような折り返し構造を有する電気ヒューズの近傍にヒータを設けることが提案されている。
しかしながら、クランク構造または折り返し構造を有する電気ヒューズは、電気ヒューズよりも外側に位置する層間絶縁層にダメージを発生させるため、電気ヒューズの占有面積を小さくするという観点からは、直線状の電気ヒューズよりも劣っている。
また、加熱用のヒータを電気ヒューズの近傍に設ける場合には、ヒータの占有面積が大きくなってしまうため、電気ヒューズ部に関連する素子の占有面積が大きくなってしまう。
また、層間絶縁層を厚さ方向に貫通するビアを電気ヒューズとして用いる場合においても、前述の直線状の電気ヒューズ部同士の間のピッチを小さくすることができない理由と同様の理由から、ビア同士のピッチを小さくすることが困難である。そのため、電気ヒューズの占有面積を小さくすることができない。
本発明は、上述の問題に鑑みてなされたものであり、その目的は、電気ヒューズの占有面積を小さくすることができる半導体装置を提供することである。
本発明の実施の形態の半導体装置は、互いに平行に延びる複数の直線状の電気ヒューズを備え、複数の直線状の電気ヒューズのそれぞれが突出部を有し、突出部群が平面視においてジグザグ状に配置されている。
本発明の実施の形態の半導体装置によれば、電気ヒューズの占有面積を小さくすることができる。
以下、図面を参照しながら、本発明の実施の形態の半導体装置が説明される。
なお、本発明の半導体装置は、配線またはビアに電流を流すことによって切断され得る電気ヒューズを備えた半導体装置であれば、いかなるものであってもよい。
半導体装置は、一般に、メモリ容量が増加するにつれて、電気ヒューズの占有面積が増加する傾向にある。しなしながら、以下に説明される本実施の形態の半導体装置によれば、電気ヒューズ同士の間のピッチを小さくすることができるため、電気ヒューズ群の占有面積を低減することができる。また、本実施の形態の半導体装置は、低い電流値で切断され得る電気ヒューズを備えているため、半導体チップが樹脂によって覆われた後に、電気ヒューズの周辺の構造に悪影響を与えることなく、電気ヒューズを切断することができる。
(実施の形態1)
まず、図1および図2を用いて、実施の形態1の半導体装置が説明される。
本実施の形態の半導体装置は、図1に示されるように、電気ヒューズ部10aおよび10bを備えている。
電気ヒューズ部10aにおいては、図1および図2に示されるように、その一方端が導電部10bに接続されており、その他方端が導電部10cに接続されている。また、電気ヒューズ部20aは、図1および図2に示されるように、その一方端が導電部20bに接続されており、その他方端が導電部20cに接続されている。
導電部10bおよび20bは、それぞれ、複数のビア10dおよび複数のビア20dに接続されている。また、複数のビア10dおよび複数のビア20dは、それぞれ、配線層11および配線層21に接続されている。一方、導電部10cおよび20cは、それぞれ、複数のビア10eおよび複数のビア20eに接続されている。複数のビア10eおよび複数のビア20eは、それぞれ、配線層12および配線層22に接続されている。
また、電気ヒューズ部10aは、それぞれがビア10dまたはビア10eと同様の形状を有する複数の突出部10fを有している。また、電気ヒューズ部20aは、それぞれがビア20dまたはビア20eと同様の形状を有する複数の突出部20fに接続されている。
なお、電気ヒューズ部10a,20a、導電部10b,20b、導電部10c,20c、ビア10d,20d、ビア10e,20e、および突出部10f,20fの周辺に設けられた層間絶縁層は、説明の簡便のため、各図に描かれていない。
また、突出部10f,20f、ビア10d,20d、およびビア10e,20eが埋め込まれているホールは、同一のエッチング工程において同時に層間絶縁層に形成されたものである。
図2に示されるように、複数の突出部10fは、電気ヒューズ部10aの中央位置からずれた位置、より具体的には、ビア10dに近くかつビア10eから遠い位置に設けられている。また、複数の突出部10fは、電気ヒューズ部10aに生じる熱を放散させる機能を有している。したがって、電気ヒューズ部10aは、ビア10eに近くかつビア10dから遠い位置150で切断されるように、位置150が最も高い温度になる。そのため、位置150の周辺部100に位置する層間絶縁層が最も大きな損傷を受ける。
また、図3に示されるように、複数の突出部20fは、電気ヒューズ部20aの中央位置からずれた位置、より具体的には、ビア20dから遠くかつビア20eに近い位置に設けられている。複数の突出部20fは、電気ヒューズ部20aに生じる熱を放散させる機能を有している。したがって、電気ヒューズ部20aは、ビア20eから遠くかつビア20dに近い切断位置250で切断されるように、切断位置250が最も高い温度になる。そのため、切断位置250の周辺部200に位置する層間絶縁層が最も大きな損傷を受ける。
また、電気ヒューズ部10a,20a、ならびに、それに接続された導電部10b,10c,20b,20c、ビア10d,10e,20d,20e、および突出部10f,20fが単位構造体であるとすると、本実施の形態の半導体装置においては、この単位構造体が繰り返し形成されている。したがって、突出部10fおよび突出部20fは、ジグザグ状に配置されている。なお、電気ヒューズ部10aと電気ヒューズ部20aとは常にピッチPを隔てて設けられている。
一般に、直線状の電気ヒューズ部を用いている場合には、電気ヒューズ部に接続された導電部の幅を小さくすると、電気ヒューズ部同士の間のピッチは、電気ヒューズ部の切断位置の周辺の層間絶縁層の損傷部、すなわち周辺部100および200等の大きさによって制限される。そのため、周辺部100および200が直線状に並ぶように配置されていると、電気ヒューズ部同士の間のピッチを小さくすることができない。そこで、本実施の形態の半導体装置においては、周辺部100および200が平面的に見てジグザグ状に配置されるように、複数の突出部10fおよび複数の突出部20fがジグザグ状に配置されている。その結果、電気ヒューズ部10aと電気ヒューズ部20aとの間のピッチPを極力低減することができる。
また、図4に示されるように、配線層11および12と同一層において、複数の突出部10fのそれぞれに接続された配線層13が設けられていれば、突出部10fにおける放熱性能をより向上させることができる。
また、電気ヒューズ部10a,20aの上側にも突出部14fが設けられていれば、その部分での放熱性能をより向上させることができる。しかしながら、電気ヒューズ部10aの上側に突出部14fを設けると、半導体装置の製造工程が増加してしまう。また、電気ヒューズ部10aの半導体装置内での占有率が増加してしまう。
そのため、本実施の形態においては、図2および図3に示されるように、電気ヒューズ部10aおよび20aの下側にのみ複数のビアからなる複数の突出部10fおよび20fが設けられている。これによれば、突出部10f,20fは、ビア10d,10e,20d,20eと同一層に同一工程において設けられるため、電気ヒューズ部10fおよび20fを構成する構造体の占有率の増加および電気ヒューズ部10aおよび20aを製造するための工程の増加はない。
(実施の形態2)
次に、図5〜図7を用いて、本発明の実施の形態の半導体装置が説明される。
本実施の形態の半導体装置の構造は、実施の形態1の半導体装置の構造とほぼ同様である。そのため、本実施の形態の半導体装置においては、実施の形態1の半導体装置と同様の構造および機能を有する部位に実施の形態1において用いられた参照符号と同一の参照符号が付されている。
本実施の形態の半導体装置は、図5〜図7に示されるように、実施の形態1の複数の突出部10fおよび20fの代わりに、それぞれ、電気ヒューズ部10aの下側に配線部10gおよび20gが設けられているという点において、実施の形態1の半導体装置と異なっている。
これによれば、1つの塊からなる突出部10gは、複数の突出部10fの全体より大きな体積を有する。そのため、突出部の放熱効率が増加する。
また、突出部10gおよび20gの電流密度は、それぞれ、複数の突出部10fおよび20fの電流密度よりも低い。そのため、電気ヒューズ部10aおよび20aの温度を上昇させるジュール熱そのものが低減される。その結果、電気ヒューズ部10aおよび20bの周辺部100および200への悪影響が抑制される。
なお、電気ヒューズ部10aから下側に突出する突出部10g代わりに、図8に示されるように、電気ヒューズ部10aの両側方に突出する突出部10hが設けられていてもよい。これによっても、突出部10fによって得られる効果と同様の効果を得ることができる。この場合においては、図示されていないが、電気ヒューズ部20aの両側面から、突出部10hと同様の突出部20hが突出している。
(実施の形態3)
次に、図9〜図15を参照して、本発明の実施の形態3の半導体装置が説明される。
まず、図9〜図11を用いて、本実施の形態の半導体装置の電気ヒューズ部の単位構造の一例およびその変形例が説明される。
電気ヒューズ部30aにおいては、その一方端が配線層30bに接続され、その他方端が配線層30cに接続されている。配線層30cには複数のビア30eが接続されている。配線層30b、電気ヒューズ部30a、配線層30c、およびビア30eは、一体的に形成されている。ビア30eには下層配線層31が接続されている。配線層30bにはビア32aが接続されている。ビア32aは上層配線層32と一体的に形成されている。
本実施の形態においては、同一電流値で発熱効果を高めるために、図9および図10に示されるように、配線層30bと上層配線層32とは1つのビア32aのみによって接続されている。
また、ビア32aの断面積は、複数のビア30eの断面積よりも小さい。そのため、ビア32aの発熱量は、複数のビア30eの発熱量よりも大きい。
したがって、本実施の形態の半導体装置によれば、ビア32aの近傍の電気ヒューズ部30aの温度を複数のビア30eの近傍の温度より高くすることができる。そのため、切断位置350およびその周辺部300を電気ヒューズ部30aの中央位置よりビア32a側に偏って形成することができる。
また、図11および図12に示されるように、ビア32aに接続されている位置の上層配線層32の一部が他の部分よりも細いことが望ましい。これによれば、ビア32aの近傍のヒータ効果をより高めることが可能である。
次に、図13〜図15を用いて、本実施の形態の半導体装置の電気ヒューズ部の構成が説明される。なお、電気ヒューズ部の単位構造は、図9〜図12に示される電気ヒューズ部の単位構造とは異なっているが、図13に示される電気ヒューズ部の配置において、図9〜図12に示される電気ヒューズ部の単位構造が用いられてもよい。
電気ヒューズ部30aは、図13および図14に示されるように、その一方端が配線層30bに接続され、その他方端が配線層30cに接続されている。配線層30bにはビア32aが接続されている。ビア32aは上層配線層32と一体的に形成されている。また、配線層30cは、一体的に形成された複数のビア30eに接続されている。また、複数のビア32eは下層配線層31に接続されている。また、複数の突出部30fが電気ヒューズ部30aから下方に突出している。複数の突出部30fは、電気ヒューズ部30aの中央位置よりも配線層30b側に偏った位置に設けられている。
また、ビア32aの断面積は、複数のビア30eの断面積よりも小さい。そのため、ビア32aの発熱量は、複数のビア30eの発熱量よりも大きい。したがって、本実施の形態の半導体装置によれば、ビア32aの近傍の電気ヒューズ部30aの温度を複数のビア30eの近傍の温度より高くすることができる。そのため、切断位置350およびその周辺部300を電気ヒューズ部30aの中央位置よりビア32a側に偏って形成することができる。
また、ビア32aに接続されている位置の上層配線層32の一部が他の部分よりも細い。したがって、ビア32aに接続されている位置の近傍の上層配線層32の抵抗値が他の部分の抵抗値よりも小さい。これによれば、ビア32aの近傍のヒータ効果をより高めることが可能である。
また、電気ヒューズ部40aは、図13および図15に示されるように、その一方端が配線層40bに接続され、その他方端が配線層40cに接続されている。配線層40bにはビア42aが接続されている。ビア42aは上層配線層42と一体的に形成されている。また、配線層40cは、複数のビア40eと一体的に形成されている。また、複数のビア42eは下層配線層41に接続されている。また、複数の突出部40fが電気ヒューズ部40aから下方に突出している。複数の突出部40fは、電気ヒューズ部40aの中央位置よりも配線層40b側に偏った位置に設けられている。
また、ビア42aの断面積は、複数のビア40eの断面積よりも小さい。そのため、ビア42aの発熱量は、複数のビア40eの発熱量よりも大きい。したがって、本実施の形態の半導体装置によれば、ビア32aの近傍の電気ヒューズ部40aの温度を複数のビア40eの近傍の温度より高くすることができる。そのため、切断位置450およびその周辺部400を電気ヒューズ部40aの中央位置よりビア42a側に偏って形成することができる。
また、ビア42aに接続されている位置の近傍の上層配線層42が他の部分よりも細い。したがって、ビア42aに接続されている位置の近傍の上層配線層42の抵抗値が他の部分の抵抗値よりも小さい。これによれば、ビア42aの近傍のヒータ効果をより高めることが可能である。
また、本実施の形態の半導体装置によれば、図13に示されるように、図14および図15に示すヒューズユニットが繰り返して形成されている。それにより、複数の突出部30fおよび複数の突出部40fがジグザグ状に配置されている。そのため、電気ヒューズ部30aの切断位置350(周辺部300)および電気ヒューズ部40aの切断位置450(周辺部400)も、ジグザグ状に配置されることになる。したがって、実施の形態1および2の半導体装置によって得られる効果と同様の効果により、電気ヒューズ部30aと電気ヒューズ部40aとの間のピッチPを低減することが可能になる。さらに、図13に示されるように、下層配線層41と上層配線層32とが平面視において重なるように設けられているとともに、下層配線層31と上層配線層42とが平面視において重なるように設けられているため、上層配線層32,42および下層配線層31,41のそれぞれの幅によって上層配線層同士の間のピッチPおよび下層配線層同士の間のピッチPが受ける制約が緩和されている。
なお、複数の突出部30fおよび40fが設けられていなくても、ビア32aと複数のビア30eとの間の断面積の相違およびビア42aと複数のビア40eとの間の断面積の相違によって、切断位置350および450をジグザグに形成することができる。また、本実施の形態においては、ビア32aの近傍の上層配線層32およびビア42aの近傍の上層配線層42が他の部分よりも小さな幅を有しているが、本実施の形態の半導体装置は、ビア32aの近傍の上層配線層32およびビア42aの近傍の上層配線層42が他の部分と同一の幅を有していても、ビア32aと複数のビア30eとの間の断面積の相違およびビア42aと複数のビア40eとの間の断面積の相違によって、切断位置350および450をジグザグに形成することができる。
なお、ビア32a,42aと複数のビア30e,40eとの間の断面積の相違は、ビア32a,42aと複数のビア30e,40eとの間の抵抗値の相違の一例であって、他の構成によってビア32a,42aと複数のビア30e,40eとの間の抵抗値の相違がもたらされてもよい。
(実施の形態4)
次に、図16〜図20を用いて、本発明の実施の形態4の半導体装置を説明する。
本実施の形態の半導体装置においては、半導体基板に対して垂直に延びるビアが電気ヒューズ部として機能する。
本実施の形態の半導体装置においては、電気ヒューズ部1070は、半導体基板の主表面に対して垂直な方向に延びるビアからなる。電気ヒューズ部1070は、図16〜図19に示されるように、その一方端が電気ヒューズ部1070と同一幅の配線層1060に接続され、その他方端が電気ヒューズ部1070と同一幅の配線層1080に接続されている。配線層1060には配線層1060よりも大きな幅を有する配線層1050が接続されている。一方、配線層1050、配線層1060、および電気ヒューズ部1070は、一体的に形成されている。また、配線層1080は、配線層1080よりも大きな幅を有する配線層1090に接続されている。配線層1080および1090は一体的に形成されている。
電気ヒューズ部1170は、図16〜図19に示されるように、その一方端が電気ヒューズ部1170と同一幅の配線層1160に接続され、その他方端が電気ヒューズ部1170と同一幅の配線層1180に接続されている。配線層1160には配線層1160よりも大きな幅を有する配線層1150が接続されている。一方、配線層1150、配線層1160、および電気ヒューズ部1170は、一体的に形成されている。また、配線層1180は、配線層1180よりも大きな幅を有する配線層1190に接続されている。配線層1180および1190は一体的に形成されている。
本実施の形態の半導体装置によれば、図16に示されるように、図17および図18に示されるヒューズユニットが繰り返して形成され、平面的に見て、電気ヒューズ部1070および電気ヒューズ部1170はジグザグ状に配置されている。そのため、電気ヒューズ部1070の切断位置および電気ヒューズ部1170の切断位置は、平面的に見て、ジグザグ状に配置されることになる。したがって、実施の形態1〜3の半導体装置によって得られる効果と同様の効果により、電気ヒューズ部1070と電気ヒューズ部1170との間のピッチPを低減することが可能になる。
なお、配線層1060および配線層1160は、それぞれ、図20に示されるように、電気ヒューズ部1070および1170との比較においてかなり長いものであってもよい。
(実施の形態5)
次に、図21〜図24を用いて、本発明の実施の形態の半導体装置が説明される。
本実施の形態の半導体装置は、図21〜図23に示されるように、半導体基板の主表面に対して平行に延びる上層配線層1250と、上層配線層1250と同一層において上層配線層1250に一体的に形成され、上層配線層1250よりも小さな幅を有する上層配線層1260とを備えている。上層配線層1260には上層配線層1260から下方に向かって延びる電気ヒューズ部1270が一体的に形成されている。電気ヒューズ部1270の下端には下層配線層1280が接続されている。下層配線層1280には、下層配線層1280と同一層において、下層配線層1280よりも大きな幅を有する下層配線層1290が一体的に形成されている。
また、半導体基板の主表面に対して平行に延びる上層配線層1350と、上層配線層1350と同一層において上層配線層1350に一体的に形成され、上層配線層1350よりも小さな幅を有する上層配線層1360とを備えている。上層配線層1360には上層配線層1360から下方に向かって延びる電気ヒューズ部1370が一体的に形成されている。電気ヒューズ部1370の下端には上層配線層1380が接続されている。上層配線層1380には、上層配線層1380と同一層において、上層配線層1380よりも大きな幅を有する上層配線層1390が一体的に形成されている。
前述のような本実施の形態の半導体装置の構成は、実施の形態4の半導体体装置の構成と同様である。つまり、電気ヒューズ部1270および1380が、平面的に見て、ジグザグ状に配置されている。
ここで、実施の形態4の半導体装置の課題が説明される。
前述の実施の形態4の半導体装置のように、ビアを電気ヒューズ部として機能させるためには、ビアに接続された配線層に切断部が形成されてしまうという不具合を防止することが必要である。そのため、通電によってビアの温度が他の部位の温度よりも高くなるような構造を形成しなければならない。したがって、ビアに接続された配線層の幅が電気ヒューズ部の幅と同一かまたはそれ以上でなければならない。
しかしながら、幅が大きな配線層が直接的にビアに接続されると、配線層が電気ヒューズ部としてのビアのためのヒートシンクとして機能してしまう。その結果、ビアの温度があまり上昇しなくなってしまう。そこで、ビアに直接的に接続される配線層の幅は、図16に示されるように、或る程度小さいことが望ましい。また、ビアに直接的に接続される配線層の幅は、ビアの幅と同一であることがより好ましい。これは、ビアの近傍の部分の温度の低下を抑制することができるからである。
ただし、ビアに接続されるビアと同一の幅を有する配線層が長くなり過ぎると、ビアに直接的に接続されたビアと同一幅の配線層において切断が生じてしまう。そのため、電気ヒューズ部同士のピッチを低減できるという利点が損なわれてしまう。したがって、ビアに接続された幅の小さな配線層の長さが1〜3μm程度であることが好ましい。
また、電気ヒューズ部の発熱効率を向上させるためには、切断位置の電流密度を局所的に大きくすることが効果的である。電気ヒューズ部における電流密度はその幅によって画一的に規定されてしまう。また、電気ヒューズ部の幅は、各世代のプロセスルールに従って規定される。そのため、電気ヒューズ部の断面積を小さくすることによって電流密度を増加させることは困難である。
そこで、本実施の形態の半導体装置においては、図21〜図23に示されるように、電気ヒューズ部1270および電気ヒューズ部1370の底面が、それぞれ、下層配線層1280および1380からはみ出している。これによれば、電気ヒューズ部1270と下層配線層1280との間のコンタクト面積を電気ヒューズ部1270の横断面の面積より小さくすることができるとともに、電気ヒューズ部1370と下層配線層1380との間のコンタクト面積を電気ヒューズ部1370の横断面の面積よりも小さくすることが可能になる。その結果、電気ヒューズ部1270および1370のそれぞれの電流密度を局所的に向上させることができる。したがって、電気ヒューズ部1270および1370のそれぞれの発熱量を局所的に大きくすることができる。故に、電気ヒューズ部1270および1370のそれぞれにおいて確実に切断を生じさせることが可能になる。
ただし、半導体装置の製造プロセスにおける重ね合わせ精度の誤差によっても、電気ヒューズ部1270および1370の底面は、それぞれ、下層配線層1280および1380からはみ出してしまう。しかしながら、本実施の形態の電気ヒューズ部1270および1370の下層配線層1280および1380からのそれぞれのずれ量は、図24に示されるように、電気ヒューズ部1270および1370と同一工程において同一層に設けられた他のビア1420の中心線C4またはC5と他の下層配線層1450の中心線C1またはC2とのずれ量とは明らかに異なっている。
本実施の形態においては、他のビア1420の中心線C4またはC5と他の下層配線層1450の中心線C1またはC2とのずれ量Aがゼロである場合には、電気ヒューズ部1270および1370の中心線C6の下層配線層1280および1380の中心線C3からのそれぞれのずれ量ΔXは、下層配線層1280および1380のそれぞれの幅Wの1/3よりも大きい。これによれば、ビア1270および1370において確実に切断を発生させることができる。
なお、図24に示されるように、他のビア1420の中心線C4またはC5と他の下層配線層1450の中心線C1またはC2とのずれ量がAである場合には、前述のずれ量ΔXが(ずれ量A+下層配線層1450の幅Wの1/3)よりも大きい。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
実施の形態1の電気ヒューズ部の配置図である。 図1におけるII−II線断面図である。 図1におけるIII−III線断面図である。 実施の形態1の変形例の電気ヒューズ部の断面図である。 実施の形態2の電気ヒューズ部の配置図である。 図5におけるVI−VI線断面図である。 図5におけるVII−VII線断面図である。 実施の形態2の変形例の電気ヒューズ部の断面図である。 実施の形態3の電気ヒューズ部の単位構造の上面図である。 図9におけるX−X線断面図である。 実施の形態3の変形例の電気ヒューズ部の単位構造の上面図である。 図11におけるXII−XII線断面図である。 実施の形態3の電気ヒューズ部の配置図である。 図13におけるXIV−XIV線断面図である。 図13におけるXV−XV線断面図である。 実施の形態4の電気ヒューズ部の上面図である。 図16におけるXVII−XVII線断面図である。 図16におけるXVIII−XVIII線断面図である。 実施の形態4の電気ヒューズ部の斜視図である。 実施の形態4の変形例の電気ヒューズ部の斜視図である。 実施の形態5の電気ヒューズ部の配置図である。 図21におけるXXII−XXII線断面図である。 図21におけるXXIII−XXIII線断面図である。 実施の形態5の電気ヒューズ部の下層配線層に対するずれ量と他のビアの他の下層配線層に対するずれ量との関係を説明するための図である。
符号の説明
10f,20f,10g,10h,30f,40f 突出部、10a,20a,30a,40a,1070,1170,1270,1370 電気ヒューズ部。

Claims (12)

  1. 第1電気ヒューズを備える半導体装置において、
    前記第1電気ヒューズは、
    第1方向に延在する第1ヒューズ部と、
    前記第1方向において、前記第1ヒューズ部の一方端に接続する第1導電部と、
    前記第1方向において、前記第1ヒューズ部の他方端に接続する第2導電部と、を有し、
    前記第1導電部には、複数の第1ビアが接続され、
    前記第2導電部には、複数の第2ビアが接続され、
    前記第1ヒューズ部には、第1突出部が接続され、
    前記第1突出部は、前記複数の第2ビアよりも前記複数の第1ビアに近い方に接続され、
    前記第1突出部は、前記第1ヒューズ部の下側に形成され、
    前記第1突出部の下面は、配線層とは接続しておらず、
    前記第1突出部は、前記第1ヒューズ部と同層の導電膜で形成されていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記複数の第1ビアは、前記第1導電部の下側に形成され、
    前記複数の第2ビアは、前記第2導電部の下側に形成され、
    前記複数の第1ビアの下面は、第1配線層に接続されており、
    前記複数の第2ビアの下面は、前記第1配線層と同層の導電膜で形成された第2配線層に接続されていることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記半導体装置は、第2電気ヒューズをさらに有し、
    前記第2電気ヒューズは、
    前記第1方向に延在する第2ヒューズ部と、
    前記第1方向において、前記第2ヒューズ部の一方端に接続する第3導電部と、
    前記第1方向において、前記第2ヒューズ部の他方端に接続する第4導電部と、
    を有し、
    前記第3導電部には、複数の第3ビアが接続され、
    前記第4導電部には、複数の第4ビアが接続され、
    前記第2ヒューズ部には、第2突出部が接続され、
    前記第2突出部は、前記複数の第3ビアよりも前記複数の第4ビアに近い方に接続され、
    前記第1電気ヒューズ及び前記第2電気ヒューズを単位構造として、前記単位構造が前記第1方向に直行する第2方向に繰り返し形成されており、
    繰り返し形成された前記第1電気ヒューズ及び前記第2電気ヒューズにおいて、前記第1突出部と前記第2突出部は、平面的に見てジグザグ状に配置されていることを特徴とする半導体装置。
  4. 請求項1に記載の半導体装置において、
    前記半導体装置は、第2電気ヒューズをさらに有し、
    前記第2電気ヒューズは、
    前記第1方向に延在する第2ヒューズ部と、
    前記第1方向において、前記第2ヒューズ部の一方端に接続する第3導電部と、
    前記第1方向において、前記第2ヒューズ部の他方端に接続する第4導電部と、
    を有し、
    前記第3導電部には、複数の第3ビアが接続され、
    前記第4導電部には、複数の第4ビアが接続され、
    前記第2ヒューズ部には、第2突出部が接続され、
    前記第2突出部は、前記複数の第3ビアよりも前記複数の第4ビアに近い方に接続され、
    前記第1電気ヒューズ及び前記第2電気ヒューズは、前記第1方向と直行する第2方向に並んで形成され、
    平面的に見て、前記第1導電部と前記第3導電部とが隣接し、前記第2導電部と前記第4導電部とが隣接し、
    前記第1突出部と前記第2突出部は、平面的に見て前記第1方向においてずれて配置されていることを特徴とする半導体装置。
  5. 請求項2に記載の半導体装置において、
    前記第1ヒューズ部の上側に、第3突出部が接続され、
    前記第3突出部は、前記複数の第2ビアよりも前記複数の第1ビアに近い方に接続されていることを特徴とする半導体装置。
  6. 請求項1に記載の半導体装置において、
    前記第1電気ヒューズが切断される位置は、前記複数の第1ビアよりも前記複数の第2ビアに近い方であることを特徴とする半導体装置。
  7. 請求項1に記載の半導体装置において、
    前記第1ヒューズ部、前記第1導電部、前記第2導電部、前記複数の第1ビア、及び、前記複数の第2ビアは、同じ導電膜からなることを特徴とする半導体装置。
  8. 請求項1に記載の半導体装置において、
    前記第1突出部の前記第1方向の長さは、前記複数の第1ビア及び前記複数の第2ビアの第1方向の長さよりも長いことを特徴とする半導体装置。
  9. 第1のヒューズユニットを備える半導体装置において、
    前記第1のヒューズユニットは、
    第1の一方端および第1の他方端を有する第1の直線状の電気ヒューズ部と、
    前記第1の電気ヒューズ部の前記第1の一方端の近傍の位置に接続された1または2以上のビアを有する第1のビア部と、
    前記第1のビア部よりも大きな抵抗値を有し、前記第1の直線状の電気ヒューズ部の前記第1の他方端の近傍の位置に接続された1または2以上のビアを有する第2のビア部と、
    前記第1の直線状の電気ヒューズ部に接続された第1の突出部と、
    を含み、
    前記第1の突出部は、前記第2のビア部よりも前記第1のビア部に近いほうに接続され、
    前記第1の突出部は、前記第1の直線状の電気ヒューズ部の下側に形成され、
    前記第1の突出部の下面は、配線層とは接続されておらず、
    前記第1の突出部は、前記第1の直線状の電気ヒューズ部と同層の導電膜で形成されていることを特徴とする半導体装置。
  10. 請求項9に記載の半導体装置において、
    前記半導体装置は、第2のヒューズユニットをさらに有し、
    前記第2のヒューズユニットは、
    前記第1の一方端および前記第1の他方端に対応する前記第2の一方端および前記第2の他方端を有し、前記第1の直線状の電極ヒューズ部に対して平行に延びる第2の直線状の電気ヒューズ部と、
    前記第2の直線状の電気ヒューズ部の前記第2の一方端の近傍の位置に接続された1または2以上のビアを有する第3のビア部と、
    前記第3のビア部よりも小さな抵抗値を有し、前記第2の直線状の電気ヒューズ部の前記第2の他方端の近傍の位置に接続された1または2以上のビアを有する第4のビア部と、
    前記第2の直線状の電気ヒューズ部に接続された第2の突出部と、
    を含み、
    前記第2の突出部は、前記第3のビア部よりも前記第4のビア部に近いほうに接続されており、
    前記第1のヒューズユニットと前記第2のヒューズユニットとが交互に繰り返されて形成されていることを特徴とする半導体装置。
  11. 請求項10に記載の半導体装置において、
    前記第1のヒューズユニットは、
    前記第1のビア部に接続された第1の配線層と、
    前記第2のビア部に接続された第2の配線層とを含み、
    前記第2のヒューズユニットは、
    前記第3のビア部に接続された第3の配線層と、
    前記第4のビア部に接続された第4の配線層とを含み、
    前記第1の配線層の前記第1のビア部の近傍の抵抗値が前記第2配線層の前記第2のビア部の近傍の抵抗値より小さく、かつ、
    前記第3の配線層の前記第3のビア部の近傍の抵抗値が前記第4の配線層の前記第4のビア部の近傍の抵抗値より大きいことを特徴とする半導体装置。
  12. 請求項9に記載の半導体装置において、
    前記第1のヒューズユニットが切断される位置は、前記第1のビア部よりも前記第2のビア部に近い方であることを特徴とする半導体装置。
JP2007002685A 2007-01-10 2007-01-10 半導体装置 Expired - Fee Related JP5230105B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007002685A JP5230105B2 (ja) 2007-01-10 2007-01-10 半導体装置
US11/958,360 US7808076B2 (en) 2007-01-10 2007-12-17 Semiconductor device
US12/869,323 US8487402B2 (en) 2007-01-10 2010-08-26 Semiconductor device
US12/878,977 US8487403B2 (en) 2007-01-10 2010-09-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007002685A JP5230105B2 (ja) 2007-01-10 2007-01-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012179359A Division JP5547779B2 (ja) 2012-08-13 2012-08-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2008171953A JP2008171953A (ja) 2008-07-24
JP5230105B2 true JP5230105B2 (ja) 2013-07-10

Family

ID=39593766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007002685A Expired - Fee Related JP5230105B2 (ja) 2007-01-10 2007-01-10 半導体装置

Country Status (2)

Country Link
US (3) US7808076B2 (ja)
JP (1) JP5230105B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956466B2 (en) * 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
JP5331408B2 (ja) * 2008-08-11 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
JP5422231B2 (ja) * 2008-08-13 2014-02-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8855067B2 (en) 2010-04-02 2014-10-07 Marvell World Trade Ltd. Multi-user communication group management and signaling
JP5581520B2 (ja) * 2010-04-08 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8912626B2 (en) * 2011-01-25 2014-12-16 International Business Machines Corporation eFuse and method of fabrication
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US8847350B2 (en) * 2012-08-30 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-via fuse
KR102096614B1 (ko) * 2013-10-11 2020-04-03 삼성전자주식회사 반도체 장치의 이-퓨즈 구조체
US9401258B2 (en) * 2014-07-30 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse structure
CN110998777B (zh) * 2017-08-30 2022-09-20 三菱电机株式会社 功率转换装置
CN113013140A (zh) * 2021-04-28 2021-06-22 上海华力微电子有限公司 efuse熔丝的版图结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286341A (ja) * 1999-03-31 2000-10-13 Nec Corp 半導体装置のヒューズ構造
US6252292B1 (en) 1999-06-09 2001-06-26 International Business Machines Corporation Vertical electrical cavity-fuse
JP2001230325A (ja) 2000-02-16 2001-08-24 Oki Electric Ind Co Ltd メタルヒューズ、その製造方法及びマスク
JP2004228369A (ja) * 2003-01-23 2004-08-12 Sony Corp 半導体装置およびフューズ溶断方法
JP2006108413A (ja) 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd ヒューズ及びヒューズの書き込み方法
JP4284242B2 (ja) 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
JP2006310277A (ja) * 2005-03-29 2006-11-09 Mitsubishi Materials Corp チップ型ヒューズ
JP2006351663A (ja) * 2005-06-14 2006-12-28 Oki Electric Ind Co Ltd 半導体記憶装置

Also Published As

Publication number Publication date
JP2008171953A (ja) 2008-07-24
US8487403B2 (en) 2013-07-16
US20100320562A1 (en) 2010-12-23
US8487402B2 (en) 2013-07-16
US20110006392A1 (en) 2011-01-13
US7808076B2 (en) 2010-10-05
US20080164969A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
JP5230105B2 (ja) 半導体装置
US7732892B2 (en) Fuse structures and integrated circuit devices
JP4795631B2 (ja) 半導体装置
US7705418B2 (en) Semiconductor device and fuse blowout method
JP3968045B2 (ja) ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造
US20070018279A1 (en) Protection layer for preventing laser damage on semiconductor devices
JP2004281612A (ja) 半導体装置
JP5638188B2 (ja) 半導体装置
JP5430879B2 (ja) 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
US7176551B2 (en) Fuse structure for a semiconductor device
US7190044B1 (en) Fuse structure for a semiconductor device
JP5547779B2 (ja) 半導体装置
JP5405796B2 (ja) 半導体装置
US9006861B2 (en) Integrated circuit device
KR101043865B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
EP4089727A1 (en) Semiconductor structure and formation method therefor, and fusing method for laser fuse
KR101139485B1 (ko) 반도체소자의 퓨즈 및 그 형성방법
CN113451263A (zh) 电熔丝结构及其形成方法
KR100950750B1 (ko) 반도체 소자의 퓨즈 박스
JP2012043905A (ja) 半導体装置
JP2013105987A (ja) 半導体回路装置およびその製造方法
KR20110003678A (ko) 반도체 소자의 퓨즈
JP2009064893A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5230105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees