JP2004281612A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004281612A JP2004281612A JP2003069420A JP2003069420A JP2004281612A JP 2004281612 A JP2004281612 A JP 2004281612A JP 2003069420 A JP2003069420 A JP 2003069420A JP 2003069420 A JP2003069420 A JP 2003069420A JP 2004281612 A JP2004281612 A JP 2004281612A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor device
- wiring
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】レーザビームによる溶断痕からの酸化が問題とならず、レーザビームで溶断しやすいヒューズを含む半導体装置を提供する。
【解決手段】基板上に形成された半導体装置であって、その基板上に形成され、所定の回路を構成するように設けられた配線と、配線の中に組み込まれ、レーザビーム21により溶断できるヒューズ1とを備え、ヒューズ1と、配線においてヒューズと電気的に接続される接続部2とが、異なる金属材料で形成されている。
【選択図】 図2
【解決手段】基板上に形成された半導体装置であって、その基板上に形成され、所定の回路を構成するように設けられた配線と、配線の中に組み込まれ、レーザビーム21により溶断できるヒューズ1とを備え、ヒューズ1と、配線においてヒューズと電気的に接続される接続部2とが、異なる金属材料で形成されている。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置に関し、とくにヒューズが配置された回路を含み、そのヒューズを選択的にレーザ光により溶断することにより回路の構成を変えることができる半導体装置に関する。
【0002】
【従来の技術】
ヒューズは、集積回路などの半導体装置に用いられ、とくにメモリデバイスにおいて、そこに含まれる回路構成を変更するための素子として使用される。この回路の変更にあたっては、上記のヒューズを、たとえばレーザビームによって選択的に溶融し切断することによって行なわれる。
【0003】
半導体装置のなかでも、例えばDRAM(Dynamic Random Access Memory)においては、予備の冗長メモリを備えている。そして、DRAMの検査で作動することが予定されているメモリが不良と判明したとき、予備の冗長メモリのいずれかをその代わりに作動させるために、上記レーザビームによる選択的なヒューズの溶断が行なわれる。
【0004】
上記のレーザビームの照射において、必ずしも意図したように、ヒューズが溶断されず、また半導体装置の他の部分に悪影響を及ぼす場合があり、これらを改善する提案がなされてきた(たとえば特許文献1〜4参照)。これらの提案にしたがって、ヒューズの溶断が行なわれ、半導体装置の救済がなされてきた。
【0005】
【特許文献1】
登録第3264327号特許公報
【0006】
【特許文献2】
特開2001−44281号公報
【0007】
【特許文献3】
特開平10−321726号公報
【0008】
【特許文献4】
登録第3280570号特許公報
【0009】
【発明が解決しようとする課題】
ヒューズを銅で形成した場合、レーザビームが照射される箇所が平坦であるため焦点合わせが容易となり、レーザビームで選択的に1つのヒューズを溶断しやすい利点を有する。しかし、銅は酸化の進行が速いため、レーザビームで溶断した箇所から酸化が大きな速度で進行してゆく。また、銅は低抵抗であることから配線の接続部は銅で形成されているので、一度酸化され酸化がその接続部まで拡大すると、配線抵抗が形成されたり、回路動作や配線の信頼性に悪影響を及ぼす。そこで、溶断痕からの酸化が問題とならず、レーザビームで溶断しやすいヒューズを含む半導体装置の開発が要望されてきた。
【0010】
本発明は、レーザビームによる溶断痕からの酸化が問題とならず、レーザビームで溶断しやすいヒューズを含む半導体装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の半導体装置は、基板上に形成された半導体装置である。この半導体装置は、上記基板上に形成され、所定の回路を構成するように設けられた配線と、配線の中に組み込まれたヒューズとを備えている。そして、ヒューズと、そのヒューズと電気的に接続される配線の接続部とが、異なる金属で形成されている。
【0012】
レーザビームにより溶断される箇所はヒューズであり、その溶断痕からの酸化の進行速度が所定の環境下で大きい金属を用いた場合でも、上記のようにヒューズと接続する配線の接続部に酸化の進行をブロックできる別の金属を配置することができる。その結果、酸化の進行が、配線に至らないようにでき、配線抵抗が形成されることがなく、回路動作や配線の信頼性に悪影響を及ぼすことがない。上記所定の環境下は、通常は半導体装置の製造処理工程における高温加熱環境や半導体装置を製品として使用する環境があるが、どのような環境であってもよい。
【0013】
また、本発明の上記とは別の半導体装置は、基板上に形成された半導体装置である。この半導体装置は、上記基板上に形成され、所定の回路を構成するように設けられた配線と、配線の中に組み込まれたヒューズとを備えている。そして、そのヒューズは、端部から中央部にかけてその幅が段階的に小さくなるように形成されている。
【0014】
この構成により、段階的に小さくなるいずれか1つの幅の部分を溶断できればよいので、溶断の条件出しが非常に容易になる。この結果、ヒューズ溶断による半導体装置の救済率を向上させ、半導体装置の製造歩留りを高めることができる。
【0015】
【発明の実施の形態】
次に図面を用いて本発明の各実施の形態について説明する。
【0016】
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置のヒューズを説明する平面図である。この半導体装置は、図示していない基板に設けられており、基板に形成された複数の半導体素子(図示せず)を含んでいる。基板には、通常、シリコン基板などの半導体基板が用いられるが、基板であれば半導体基板でなくてもよい。また、半導体素子は、基板表層ではなく、基板の上に形成された半導体膜上に形成されてもよい。この複数の半導体素子の中には、予備として配置された冗長半導体素子が含まれる。配線はこれらの半導体素子を含んで、所定の回路(図示せず)を形成している。ヒューズはこの回路の中に組み込まれている。
【0017】
上記の回路内に組み込まれた、並列している複数のヒューズ1は、絶縁膜3に埋め込まれており、銅で形成されている。また、ヒューズ1と接続される配線の接続部2は、アルミで形成されている。図1のII−II断面図である図2に示すように、アルミで形成される配線の接続部2は、ヒューズ1の上方からヒューズ1に接触し、電気的に接続されている。ヒューズ1はSiNなどのパッシベーション膜6によって覆われ、その上にSiO2などの絶縁膜9が配置される。図3は、図1のIII−III線に沿った断面図である。ヒューズ1を形成する銅の表面と、絶縁膜3の表面とが、両方で面一な表面を形成している。図3に示すように、レーザビーム21は、複数のヒューズのうちの1つを選択して、その1つのヒューズを溶断するように照射される。
【0018】
このとき、レーザビームはレンズを含む光学系で絞られ、選択したヒューズ1においてエネルギ密度が高くなるように調整される。このため、ヒューズを形成する銅層の表面と、銅層が埋め込まれている絶縁層3の表面とは面一であることが望ましく、その結果、パッシベーション膜6も平坦な表面となる。レーザビームは、パッシベーション膜6が平坦な場合、選択したヒューズに高エネルギ密度部分を安定して形成し、溶断を確実に行なうことができる。
【0019】
上記のような平坦性を確保するために、銅はダマシン法により絶縁層3に形成され、次いで、CMP(Chemical Mechanical Polishing)法により絶縁膜3と銅層1との面一性が確保される。この結果、この上に堆積されるパッシベーション膜6の平坦性が確保される。
【0020】
上記のヒューズ1を形成する銅層は、上記のように平坦性を確保することを容易にする。しかし、レーザビーム21で選択され、レーザビームが照射され、溶断された溶断痕から酸化が発生し、後処理工程中などに、大きな進行速度で端部に向って進行し、配線にまで進行拡大するおそれがある。しかし、本実施の形態では、図2に示すように、配線のヒューズへの接続部2はアルミで形成されているので、上記のような酸化の進行拡大を阻止することができる。
【0021】
上記のように、本実施の形態ではヒューズを構成する銅層により平坦性を確保した上で、ヒューズと、直接、接触する配線の接続部をアルミにより形成するため、たとえば後工程で高温に加熱される場合や使用中における溶断痕からの酸化の配線への進行を食い止めることができる。この結果、レーザビームによるヒューズの選択的な溶断の信頼性を高め、ヒューズ溶断による半導体装置の救済率を高くすることができる。
【0022】
本実施の形態では、半導体製造工程中または半導体装置使用中において、ヒューズを形成する金属の酸化の進行速度が、配線の接続部を形成する金属の酸化の進行速度よりも大きければ、どのような金属の組み合わせを用いてもよい。
【0023】
(実施の形態2)
図4は、本発明の実施の形態2における半導体装置のヒューズを示す平面図である。本実施の形態では、ヒューズ1の下方、すなわち基板に近い層に反射防止層7を配置したことに特徴がある。銅層で形成されたヒューズ1およびアルミで形成された配線の接続部2の構成は、実施の形態1における構成と同じである。
【0024】
図5は、図4のV−V線に沿う断面図である。また、図6はヒューズの下方に位置する反射防止層の平面図である。この反射防止層は、ヒューズ1が延在する方向に沿って延びる金属帯7bが複数本配置された第1の反射防止層と、それに交差する方向に延びる金属帯7aが複数本配置された第2の反射防止層とで構成される。金属帯7aと、金属帯7bとの位置する層(高さ位置)は、当然、相違し、また互いに交差する角度は直角であることが望ましい。また、並列する金属帯は、その層において占有率が50%以下であることが望ましい。
【0025】
なお、上記の反射防止層について、帯状金属線を並列させた2つの反射防止層を、平面的に見て交差させた反射防止機構を紹介したが、反射防止層はどのような機構でもよく、反射を防止することにより多重反射を防止できればどのような機構でもよい。
【0026】
上記のような並列する金属帯によって形成される反射防止層7は、ヒューズに照射され、そこを通過してきたレーザビーム21を散乱させ、また余分な光を減衰することができる。この結果、ヒューズの下層(図示せず)において多重反射してビッグホールを形成する事態を防止することができる。ここで、ビッグホールとは大きな穴のことであり、選択したヒューズの隣りのヒューズを溶断する場合を含む大きさを有する。
【0027】
本実施の形態のように、ヒューズの下方に反射防止層を配置することにより、ビッグホールの形成を防止し、ヒューズ溶断による半導体装置の救済の信頼性を高めることができる。
【0028】
(実施の形態3)
図7は、本発明の実施の形態3における半導体装置のヒューズを示す平面図であり、図8は、図7のVIII−VIII線に沿う断面図である。本実施の形態においては、ヒューズ1の下方に反射層8を配置したことに特徴がある。銅層で形成されたヒューズ1およびアルミで形成された配線の接続部2の構成は、実施の形態1における構成と同じである。
【0029】
本実施の形態では、反射層8は、平面的に見てヒューズの間に配置されたダミー金属線8aと、そのダミー金属線を覆うように形成されたHDP(High Density Plasma)膜8bとから構成されている。HDP膜8bは、ダミー金属線8aの存在により凹凸が形成され、ヒューズの真下で凹み、その両側において上方に凸状の山頂部8cを形成している。HDP膜は透明樹脂膜であればどのようなものでもよい。
【0030】
このHDP膜は、ヒューズ等を通過してきたレーザ光、主としてヒューズの隙間を透過してきたレーザ光を、山頂部8cの間に位置するヒューズ1に収束するように反射する。このため、ヒューズの層を通過してきたレーザ光は、ヒューズ下方で多重反射をすることがない。したがってビッグホールを形成することなく、選択されたヒューズの下方からそのヒューズに反射光21aとして照射される。このため、選択されたヒューズの溶断をより確実に行なうことができる。
【0031】
上記の実施の形態1〜3では、ヒューズはその幅が一定のヒューズを例示したが、実施の形態1〜3におけるヒューズをその幅の大きさが2種類以上あるヒューズに置き換えてもよい。
【0032】
(実施の形態4)
図9は、本発明の実施の形態4における半導体装置のヒューズを説明する平面図である。本実施の形態では、ヒューズが、端部から中央部にかけてその幅が段階的に小さくなるように形成されている。具体的には、ヒューズが、端部から中央部にかけて少なくとも3つの異なる幅部を含んでいる点に特徴がある。銅層で形成されたヒューズ1は、少なくとも3つの異なる幅の部分1a,1b,1cを有しているが、アルミで形成された配線の接続部2の構成は、実施の形態1における構成と同じである。
【0033】
上記のように、ヒューズを、端部から中央部にかけて少なくとも3つの異なる幅の部分を含むように形成することにより、レーザビームによる溶断の条件出しを1つの幅に対してのみ行わなくてもよくなる。すなわち、少なくとも3つの異なる幅のいずれか1つの幅の部分を溶断できればよいので、溶断の条件出しが非常に容易になる。この結果、ヒューズ溶断による半導体装置の救済率を向上させ、半導体装置の製造歩留りを高めることができる。
【0034】
(実施の形態に対する付言)
1. 上記実施の形態では、ヒューズを銅で形成し、配線の接続部をアルミで形成する場合について説明した。しかし、金属の組み合わせは、これに限定されず、ヒューズを銅で構成し、配線接続部を銀などで形成してもよい。また、最も広くは、あらゆる環境を想定してヒューズを形成する金属の酸化速度が、配線の接続部を形成する金属の酸化速度より大きければ、金属の組み合わせはどのようなものでもよい。
2. 上記実施の形態では、ヒューズの幅が一通りの場合に反射防止層または反射膜を設けた例を示したが、それらに限定されず、異なる幅の部分が2つ以上あるヒューズについて、反射防止層または反射膜が設けられてもよい。
【0035】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されることはない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【0036】
【発明の効果】
本発明の半導体装置により、溶断痕からの酸化が問題とならず、レーザビームで溶断しやすいヒューズを含む半導体装置を得ることができる。さらに、少なくとも3つの異なる幅の部分を含むヒューズを用いる場合には、ヒューズ溶断による半導体装置の救済の条件出しを容易にでき、その救済率を高めることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置のヒューズを説明する平面図である。
【図2】図1のII−II断面図である。
【図3】図1のIII−III断面図である。
【図4】本発明の実施の形態2における半導体装置のヒューズを説明する平面図である。
【図5】図4のV−V線に沿う断面図である。
【図6】反射防止層の平面図である。
【図7】本発明の実施の形態3における半導体装置のヒューズを説明する平面図である。
【図8】図7のVIII−VIII線に沿う断面図である。
【図9】本発明の実施の形態4における半導体装置のヒューズを説明する平面図である。
【符号の説明】
1 ヒューズ、1a,1b,1c 幅が異なるヒューズ部分、2 配線のヒューズ接続部、3 絶縁膜、6 パッシベーション膜、7 反射防止層、7a,7b 反射防止層の金属帯、8 反射膜、8a 反射膜のダミー金属線、8b,8c 反射膜のHDP膜、9 絶縁膜、21 レーザビーム、21a 反射膜で反射されたレーザ光。
【発明の属する技術分野】
本発明は、半導体装置に関し、とくにヒューズが配置された回路を含み、そのヒューズを選択的にレーザ光により溶断することにより回路の構成を変えることができる半導体装置に関する。
【0002】
【従来の技術】
ヒューズは、集積回路などの半導体装置に用いられ、とくにメモリデバイスにおいて、そこに含まれる回路構成を変更するための素子として使用される。この回路の変更にあたっては、上記のヒューズを、たとえばレーザビームによって選択的に溶融し切断することによって行なわれる。
【0003】
半導体装置のなかでも、例えばDRAM(Dynamic Random Access Memory)においては、予備の冗長メモリを備えている。そして、DRAMの検査で作動することが予定されているメモリが不良と判明したとき、予備の冗長メモリのいずれかをその代わりに作動させるために、上記レーザビームによる選択的なヒューズの溶断が行なわれる。
【0004】
上記のレーザビームの照射において、必ずしも意図したように、ヒューズが溶断されず、また半導体装置の他の部分に悪影響を及ぼす場合があり、これらを改善する提案がなされてきた(たとえば特許文献1〜4参照)。これらの提案にしたがって、ヒューズの溶断が行なわれ、半導体装置の救済がなされてきた。
【0005】
【特許文献1】
登録第3264327号特許公報
【0006】
【特許文献2】
特開2001−44281号公報
【0007】
【特許文献3】
特開平10−321726号公報
【0008】
【特許文献4】
登録第3280570号特許公報
【0009】
【発明が解決しようとする課題】
ヒューズを銅で形成した場合、レーザビームが照射される箇所が平坦であるため焦点合わせが容易となり、レーザビームで選択的に1つのヒューズを溶断しやすい利点を有する。しかし、銅は酸化の進行が速いため、レーザビームで溶断した箇所から酸化が大きな速度で進行してゆく。また、銅は低抵抗であることから配線の接続部は銅で形成されているので、一度酸化され酸化がその接続部まで拡大すると、配線抵抗が形成されたり、回路動作や配線の信頼性に悪影響を及ぼす。そこで、溶断痕からの酸化が問題とならず、レーザビームで溶断しやすいヒューズを含む半導体装置の開発が要望されてきた。
【0010】
本発明は、レーザビームによる溶断痕からの酸化が問題とならず、レーザビームで溶断しやすいヒューズを含む半導体装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の半導体装置は、基板上に形成された半導体装置である。この半導体装置は、上記基板上に形成され、所定の回路を構成するように設けられた配線と、配線の中に組み込まれたヒューズとを備えている。そして、ヒューズと、そのヒューズと電気的に接続される配線の接続部とが、異なる金属で形成されている。
【0012】
レーザビームにより溶断される箇所はヒューズであり、その溶断痕からの酸化の進行速度が所定の環境下で大きい金属を用いた場合でも、上記のようにヒューズと接続する配線の接続部に酸化の進行をブロックできる別の金属を配置することができる。その結果、酸化の進行が、配線に至らないようにでき、配線抵抗が形成されることがなく、回路動作や配線の信頼性に悪影響を及ぼすことがない。上記所定の環境下は、通常は半導体装置の製造処理工程における高温加熱環境や半導体装置を製品として使用する環境があるが、どのような環境であってもよい。
【0013】
また、本発明の上記とは別の半導体装置は、基板上に形成された半導体装置である。この半導体装置は、上記基板上に形成され、所定の回路を構成するように設けられた配線と、配線の中に組み込まれたヒューズとを備えている。そして、そのヒューズは、端部から中央部にかけてその幅が段階的に小さくなるように形成されている。
【0014】
この構成により、段階的に小さくなるいずれか1つの幅の部分を溶断できればよいので、溶断の条件出しが非常に容易になる。この結果、ヒューズ溶断による半導体装置の救済率を向上させ、半導体装置の製造歩留りを高めることができる。
【0015】
【発明の実施の形態】
次に図面を用いて本発明の各実施の形態について説明する。
【0016】
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置のヒューズを説明する平面図である。この半導体装置は、図示していない基板に設けられており、基板に形成された複数の半導体素子(図示せず)を含んでいる。基板には、通常、シリコン基板などの半導体基板が用いられるが、基板であれば半導体基板でなくてもよい。また、半導体素子は、基板表層ではなく、基板の上に形成された半導体膜上に形成されてもよい。この複数の半導体素子の中には、予備として配置された冗長半導体素子が含まれる。配線はこれらの半導体素子を含んで、所定の回路(図示せず)を形成している。ヒューズはこの回路の中に組み込まれている。
【0017】
上記の回路内に組み込まれた、並列している複数のヒューズ1は、絶縁膜3に埋め込まれており、銅で形成されている。また、ヒューズ1と接続される配線の接続部2は、アルミで形成されている。図1のII−II断面図である図2に示すように、アルミで形成される配線の接続部2は、ヒューズ1の上方からヒューズ1に接触し、電気的に接続されている。ヒューズ1はSiNなどのパッシベーション膜6によって覆われ、その上にSiO2などの絶縁膜9が配置される。図3は、図1のIII−III線に沿った断面図である。ヒューズ1を形成する銅の表面と、絶縁膜3の表面とが、両方で面一な表面を形成している。図3に示すように、レーザビーム21は、複数のヒューズのうちの1つを選択して、その1つのヒューズを溶断するように照射される。
【0018】
このとき、レーザビームはレンズを含む光学系で絞られ、選択したヒューズ1においてエネルギ密度が高くなるように調整される。このため、ヒューズを形成する銅層の表面と、銅層が埋め込まれている絶縁層3の表面とは面一であることが望ましく、その結果、パッシベーション膜6も平坦な表面となる。レーザビームは、パッシベーション膜6が平坦な場合、選択したヒューズに高エネルギ密度部分を安定して形成し、溶断を確実に行なうことができる。
【0019】
上記のような平坦性を確保するために、銅はダマシン法により絶縁層3に形成され、次いで、CMP(Chemical Mechanical Polishing)法により絶縁膜3と銅層1との面一性が確保される。この結果、この上に堆積されるパッシベーション膜6の平坦性が確保される。
【0020】
上記のヒューズ1を形成する銅層は、上記のように平坦性を確保することを容易にする。しかし、レーザビーム21で選択され、レーザビームが照射され、溶断された溶断痕から酸化が発生し、後処理工程中などに、大きな進行速度で端部に向って進行し、配線にまで進行拡大するおそれがある。しかし、本実施の形態では、図2に示すように、配線のヒューズへの接続部2はアルミで形成されているので、上記のような酸化の進行拡大を阻止することができる。
【0021】
上記のように、本実施の形態ではヒューズを構成する銅層により平坦性を確保した上で、ヒューズと、直接、接触する配線の接続部をアルミにより形成するため、たとえば後工程で高温に加熱される場合や使用中における溶断痕からの酸化の配線への進行を食い止めることができる。この結果、レーザビームによるヒューズの選択的な溶断の信頼性を高め、ヒューズ溶断による半導体装置の救済率を高くすることができる。
【0022】
本実施の形態では、半導体製造工程中または半導体装置使用中において、ヒューズを形成する金属の酸化の進行速度が、配線の接続部を形成する金属の酸化の進行速度よりも大きければ、どのような金属の組み合わせを用いてもよい。
【0023】
(実施の形態2)
図4は、本発明の実施の形態2における半導体装置のヒューズを示す平面図である。本実施の形態では、ヒューズ1の下方、すなわち基板に近い層に反射防止層7を配置したことに特徴がある。銅層で形成されたヒューズ1およびアルミで形成された配線の接続部2の構成は、実施の形態1における構成と同じである。
【0024】
図5は、図4のV−V線に沿う断面図である。また、図6はヒューズの下方に位置する反射防止層の平面図である。この反射防止層は、ヒューズ1が延在する方向に沿って延びる金属帯7bが複数本配置された第1の反射防止層と、それに交差する方向に延びる金属帯7aが複数本配置された第2の反射防止層とで構成される。金属帯7aと、金属帯7bとの位置する層(高さ位置)は、当然、相違し、また互いに交差する角度は直角であることが望ましい。また、並列する金属帯は、その層において占有率が50%以下であることが望ましい。
【0025】
なお、上記の反射防止層について、帯状金属線を並列させた2つの反射防止層を、平面的に見て交差させた反射防止機構を紹介したが、反射防止層はどのような機構でもよく、反射を防止することにより多重反射を防止できればどのような機構でもよい。
【0026】
上記のような並列する金属帯によって形成される反射防止層7は、ヒューズに照射され、そこを通過してきたレーザビーム21を散乱させ、また余分な光を減衰することができる。この結果、ヒューズの下層(図示せず)において多重反射してビッグホールを形成する事態を防止することができる。ここで、ビッグホールとは大きな穴のことであり、選択したヒューズの隣りのヒューズを溶断する場合を含む大きさを有する。
【0027】
本実施の形態のように、ヒューズの下方に反射防止層を配置することにより、ビッグホールの形成を防止し、ヒューズ溶断による半導体装置の救済の信頼性を高めることができる。
【0028】
(実施の形態3)
図7は、本発明の実施の形態3における半導体装置のヒューズを示す平面図であり、図8は、図7のVIII−VIII線に沿う断面図である。本実施の形態においては、ヒューズ1の下方に反射層8を配置したことに特徴がある。銅層で形成されたヒューズ1およびアルミで形成された配線の接続部2の構成は、実施の形態1における構成と同じである。
【0029】
本実施の形態では、反射層8は、平面的に見てヒューズの間に配置されたダミー金属線8aと、そのダミー金属線を覆うように形成されたHDP(High Density Plasma)膜8bとから構成されている。HDP膜8bは、ダミー金属線8aの存在により凹凸が形成され、ヒューズの真下で凹み、その両側において上方に凸状の山頂部8cを形成している。HDP膜は透明樹脂膜であればどのようなものでもよい。
【0030】
このHDP膜は、ヒューズ等を通過してきたレーザ光、主としてヒューズの隙間を透過してきたレーザ光を、山頂部8cの間に位置するヒューズ1に収束するように反射する。このため、ヒューズの層を通過してきたレーザ光は、ヒューズ下方で多重反射をすることがない。したがってビッグホールを形成することなく、選択されたヒューズの下方からそのヒューズに反射光21aとして照射される。このため、選択されたヒューズの溶断をより確実に行なうことができる。
【0031】
上記の実施の形態1〜3では、ヒューズはその幅が一定のヒューズを例示したが、実施の形態1〜3におけるヒューズをその幅の大きさが2種類以上あるヒューズに置き換えてもよい。
【0032】
(実施の形態4)
図9は、本発明の実施の形態4における半導体装置のヒューズを説明する平面図である。本実施の形態では、ヒューズが、端部から中央部にかけてその幅が段階的に小さくなるように形成されている。具体的には、ヒューズが、端部から中央部にかけて少なくとも3つの異なる幅部を含んでいる点に特徴がある。銅層で形成されたヒューズ1は、少なくとも3つの異なる幅の部分1a,1b,1cを有しているが、アルミで形成された配線の接続部2の構成は、実施の形態1における構成と同じである。
【0033】
上記のように、ヒューズを、端部から中央部にかけて少なくとも3つの異なる幅の部分を含むように形成することにより、レーザビームによる溶断の条件出しを1つの幅に対してのみ行わなくてもよくなる。すなわち、少なくとも3つの異なる幅のいずれか1つの幅の部分を溶断できればよいので、溶断の条件出しが非常に容易になる。この結果、ヒューズ溶断による半導体装置の救済率を向上させ、半導体装置の製造歩留りを高めることができる。
【0034】
(実施の形態に対する付言)
1. 上記実施の形態では、ヒューズを銅で形成し、配線の接続部をアルミで形成する場合について説明した。しかし、金属の組み合わせは、これに限定されず、ヒューズを銅で構成し、配線接続部を銀などで形成してもよい。また、最も広くは、あらゆる環境を想定してヒューズを形成する金属の酸化速度が、配線の接続部を形成する金属の酸化速度より大きければ、金属の組み合わせはどのようなものでもよい。
2. 上記実施の形態では、ヒューズの幅が一通りの場合に反射防止層または反射膜を設けた例を示したが、それらに限定されず、異なる幅の部分が2つ以上あるヒューズについて、反射防止層または反射膜が設けられてもよい。
【0035】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されることはない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【0036】
【発明の効果】
本発明の半導体装置により、溶断痕からの酸化が問題とならず、レーザビームで溶断しやすいヒューズを含む半導体装置を得ることができる。さらに、少なくとも3つの異なる幅の部分を含むヒューズを用いる場合には、ヒューズ溶断による半導体装置の救済の条件出しを容易にでき、その救済率を高めることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置のヒューズを説明する平面図である。
【図2】図1のII−II断面図である。
【図3】図1のIII−III断面図である。
【図4】本発明の実施の形態2における半導体装置のヒューズを説明する平面図である。
【図5】図4のV−V線に沿う断面図である。
【図6】反射防止層の平面図である。
【図7】本発明の実施の形態3における半導体装置のヒューズを説明する平面図である。
【図8】図7のVIII−VIII線に沿う断面図である。
【図9】本発明の実施の形態4における半導体装置のヒューズを説明する平面図である。
【符号の説明】
1 ヒューズ、1a,1b,1c 幅が異なるヒューズ部分、2 配線のヒューズ接続部、3 絶縁膜、6 パッシベーション膜、7 反射防止層、7a,7b 反射防止層の金属帯、8 反射膜、8a 反射膜のダミー金属線、8b,8c 反射膜のHDP膜、9 絶縁膜、21 レーザビーム、21a 反射膜で反射されたレーザ光。
Claims (11)
- 基板上に形成された半導体装置であって、
前記基板上に形成され、所定の回路を構成するように設けられた配線と、
前記配線の中に組み込まれたヒューズとを備え、
前記ヒューズと、そのヒューズと電気的に接続される前記配線の接続部とが、
異なる金属で形成されている、半導体装置。 - 前記ヒューズを形成する金属の酸化の進行速度が、前記配線の接続部を形成する金属の酸化の進行速度よりも大きい、請求項1に記載の半導体装置。
- 前記ヒューズが銅系金属により、また前記配線の接続部がアルミ系金属により形成されている、請求項1または2に記載の半導体装置。
- 前記ヒューズが、ダマシン法により形成された銅系金属をCMP(Chemical Mechanical Polishing)処理して平坦化することにより形成されている、請求項1〜3のいずれかに記載の半導体装置。
- 前記配線は多層配線として形成され、前記ヒューズはその多層配線の1つの層と同層に設けられ、前記ヒューズが設けられる層より前記基板に近い位置に、反射防止層が位置する、請求項1〜4のいずれかに記載の半導体装置。
- 前記反射防止層は、前記ヒューズが延びる方向に沿って延在する第1の反射防止層と、その第1の反射防止層が延びる方向と交差する方向に延在する第2の反射防止層とで構成されている、請求項5に記載の半導体装置。
- 前記配線は多層配線として形成され、前記ヒューズはその多層配線の1つの層と同層に設けられ、前記ヒューズが設けられる層より前記基板に近い位置に、反射層が位置する、請求項1〜4のいずれかに記載の半導体装置。
- 前記反射層は、平面的に見て、前記ヒューズの間に位置するダミー金属線と、そのダミー金属線を覆う透明樹脂膜であって、そのダミー金属線の上の部分がそのダミー金属線の間の部分よりも前記ヒューズに向って突き出た凹凸表面を形成している透明樹脂膜とを備える、請求項7に記載の半導体装置。
- 前記ヒューズが、その幅が異なる少なくとも2つの部分から形成されている、請求項1〜8のいずれかに記載の半導体装置。
- 基板上に形成された半導体装置であって、
前記基板上に形成され、所定の回路を構成するように設けられた配線と、
前記配線の中に組み込まれたヒューズとを備え、
前記ヒューズが、端部から中央部にかけてその幅が段階的に小さくなるように形成されている、半導体装置。 - 前記ヒューズは端部から中央部にかけて少なくとも3つの異なる幅の部分を有する、請求項10に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069420A JP2004281612A (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
US10/649,737 US20040178425A1 (en) | 2003-03-14 | 2003-08-28 | Semiconductor device having fuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069420A JP2004281612A (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281612A true JP2004281612A (ja) | 2004-10-07 |
Family
ID=32959386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069420A Withdrawn JP2004281612A (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040178425A1 (ja) |
JP (1) | JP2004281612A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164830A (ja) * | 2011-02-07 | 2012-08-30 | Rohm Co Ltd | 半導体装置 |
JP2016171304A (ja) * | 2015-03-12 | 2016-09-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7759765B2 (en) * | 2006-07-07 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device mounted with fuse memory |
KR101043841B1 (ko) * | 2008-10-14 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 |
US8486743B2 (en) | 2011-03-23 | 2013-07-16 | Micron Technology, Inc. | Methods of forming memory cells |
US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
KR20130049394A (ko) * | 2011-11-04 | 2013-05-14 | 에스케이하이닉스 주식회사 | 퓨즈를 구비한 반도체 장치 |
US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
US8546231B2 (en) | 2011-11-17 | 2013-10-01 | Micron Technology, Inc. | Memory arrays and methods of forming memory cells |
US8765555B2 (en) | 2012-04-30 | 2014-07-01 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
US6175145B1 (en) * | 1997-07-26 | 2001-01-16 | Samsung Electronics Co., Ltd. | Method of making a fuse in a semiconductor device and a semiconductor device having a fuse |
US6111301A (en) * | 1998-04-24 | 2000-08-29 | International Business Machines Corporation | Interconnection with integrated corrosion stop |
FR2778791B1 (fr) * | 1998-05-14 | 2002-10-25 | Sgs Thomson Microelectronics | Fusible de circuit integre a point de claquage localise |
JP3264327B2 (ja) * | 1999-04-27 | 2002-03-11 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
US6667533B2 (en) * | 2002-03-11 | 2003-12-23 | International Business Machines Corporation | Triple damascene fuse |
US6661330B1 (en) * | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
US6753210B2 (en) * | 2002-09-17 | 2004-06-22 | Taiwan Semiconductor Manufacturing Company | Metal fuse for semiconductor devices |
-
2003
- 2003-03-14 JP JP2003069420A patent/JP2004281612A/ja not_active Withdrawn
- 2003-08-28 US US10/649,737 patent/US20040178425A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164830A (ja) * | 2011-02-07 | 2012-08-30 | Rohm Co Ltd | 半導体装置 |
JP2016171304A (ja) * | 2015-03-12 | 2016-09-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040178425A1 (en) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6420216B1 (en) | Fuse processing using dielectric planarization pillars | |
JP2004281612A (ja) | 半導体装置 | |
JP4297677B2 (ja) | 半導体装置の製造方法 | |
JP4861060B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP3968045B2 (ja) | ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造 | |
JP2008171953A (ja) | 半導体装置 | |
JP2005311372A (ja) | 半導体記憶素子のヒューズ領域及びその製造方法 | |
JP2003086687A (ja) | 半導体装置 | |
JP4908055B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP5537137B2 (ja) | 半導体装置および半導体装置の製造方法 | |
EP1032040A2 (en) | Metal wire fuse structure with cavity | |
US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
US7863177B2 (en) | Fuse in a semiconductor device and method for fabricating the same | |
JP2004096064A (ja) | 半導体集積回路 | |
JP2005032916A (ja) | 半導体装置 | |
JP2003318262A (ja) | 半導体装置 | |
JP2007201485A (ja) | 半導体集積回路装置及びその製造方法 | |
JP2007221102A (ja) | 半導体装置 | |
JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
EP4089727A1 (en) | Semiconductor structure and formation method therefor, and fusing method for laser fuse | |
JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
JP2004335735A (ja) | 半導体装置 | |
JPH10294372A (ja) | 半導体集積回路装置 | |
JP2002076121A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |