JP4297677B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4297677B2
JP4297677B2 JP2002314781A JP2002314781A JP4297677B2 JP 4297677 B2 JP4297677 B2 JP 4297677B2 JP 2002314781 A JP2002314781 A JP 2002314781A JP 2002314781 A JP2002314781 A JP 2002314781A JP 4297677 B2 JP4297677 B2 JP 4297677B2
Authority
JP
Japan
Prior art keywords
fuse
semiconductor device
copper
insulating film
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002314781A
Other languages
English (en)
Other versions
JP2004152894A (ja
Inventor
康弘 井戸
和史 河野
猛 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002314781A priority Critical patent/JP4297677B2/ja
Priority to US10/375,125 priority patent/US7115966B2/en
Priority to TW092113055A priority patent/TWI291743B/zh
Priority to KR10-2003-0034363A priority patent/KR100491854B1/ko
Priority to DE10326732A priority patent/DE10326732A1/de
Priority to CNA2008100865947A priority patent/CN101246848A/zh
Priority to CNB031493548A priority patent/CN100388478C/zh
Publication of JP2004152894A publication Critical patent/JP2004152894A/ja
Priority to US11/511,442 priority patent/US20070164394A1/en
Application granted granted Critical
Publication of JP4297677B2 publication Critical patent/JP4297677B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、ヒューズを含む冗長回路を備えた半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
半導体装置の微細化に伴って、異物が半導体装置の歩留まりに大きな影響を与えている。ダイナミック・ランダム・アクセス・メモリ等のメモリセルを備えた半導体メモリデバイスでは、メモリセル内において異物等によって特定のセルが不良となった場合に、そのセルに替えてあらかじめ形成された予備の良品のセルを接続するために冗長回路が用いられる。
【0003】
不良のセルを良品のセルに置き換えるために、冗長回路に設けられた所定のヒューズが切断されることになる。ヒューズとして、一般的に、半導体メモリデバイスの上層部に形成される配線層が適用される。
【0004】
ヒューズの切断には、レーザ光線を用いたレーザトリミング方式が広く採用されている。レーザ光線が特定のヒューズに向けて照射されることで、そのヒューズが切断されることになる。
【0005】
冗長回路におけるヒューズが形成される部分の一つの構造として、ヒューズと半導体基板との間に単に絶縁膜が形成されたもの(第1のケース)がある。これは、ヒューズが切断される際の影響を考慮して、ヒューズの直下の領域やその近傍の領域に配線や半導体素子を配置させないようにしていることによるものである。
【0006】
そして、他の構造として、そのようなヒューズを切断する際の影響が下の層に及ぶの阻止するためにヒューズと半導体基板との間に所定のブロッキング層を介在させたもの(第2のケース)がある。
【0007】
特に第2のケースに該当する半導体装置は、たとえば特開平11−345880号公報、特開2000−114382号公報、特開2000−68377号公報、特開平10−242280号公報、特開平10−294372号公報、特開平2−25055号公報、特開昭63−3432号公報および特開平9−17877号公報等において提案されている。
【0008】
【特許文献1】
特開平11−345880号公報(第6〜第9頁、図1〜図10)
【0009】
【特許文献2】
特開2000−114382号公報(第3〜第9頁、図1〜図11)
【0010】
【特許文献3】
特開2000−68377号公報(第7〜第14頁、図1〜図24)
【0011】
【特許文献4】
特開平10−242280号公報(第2〜第5頁、図1〜図6)
【0012】
【特許文献5】
特開平10−294372号公報(第3〜第4頁、図1〜図8)
【0013】
【特許文献6】
特開平2−25055号公報(第2〜第3頁、図1〜図4)
【0014】
【特許文献7】
特開昭59−84574号公報(第2〜第3頁、図1〜図6)
【0015】
【特許文献8】
特開昭63−3432号公報(第2頁、図1〜図3)
【0016】
【特許文献9】
特開平9−17877号公報(第2〜第4頁、図1〜図9)
【0017】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体装置では以下のような問題点があった。近年、半導体装置としてシステムLSI(Large Scale Integrated circuit)の需要が高まっている。システムLSIでは、ヒューズの下にたとえば6層以上の層が形成されたものがある。
【0018】
このようにヒューズの下により多くの層が形成されることで、ヒューズが配置された位置から半導体基板の表面までの距離はより長くなる。これにより、第1のケースの半導体装置では、ヒューズを切断する際に照射されるレーザ光線のうち、ヒューズの下に位置する層を透過し半導体基板の表面にて反射されて戻ってくるレーザ光線の成分が、ヒューズが形成された位置からより離れた位置にまで広範囲に広がることになる。
【0019】
そのため、反射したレーザ光線がヒューズの近傍に形成された半導体素子や配線に照射されて、半導体素子や配線に悪影響を及ぼすことがあった。
【0020】
また、第2のケースの半導体装置では、ヒューズの直下に形成されたブロッキング層によってレーザ光線が規則的に反射されてしまうことになる。そのため、たとえば複数のヒューズのうち、特に端に位置するヒューズに照射されてブロッキング層にて反射されたレーザ光線が、その端に位置するヒューズの近傍に形成された配線や半導体素子へ影響を及ぼすことがあった。
【0021】
その結果、ヒューズが形成された領域に半導体素子や配線を接近させて配置させることができず、半導体装置の縮小化を妨げる要因の一つとなっていた。
【0022】
本発明は上記問題点を解決するためになされたものであり、その目的は、所定のヒューズを切断する際のレーザ光線がヒューズが形成された領域の近傍へ影響を及ぼすのを抑制して縮小化が図られる半導体装置の製造方法を提供することである。
【0023】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に第1絶縁膜を形成する。第1絶縁膜上に第2絶縁膜を形成する。第2絶縁膜における所定の領域に1つの溝を形成する。溝内を充填するように、第2絶縁膜上に銅膜を形成する。第2絶縁膜の上面上に位置する銅膜の部分を除去し、溝内に位置する銅膜の部分を残す態様で、銅膜に化学的機械研磨処理を施す。溝内に残された銅膜の部分を覆うように、第2絶縁膜上に第3絶縁膜を形成する。第3絶縁上に複数のヒューズを形成する。銅膜に化学的機械研磨処理を施す工程では、複数のヒューズが形成されるヒューズ形成領域と平面的に重なる態様で、銅膜の表面に、下方に向かって凹んだ1つの反射面が形成される。
【0024】
【発明の実施の形態】
実施の形態1
本発明の実施の形態1に係る冗長回路を備えた半導体装置として、レーザ光線の進行を阻止する遮断層としての銅リフレクタ層を備えた半導体装置について説明する。図1〜図3に示すように、半導体基板2上にシリコン酸化膜4を介在させて所定の配線6が形成されている。
【0025】
その配線6を覆うようにシリコン酸化膜4上に、さらにシリコン酸化膜8が形成されている。そのシリコン酸化膜8に溝8aが形成されている。その溝8a内にバリアメタル10を介在させて、遮断層としての銅リフレクタ層12aが形成されている。銅リフレクタ層12aは、ダマシン法によって形成される。
【0026】
また、シリコン酸化膜8上には、ヒューズに接続される配線16が形成されている。配線16として銅配線が適用される場合には、配線16はダマシン法によって形成されることになる。一方、配線として、Al、AlCu、WSi等の配線が適用される場合には、配線16は従来から用いられている方法によって形成されることになる。
【0027】
その銅リフレクタ層12aおよび配線16を覆うようにシリコン酸化膜8上に、さらにシリコン酸化膜14が形成されている。そのシリコン酸化膜14上にヒューズ形成領域15が設けられている。
【0028】
このヒューズ形成領域15には、配線16に接続された複数のヒューズ16aが配設されている。そのヒューズ16aを覆うようにシリコン酸化膜14上に、さらにシリコン酸化膜18が形成されている。
【0029】
上述した半導体装置では、銅リフレクタ層12aには、図4に示すように、レーザ光線を反射させるための下方に向かって窪んだ凹形状の反射面13が形成されている。この凹形状の反射面13は、後述するように、化学的機械研磨法(Chemical mechanical Polishing:以下「CMP」と記す。)によって銅リフレクタ層12aを形成する際のディッシング効果によって得られる。
【0030】
また、銅リフレクタ層12aは、平面的にヒューズ形成領域15のほぼ全領域に重なるように配置されている。なお、平面的に重なるとは、図1に示されるように2次元レイアウトにおいて銅リフレクタ層12aとヒューズ形成領域15とが重なることをいう。
【0031】
次に、上述した半導体装置の製造方法の一例について説明する。図5に示すように、まず、半導体基板2上に、たとえばCVD法(Chemical Vapor Deposition)等によりシリコン酸化膜4が形成される。そのシリコン酸化膜4上に、配線となる所定の導電層(図示せず)が形成される。
【0032】
その導電層に対して所定の写真製版および加工を施すことにより、図6に示すように、配線6が形成される。次に、図7に示すように、その配線6を覆うように、たとえばCVD法等によりシリコン酸化膜8が形成される。そのシリコン酸化膜8上に所定のレジストパターン(図示せず)が形成される。
【0033】
そのレジストパターンをマスクとしてシリコン酸化膜8に異方性エッチングを施すことにより、図8に示すように、溝8aが形成される。このとき、所定の配線を形成するための配線溝(図示せず)も同時に形成される。
【0034】
次に、図9に示すように、その溝8a内および配線溝内を含むシリコン酸化膜8上に所定のバリアメタル10を介在させて銅膜12が形成される。なお、バリアメタル10としては、たとえばタンタル(Ta)およびタンタルナイトライド(TaN)等の積層膜が好ましい。
【0035】
次に、その銅膜12にCMP法による研磨処理を施すことによって、シリコン酸化膜8の上面上に位置する銅膜12およびバリアメタル10が除去される。この研磨処理によって溝8a内および配線溝内に銅膜が残されて、図10に示すように、溝8a内では銅リフレクタ層12aが形成される。配線溝内に配線16が形成される(図3参照)。このような、配線および銅リフレクタ層12aの形成方法はダマシン法と呼ばれる。
【0036】
この研磨処理では、特にディッシング効果を利用して銅リフレクタ層12aが形成される。すなわち、露出したシリコン酸化膜8(上面)と溝8a内に残された銅膜との材質の違いと、溝8aの領域の大きさに起因して、銅膜12の表面では中央部分が周辺部分よりも研磨が進行し、下方に向かって窪んだ凹形状の表面が形成されることになる。
【0037】
図4に示すように、たとえば銅リフレクタ層12aの長手方向の長さLをたとえば約10μmとすると、周辺部と中央部との高低差Hは50nm〜100nm程度になる。なお、銅リフレクタ層12aの短い方の部分(図3参照)では、その高低差は長手方向の高低差Hよりもやや小さくなる。
【0038】
このようにして、銅リフレクタ層12aが形成された後、図11に示すように、銅リフレクタ層12aおよび配線16を覆うように、たとえばCVD法等によりシリコン酸化膜8上にさらにシリコン酸化膜14が形成される。
【0039】
そのシリコン酸化膜14上に、配線16と電気的に接続されヒューズとなる所定の導電層(図示せず)が形成される。この導電層を用いて複数のヒューズ16aが形成されることになる。
【0040】
ヒューズ16aを形成する材料としては、Al、AlCu、W、WSi等に代表されるエッチングによる加工が可能な材料と、Cu等のエッチングによる加工が困難な材料がある。
【0041】
エッチングが可能な材料によってヒューズ16aを形成するには、ヒューズとなる所定の導電層が形成された後、その導電層上に所定のレジストパターン(図示せず)が形成される。そのレジストパターンをマスクとして導電層に異方性エッチングを施すことにより、図12に示すように、複数のヒューズ16aが形成されることになる。
【0042】
一方、エッチングによる加工が困難なCu等によりヒューズ16aを形成するには、銅リフレクタ層12aを形成した場合と同様に、ダマシン法によって複数のヒューズ16aが形成されることになる。
【0043】
複数のヒューズ16aが形成された後、その複数のヒューズ16aを覆うように、たとえばCVD法等によりシリコン酸化膜14上にさらにシリコン酸化膜18が形成される。
【0044】
以上のようにしてヒューズを備えた半導体装置が完成する。そして、この半導体装置の一連の製造工程中には、情報を記憶するためのメモリセル(図示せず)も並行して形成されることになる。形成されたメモリセルのうち、不良と判定されたメモリセルを良品のメモリセルに置き換える際のレーザトリミングにおいて、所定のヒューズが切断されることになる。
【0045】
次に、レーザ光線がヒューズに照射された後の光路として、図2に示すようにヒューズ形成領域に形成された複数のヒューズのうち、右端に位置するヒューズに照射されたレーザ光線の場合について説明する。
【0046】
図13に示すように、その右端に位置するヒューズによって回折されたレーザ光線21a,21b,21cは、銅リフレクタ層12aにそれぞれ入射する。銅リフレクタ層12aに入射したレーザ光線は、表面にて上方に向かって反射されることになる。
【0047】
凹形状の表面にて反射した反射光23a〜23cのそれぞれの水平方向(半導体基板の主表面に平行な方向)の成分は、図14に示される従来の半導体装置における銅リフレクタ層112aの場合のように、フラットな表面にて反射した反射光25a〜25cのそれぞれの水平方向の成分よりも小さくなる。
【0048】
そのため、反射光23a〜23cではヒューズが形成された領域から水平方向に離れた領域へ向かって進行する成分が、反射光25a〜25cの場合よりも少なくなる。なお、図2において左端に位置するヒューズにおいても同様である。
【0049】
これにより、ヒューズが形成された領域に接近させて配線や半導体素子を形成することができて、半導体装置の縮小化を図ることが可能になる。
【0050】
ところで、銅リフレクタ層12aではレーザ光線が反射される一方、吸収される成分が多少ある。そこで、銅リフレクタ層12aにおけるレーザ光線の吸収率について説明する。
【0051】
図15に示すように、ヒューズによって回折されてシリコン酸化膜14を透過したレーザ光線21は、銅リフレクタ層12aに入射する。なお、図15では、所定の波長を有するレーザ光線が入射される様子が概念的に示されている。
【0052】
一般に、金属材料表面に入射したレーザ光線の吸収率は、金属材料の表面上に位置するシリコン酸化膜の膜厚に依存して周期的に変動する。なお、吸収率とは、入射したレーザ光線の強度を100とした場合に、その強度から反射した成分と透過した成分を差し引いた残りの成分(割合)をいう。また、レーザ光線の波長を1.047μmとし、その強度(エネルギ)を0.5μJとした。
【0053】
そのシリコン酸化膜の膜厚と各種金属材料の表面における吸収率の関係を図16に示す。図16では、縦軸が吸収率に対応し、横軸がシリコン酸化膜の膜厚に対応する。金属材料としてアルミニウム(Al)、銅(Cu)、タングステン(W)およびチタン(Ti)が挙げられている。なお、この場合、酸化膜厚はシリコン酸化膜として計算が実行されている。
【0054】
図16に示すように、各金属材料に対応する吸収率はシリコン酸化膜の膜厚に依存して周期的に変動している。挙げられた4つの金属材料のうち、チタンに対応するレーザ光線の吸収率が最も高く、銅に対応するレーザ光線の吸収率が最も低いことがわかる。
【0055】
このことから、ヒューズをなすアルミニウム等の材料と比べて銅リフレクタ層12aにおけるレーザ光線の吸収率がより低く、銅リフレクタ層12aの温度上昇が抑制されることになる。
【0056】
さらに、金属材料へのレーザ光線の照射時間と金属材料の表面の温度上昇との関係を図17に示す。図17では、縦軸が温度に対応し、横軸がレーザ光線の照射時間に対応する。なお、レーザ光線の波長を1.047μmとし、その強度(エネルギ)を0.5μJとした。また、温度上昇を表す関数として、以下の関数を用いた。
【0057】
【数1】
Figure 0004297677
【0058】
ここで、Hは単位面積当たりに供給される電力(W/m2)、Kは熱伝導率(W/m・℃)、κは熱拡散係数(m2/s)、wはビーム径(m)、zは金属表面からの垂直距離である。金属表面ではz=0となる。電力には、図16に示される金属に対するレーザ光線の吸収率のうちの最大値を考慮した。
【0059】
また、ierfc(x)は次の式によって表される関数である。
【0060】
【数2】
Figure 0004297677
【0061】
なお、erfc(x)は補誤差関数である。
図17に示すように、アルミニウムやタングステンの場合では、比較的短時間(〜0.2nsec)のレーザ光線の照射によって、それぞれの表面温度が沸点に達することがわかる。
【0062】
一方、銅の場合では、アルミニウムやタングステンに比べて表面温度が融点に達するまでに充分な時間(10nsec)があり、沸点に達するまでにはさらに充分な時間があることがわかる。
【0063】
以上のことから、本半導体装置では、銅リフレクタ層12aに入射したレーザ光線によって銅リフレクタ層12aが容易に溶け出すこともないことがわかった。
【0064】
次に、銅リフレクタ層12aが形成される領域の大きさについて説明する。図9および図10に示すように、銅リフレクタ層12aは、シリコン酸化膜8に形成された溝8a上にバリアメタル10を介在させて形成されている。
【0065】
これにより、銅リフレクタ層12aの底面と側面とがバリアメタル10によって覆われた状態になる。特に表面に露出したバリアメタル10にレーザ光線が照射されると、バリアメタル10が加熱されて溶融し気化する。
【0066】
バリアメタル10が気化すると、銅リフレクタ層12aそのものにダメージが及ぶことになる。そのため、レーザ光線が露出したバリアメタル10に入射しないように、銅リフレクタ層12aは充分な大きさを有していることが望ましく、図1に示されるように、2次元レイアウトにおいて銅リフレクタ層12aが少なくともヒューズ形成領域15のほぼ全領域に重なるように配置されていることが望ましい。
【0067】
また、このような銅リフレクタ層がヒューズ形成領域15のほぼ全領域に重なる大きさに形成されていることで、バリアメタルと銅リフレクタ層が複数のヒューズのそれぞれの直下に個々に形成された場合と比較すると、表面に露出したバリアメタルに容易に回折したレーザ光線が入射することがなくなる。これにより、銅リフレクタ層そのものにダメージが及ぶことが抑制される。
【0068】
次に、銅リフレクタ層12aの厚さについて説明する。一般に金属表面に入射したレーザ光線は、金属の厚さに依存して金属を透過する。銅リフレクタ層12aの場合における入射したレーザ光線のエネルギーの減衰を銅リフレクタ層12aの表面からの深さの関数として示したグラフを図18に示す。レーザ光線の波長は1.047μmである。
【0069】
銅リフレクタ層12aによって、レーザトリミングの際のレーザ光線から下方に形成された配線や半導体素子を保護するためには、レーザ光線のエネルギの約99%以上を減衰させる必要がある。
【0070】
図18に示されたグラフから、レーザ光線のエネルギの約99%以上を減衰させるためには、銅リフレクタ層12aの膜厚を少なくとも60nm以上に設定すればよいことがわかる。これにより、銅リフレクタ層の直下に位置する領域へ配線や半導体素子を形成することが可能になる。
【0071】
上述した半導体装置では、下方に窪んだ凹形状の反射面を有する銅リフレクタ層12aが形成されていることで、反射光23a〜23cではヒューズが形成された領域から水平方向に離れた領域へ向かって進行する反射光がより少なくなる。また、銅リフレクタ層の直下に位置する領域へレーザ光線が透過することもない。
【0072】
これにより、ヒューズに接近させて配線や半導体素子を形成したり、銅リフレクタ層の直下の領域へ配線や半導体素子を形成することができて、レイアウトの自由が向上するとともに半導体装置の縮小化を図ることが可能になる。
【0073】
実施の形態2
本発明の実施の形態2に係る半導体装置として、レーザ光線の反射を阻止する反射阻止層を備えた半導体装置について説明する。図19に示すように、半導体基板2の表面に反射阻止層3が形成されている。
【0074】
その反射阻止層3を覆うようにシリコン酸化膜20が形成されている。シリコン酸化膜20上に所定のヒューズ22が形成されている。ヒューズ22を覆うようにシリコン酸化膜20上にさらにシリコン酸化膜24が形成されている。
【0075】
反射阻止層3は半導体基板2そのものであってもよいし、半導体基板2の表面上に形成される層であってもよい。
【0076】
レーザ光線が入射する反射阻止層3の上面には、たとえば図20および図21に示すように、凹凸部が一方向に延びるように形成されている。また、反射阻止層3の上面には、図22および図23に示すように、突起部がマトリクス状に形成されていてもよい。
【0077】
次に、そのような反射阻止層の形成方法の一例について説明する。まず、図24に示すように、半導体基板2上に所定のレジストパターン26が形成される。次に、図25に示すように、そのレジストパターン26をマスクとして、露出した半導体基板(シリコン)2に異方性エッチングを施すことにより凹部2aが形成される。その後、図26に示すように、レジストパターン26が除去される。
【0078】
レジストパターン26が除去された後には、図19に示すように、反射阻止層3上にシリコン酸化膜20が形成され、そのシリコン酸化膜20上にヒューズ22を含む所定の配線が形成される。そのヒューズ22を覆うようにシリコン酸化膜24が形成される。以上のようにして半導体装置が完成する。
【0079】
次に、反射阻止層の形成方法の他の例について説明する。まず、図27に示すように、半導体基板2上にシリコン酸化膜28が形成される。そのシリコン酸化膜28上に、たとえばCVD法またはスパッタ法により、アモルファスシリコン層30が形成される。
【0080】
次に、図28に示すように、そのアモルファスシリコン層30上に所定のレジストパターン26が形成される。次に、図29に示すように、そのレジストパターン26をマスクとして、露出したアモルファスシリコン30に異方性エッチングを施すことにより凹部30aが形成される。その後、図30に示すように、レジストパターン26が除去される。
【0081】
レジストパターン26が除去された後には、前述した形成方法と同様にして、シリコン酸化膜およびヒューズを含む所定の配線等が形成されて、半導体装置が完成する。
【0082】
次に、反射阻止層3のより詳細な構造について説明する。突起の形成される周期が入射するレーザ光線の波長よりも短い場合には、入射したレーザ光線による回折光(回折波)が発生しない。そのため、突起が形成された部分は、入射したレーザ光線に対して平均的な屈折率を有する媒質と同質になる。
【0083】
たとえば、図31および図32に示すようにマトリクス状に突起が形成された反射阻止層3において、突起のx方向およびy方向のそれぞれの周期をTx、Ty、突起の高さをH、突起の屈折率をn1、周囲の屈折率をn2とすると、図33に示す反射阻止層3における屈折率n21は、屈折率n2から屈折率n1へ連続的に徐々に変化することになる。
【0084】
一般的にレーザ光線等の光の反射は、屈折率の急激な変化によって生じることになる。図33に示されるように、屈折率が連続的に徐々に変化することによってレーザ光線は上方に向かってほとんど反射されなくなる。
【0085】
反射阻止層3における屈折率の変化が緩やかであるほど、反射阻止層3におけるレーザ光線の反射が効果的に抑えられることになる。そのためには、突起のアスペクト比(H/TxまたはH/Ty)は、2以上であることが望ましい。
【0086】
このような突起が形成されることで、図34に示すように、ヒューズによって回折されて反射阻止層3にまで到達したレーザ光線では、互いに隣接する突起と突起との間で反射が繰り返し行なわれて、その間にレーザ光線は突起部分を透過したり突起部分に吸収されて、最終的に上方に向かって反射することが抑えられることになる。
【0087】
これにより、ヒューズが形成されている領域の周辺に向かってレーザ光線が反射されることが阻止されて、ヒューズが形成された領域に接近させて配線や半導体素子等を配置することができる。
【0088】
なお、反射阻止層として突起がマトリクス状に形成される場合を例に挙げて説明したが、突起が一方向に延びるように形成される反射阻止層においても、マトリクス状に突起が配置される反射阻止層に準じて突起が形成されることで、レーザ光線の反射を抑えることができる。
【0089】
このように、ヒューズによって回折されたレーザ光線が半導体基板2の側に向かって入射してきた場合でも、反射阻止層3が形成されていることによって入射してきたレーザ光線が上方に向かって反射されることが阻止される。
【0090】
これにより、ヒューズが形成された領域の周辺に形成された配線や半導体素子へレーザ光線が照射されることが阻止されて、その配線や半導体素子へレーザ光線の影響が及ぶのが阻止されることになる。
【0091】
特に、システムLSI等の多層配線構造が採用されている半導体装置では、ヒューズが形成されている層から半導体基板の表面までの距離が比較的長い。そのために、レーザ光線が半導体基板の表面付近において反射した場合では、他の半導体装置に比べて、反射したレーザ光線は切断されるヒューズが形成された領域からより遠くの領域にまで達することになる。
【0092】
また、一のヒューズによって回折されて反射したレーザ光線による影響がその一のヒューズに隣合うヒューズに及ぶを阻止するために、隣合うヒューズの間隔L(図19参照)も広げる必要がある。
【0093】
そのような多層配線構造を有する半導体装置に対して、上述した反射阻止層が形成されていることで、ヒューズによって回折されて到達したレーザ光線の反射が阻止されて、配線や半導体素子をヒューズが形成された領域に接近させて配置することができる。また、隣合うヒューズの間隔Lも狭めることができる。
【0094】
次に、反射阻止層の変形例について説明する。前述した半導体装置では、反射阻止層として凹部を積極的に形成することで結果的に突起が形成される場合を例に挙げて説明した。
【0095】
ここでは、積極的に突部を形成する場合を例に挙げて説明する。たとえば、図35および図36に示すように、反射阻止層の表面には突部が積極的に形成されている。この突部は半導体基板2の表面に直接形成されていてもよいし、半導体基板2の表面上に形成された所定の層に形成されていてもよい。
【0096】
次に、その形成方法の一例について説明する。まず、図37に示すように、半導体基板2上にシリコン酸化膜28が形成される。そのシリコン酸化膜28上に、たとえばCVD法またはスパッタ法により、アモルファスシリコン層30が形成される。
【0097】
次に、図38に示すように、ジシラン(Si26)ガスを用いてアモルファスシリコン30の表面にシリコンの核32aが形成される。シリコンの核32aが形成された半導体基板に熱処理を施すことによりシリコンの核が成長して、図39に示すように、アモルファスシリコン層30の表面に突部32が形成されて、表面が粗面化される。
【0098】
このようにしてアモルファスシリコンの表面が粗面化された反射阻止層においても、前述した半導体装置の場合と同様に、レーザトリミングの際に照射されて反射阻止層に到達したレーザ光線が、反射阻止層によって上方に向かって反射することが阻止される。
【0099】
これにより、配線や半導体素子をヒューズが形成された領域に接近させて配置することができ、半導体装置の縮小化あるいは高集積化を図ることができる。
【0100】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0101】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、銅膜に化学的機械研磨処理を施す工程では、複数のヒューズが形成されるヒューズ形成領域と平面的に重なる態様で、銅膜の表面に、下方に向かって凹んだ1つの反射面が形成される。これにより、反射面にて反射された反射光において、ヒューズ形成領域から水平方向に離れた領域へ向かって進行する反射光が低減される。また、複数のヒューズが形成されるヒューズ形成領域と平面的に重なる態様で反射面が形成されることで、銅膜の直下に位置する領域へレーザ光線が透過することもない。これにより、ヒューズ形成領域に接近させて配線や半導体素子を形成したり、銅膜の直下の領域へ配線や半導体素子を形成することができて、半導体装置の縮小化を図ることが可能になる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る半導体装置の一平面図である。
【図2】 同実施の形態において、図1に示す断面線II−IIにおける断面図である。
【図3】 同実施の形態において、図1に示す断面線III−IIIにおける断面図である。
【図4】 同実施の形態において、銅リフレクタ層の構造を示す断面図である。
【図5】 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図6】 同実施の形態において、図5に示す工程の後に行なわれる工程を示す断面図である。
【図7】 同実施の形態において、図6に示す工程の後に行なわれる工程を示す断面図である。
【図8】 同実施の形態において、図7に示す工程の後に行なわれる工程を示す断面図である。
【図9】 同実施の形態において、図8に示す工程の後に行なわれる工程を示す断面図である。
【図10】 同実施の形態において、図9に示す工程の後に行なわれる工程を示す断面図である。
【図11】 同実施の形態において、図10に示す工程の後に行なわれる工程を示す断面図である。
【図12】 同実施の形態において、図11に示す工程の後に行なわれる工程を示す断面図である。
【図13】 同実施の形態において、銅リフレクタ層におけるレーザ光線の反射の様子を示す部分拡大断面図である。
【図14】 同実施の形態において、比較のための銅リフレクタ層におけるレーザ光線の反射の様子を示す部分拡大断面図である。
【図15】 同実施の形態において、銅リフレクタ層の効果を説明するための部分拡大断面図である。
【図16】 同実施の形態において、銅リフレクタ層の効果を説明するためのシリコン酸化膜厚と各種金属表面における光吸収率との関係を示す図である。
【図17】 同実施の形態において、銅リフレクタ層の効果を説明するためのレーザ光線の照射時間と各種金属表面における温度との関係を示す図である。
【図18】 同実施の形態において、銅リフレクタ層の効果を説明するための銅リフレクタ層の膜厚とレーザ光線の減衰率との関係を示す図である。
【図19】 本発明の実施の形態2に係る半導体装置の一断面図である。
【図20】 同実施の形態において、反射阻止層の構造の一例を示す平面図である。
【図21】 同実施の形態において、図20に示す断面線XXI−XXIにおける断面図である。
【図22】 同実施の形態において、反射阻止層の構造の他の例を示す平面図である。
【図23】 同実施の形態において、図22に示す断面線XXIII−XXIIIにおける断面図である。
【図24】 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図25】 同実施の形態において、図23に示す工程の後に行なわれる工程を示す断面図である。
【図26】 同実施の形態において、図24に示す工程の後に行なわれる工程を示す断面図である。
【図27】 同実施の形態において、半導体装置の他の製造方法の一工程を示す断面図である。
【図28】 同実施の形態において、図26に示す工程の後に行なわれる工程を示す断面図である。
【図29】 同実施の形態において、図27に示す工程の後に行なわれる工程を示す断面図である。
【図30】 同実施の形態において、図28に示す工程の後に行なわれる工程を示す断面図である。
【図31】 同実施の形態において、反射阻止層の効果を説明するための部分拡大断面図である。
【図32】 同実施の形態において、反射阻止層の効果を説明するための上面図である。
【図33】 同実施の形態において、反射阻止層の効果を説明するための屈折率の変化を示す図である。
【図34】 同実施の形態において、反射阻止層に入射したレーザ光線の光路の一例を示す図である。
【図35】 同実施の形態において、反射阻止層の構造の変形例を示す平面図である。
【図36】 同実施の形態において、図35に示す断面線XXXVI−XXXVIにおける断面図である。
【図37】 同実施の形態において、変形例に係る半導体装置の製造方法の一工程を示す断面図である。
【図38】 同実施の形態において、図37に示す工程の後に行なわれる工程を示す断面図である。
【図39】 同実施の形態において、図38に示す工程の後に行なわれる工程を示す断面図である。
【符号の説明】
2 半導体基板、2a 凹部、3 反射阻止層、4,8,14,18,20,24,28 シリコン酸化膜、6,16 配線、8a 溝部、10 バリアメタル、12 銅膜、12a 銅リフレクタ層、13 反射面、15 ヒューズ形成領域、16a,22 ヒューズ、26 レジストパターン、30 アモルファスシリコン膜、30a 凹部、32a シリコンの核、32 突部。

Claims (5)

  1. 半導体基板の主表面上に第1絶縁膜を形成する工程と、
    前記第1絶縁膜上に第2絶縁膜を形成する工程と、
    前記第2絶縁膜における所定の領域に1つの溝を形成する工程と、
    前記溝内を充填するように、前記第2絶縁膜上に銅膜を形成する工程と、
    前記第2絶縁膜の上面上に位置する前記銅膜の部分を除去し、前記溝内に位置する前記銅膜の部分を残す態様で、前記銅膜に化学的機械研磨処理を施す研磨工程と、
    前記溝内に残された前記銅膜の部分を覆うように、前記第2絶縁膜上に第3絶縁膜を形成する工程と、
    前記第3絶縁上に複数のヒューズを形成する工程と
    を備え、
    前記研磨工程では、前記複数のヒューズが形成されるヒューズ形成領域と平面的に重なる態様で、前記銅膜の表面に、下方に向かって凹んだ1つの反射面が形成される、半導体装置の製造方法
  2. 前記研磨工程では、前記所定の領域の周囲から中央に向かって徐々に凹む態様で、前記銅膜の表面に1つの前記反射面が形成される、請求項1記載の半導体装置の製造方法
  3. 前記反射面は平面的に矩形であり、長手方向の長さをL、前記所定の領域の周囲と前記中央との高低差をHとすると、
    1/200≦(H/L)≦1/100
    である、請求項1または2に記載の半導体装置の製造方法
  4. 前記溝を形成する工程と前記銅膜を形成する工程との間に、前記溝内にバリアメタルを形成する工程を備えた、請求項1〜3のいずれかに記載の半導体装置の製造方法
  5. 前記バリアメタルは、タンタル(Ta)とタンタルナイトライド(TaN)との積層膜であり、
    前記第1絶縁膜、前記第2絶縁膜および前記第3絶縁膜は、化学気相成長法によって形成される、請求項4記載の半導体装置の製造方法
JP2002314781A 2002-10-29 2002-10-29 半導体装置の製造方法 Expired - Lifetime JP4297677B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002314781A JP4297677B2 (ja) 2002-10-29 2002-10-29 半導体装置の製造方法
US10/375,125 US7115966B2 (en) 2002-10-29 2003-02-28 Semiconductor device
TW092113055A TWI291743B (en) 2002-10-29 2003-05-14 Semiconductor device
KR10-2003-0034363A KR100491854B1 (ko) 2002-10-29 2003-05-29 반도체장치
DE10326732A DE10326732A1 (de) 2002-10-29 2003-06-13 Halbleitervorrichtung
CNA2008100865947A CN101246848A (zh) 2002-10-29 2003-06-16 半导体装置
CNB031493548A CN100388478C (zh) 2002-10-29 2003-06-16 半导体装置
US11/511,442 US20070164394A1 (en) 2002-10-29 2006-08-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002314781A JP4297677B2 (ja) 2002-10-29 2002-10-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004152894A JP2004152894A (ja) 2004-05-27
JP4297677B2 true JP4297677B2 (ja) 2009-07-15

Family

ID=32105383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002314781A Expired - Lifetime JP4297677B2 (ja) 2002-10-29 2002-10-29 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7115966B2 (ja)
JP (1) JP4297677B2 (ja)
KR (1) KR100491854B1 (ja)
CN (2) CN101246848A (ja)
DE (1) DE10326732A1 (ja)
TW (1) TWI291743B (ja)

Families Citing this family (217)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032916A (ja) * 2003-07-10 2005-02-03 Renesas Technology Corp 半導体装置
JP4587761B2 (ja) * 2004-09-30 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN100390952C (zh) * 2005-05-27 2008-05-28 联华电子股份有限公司 切断熔丝结构的方法
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US8546818B2 (en) * 2007-06-12 2013-10-01 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current-guiding structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
WO2011023922A1 (en) * 2009-08-28 2011-03-03 X-Fab Semiconductor Foundries Ag Improved pn junctions and methods
GB0915501D0 (en) * 2009-09-04 2009-10-07 Univ Warwick Organic photosensitive optoelectronic devices
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
KR101177483B1 (ko) * 2009-12-29 2012-08-27 에스케이하이닉스 주식회사 반도체 소자의 퓨즈 및 그 형성 방법
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
CN104851872B (zh) * 2014-02-17 2018-02-13 北大方正集团有限公司 一种集成电路结构及其制作方法
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
JP6690270B2 (ja) * 2015-10-15 2020-04-28 株式会社ジェイテクト 金属部材の加熱方法、加熱した金属部材の接合方法、及び金属部材の加熱装置
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
WO2019049268A1 (ja) * 2017-09-07 2019-03-14 三菱電機株式会社 半導体光デバイス
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984574A (ja) 1982-11-08 1984-05-16 Matsushita Electronics Corp 半導体装置
JPS62500955A (ja) 1984-10-29 1987-04-16 コモンウエルス サイエンテイフイツク アンド インダストリアル リサ−チ オ−ガニゼ−シヨン 熱気体中の酸素分圧の測定のための検知器および方法
JPS633432A (ja) 1986-06-24 1988-01-08 Nec Corp 半導体装置
JPH0225055A (ja) 1988-07-13 1990-01-26 Hitachi Ltd 半導体記憶装置
US5235205A (en) * 1991-04-23 1993-08-10 Harris Corporation Laser trimmed integrated circuit
WO1993005514A1 (en) * 1991-09-04 1993-03-18 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
US5619460A (en) 1995-06-07 1997-04-08 International Business Machines Corporation Method of testing a random access memory
US6518494B1 (en) * 1995-08-22 2003-02-11 Matsushita Electric Industrial Co., Ltd. Silicon structure, method for producing the same, and solar battery using the silicon structure
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
EP0860878A2 (en) 1997-02-20 1998-08-26 Texas Instruments Incorporated An integrated circuit with programmable elements
US5986319A (en) * 1997-03-19 1999-11-16 Clear Logic, Inc. Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit
JPH10294372A (ja) 1997-04-22 1998-11-04 Hitachi Ltd 半導体集積回路装置
CN1214549A (zh) 1997-09-12 1999-04-21 西门子公司 改进的激光熔丝连接及其制造方法
JP3081994B2 (ja) * 1997-10-22 2000-08-28 セイコーインスツルメンツ株式会社 半導体装置
JPH11345880A (ja) 1998-06-01 1999-12-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2000031942A (ja) * 1998-07-14 2000-01-28 Mitsubishi Electric Corp 音響再生装置及び音響再生方法
JP3630999B2 (ja) * 1998-08-19 2005-03-23 富士通株式会社 半導体装置及びその製造方法
US6160302A (en) * 1998-08-31 2000-12-12 International Business Machines Corporation Laser fusible link
JP3466929B2 (ja) 1998-10-05 2003-11-17 株式会社東芝 半導体装置
JP2000208635A (ja) 1999-01-19 2000-07-28 Mitsubishi Electric Corp 半導体装置
US6180503B1 (en) * 1999-07-29 2001-01-30 Vanguard International Semiconductor Corporation Passivation layer etching process for memory arrays with fusible links
US6265257B1 (en) * 1999-10-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence
KR100332456B1 (ko) * 1999-10-20 2002-04-13 윤종용 퓨즈를 갖는 반도체 소자 및 그 제조방법
US6124194A (en) * 1999-11-15 2000-09-26 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of anti-fuse integrated with dual damascene process
US6440833B1 (en) * 2000-07-19 2002-08-27 Taiwan Semiconductor Manufacturing Company Method of protecting a copper pad structure during a fuse opening procedure
JP2003060036A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
US6737345B1 (en) * 2002-09-10 2004-05-18 Taiwan Semiconductor Manufacturing Company Scheme to define laser fuse in dual damascene CU process

Also Published As

Publication number Publication date
US20070164394A1 (en) 2007-07-19
CN1494144A (zh) 2004-05-05
CN101246848A (zh) 2008-08-20
US20040080022A1 (en) 2004-04-29
JP2004152894A (ja) 2004-05-27
KR100491854B1 (ko) 2005-05-27
KR20040040320A (ko) 2004-05-12
CN100388478C (zh) 2008-05-14
TW200406878A (en) 2004-05-01
DE10326732A1 (de) 2004-05-27
TWI291743B (en) 2007-12-21
US7115966B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
JP4297677B2 (ja) 半導体装置の製造方法
EP1266405B1 (en) Planarised semiconductor structure including a conductive fuse and process for fabrication thereof
TW522538B (en) Semiconductor device and method of manufacturing the semiconductor device
US7973341B2 (en) Fuse of semiconductor device
JP2005209903A (ja) 半導体装置及びその製造方法
US7449764B2 (en) Semiconductor device and method of manufacturing the same
JP2004281612A (ja) 半導体装置
US6822310B2 (en) Semiconductor integrated circuit
JP4083441B2 (ja) ヒューズを備えた半導体装置及びヒューズ切断方法
US5110759A (en) Conductive plug forming method using laser planarization
JP4225708B2 (ja) 半導体装置
US7829392B2 (en) Method for manufacturing fuse box having vertically formed protective film
US6323067B1 (en) Light absorption layer for laser blown fuses
JP4970518B2 (ja) 半導体装置の製造方法
JPH11340434A (ja) 半導体装置及びその製造方法
JP4921949B2 (ja) 半導体装置
JP2005032916A (ja) 半導体装置
JP2008117834A (ja) ヒューズの切断方法、そのヒューズを備える半導体デバイスおよびその製造方法
KR940000919B1 (ko) 반도체 장치의 보호막 제조방법
JPH1041392A (ja) 半導体装置
KR20120059797A (ko) 반도체 소자 및 그 제조방법
KR20010065341A (ko) 반도체 소자의 퓨즈제조방법
KR20070070455A (ko) 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법
JP2000058654A (ja) 半導体装置およびその製造方法
JP2005019621A (ja) 半導体装置及びそのアライメント方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4297677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term