JP4297677B2

JP4297677B2 - 半導体装置の製造方法

Info

Publication number: JP4297677B2
Application number: JP2002314781A
Authority: JP
Inventors: 康弘井戸; 和史河野; 猛岩本
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-10-29
Filing date: 2002-10-29
Publication date: 2009-07-15
Anticipated expiration: 2022-10-29
Also published as: US20070164394A1; CN1494144A; CN101246848A; US20040080022A1; JP2004152894A; KR100491854B1; KR20040040320A; CN100388478C; TW200406878A; DE10326732A1; TWI291743B; US7115966B2

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、ヒューズを含む冗長回路を備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化に伴って、異物が半導体装置の歩留まりに大きな影響を与えている。ダイナミック・ランダム・アクセス・メモリ等のメモリセルを備えた半導体メモリデバイスでは、メモリセル内において異物等によって特定のセルが不良となった場合に、そのセルに替えてあらかじめ形成された予備の良品のセルを接続するために冗長回路が用いられる。
【０００３】
不良のセルを良品のセルに置き換えるために、冗長回路に設けられた所定のヒューズが切断されることになる。ヒューズとして、一般的に、半導体メモリデバイスの上層部に形成される配線層が適用される。
【０００４】
ヒューズの切断には、レーザ光線を用いたレーザトリミング方式が広く採用されている。レーザ光線が特定のヒューズに向けて照射されることで、そのヒューズが切断されることになる。
【０００５】
冗長回路におけるヒューズが形成される部分の一つの構造として、ヒューズと半導体基板との間に単に絶縁膜が形成されたもの（第１のケース）がある。これは、ヒューズが切断される際の影響を考慮して、ヒューズの直下の領域やその近傍の領域に配線や半導体素子を配置させないようにしていることによるものである。
【０００６】
そして、他の構造として、そのようなヒューズを切断する際の影響が下の層に及ぶの阻止するためにヒューズと半導体基板との間に所定のブロッキング層を介在させたもの（第２のケース）がある。
【０００７】
特に第２のケースに該当する半導体装置は、たとえば特開平１１−３４５８８０号公報、特開２０００−１１４３８２号公報、特開２０００−６８３７７号公報、特開平１０−２４２２８０号公報、特開平１０−２９４３７２号公報、特開平２−２５０５５号公報、特開昭６３−３４３２号公報および特開平９−１７８７７号公報等において提案されている。
【０００８】
【特許文献１】
特開平１１−３４５８８０号公報（第６〜第９頁、図１〜図１０）
【０００９】
【特許文献２】
特開２０００−１１４３８２号公報（第３〜第９頁、図１〜図１１）
【００１０】
【特許文献３】
特開２０００−６８３７７号公報（第７〜第１４頁、図１〜図２４）
【００１１】
【特許文献４】
特開平１０−２４２２８０号公報（第２〜第５頁、図１〜図６）
【００１２】
【特許文献５】
特開平１０−２９４３７２号公報（第３〜第４頁、図１〜図８）
【００１３】
【特許文献６】
特開平２−２５０５５号公報（第２〜第３頁、図１〜図４）
【００１４】
【特許文献７】
特開昭５９−８４５７４号公報（第２〜第３頁、図１〜図６）
【００１５】
【特許文献８】
特開昭６３−３４３２号公報（第２頁、図１〜図３）
【００１６】
【特許文献９】
特開平９−１７８７７号公報（第２〜第４頁、図１〜図９）
【００１７】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体装置では以下のような問題点があった。近年、半導体装置としてシステムＬＳＩ（Large Scale Integrated circuit）の需要が高まっている。システムＬＳＩでは、ヒューズの下にたとえば６層以上の層が形成されたものがある。
【００１８】
このようにヒューズの下により多くの層が形成されることで、ヒューズが配置された位置から半導体基板の表面までの距離はより長くなる。これにより、第１のケースの半導体装置では、ヒューズを切断する際に照射されるレーザ光線のうち、ヒューズの下に位置する層を透過し半導体基板の表面にて反射されて戻ってくるレーザ光線の成分が、ヒューズが形成された位置からより離れた位置にまで広範囲に広がることになる。
【００１９】
そのため、反射したレーザ光線がヒューズの近傍に形成された半導体素子や配線に照射されて、半導体素子や配線に悪影響を及ぼすことがあった。
【００２０】
また、第２のケースの半導体装置では、ヒューズの直下に形成されたブロッキング層によってレーザ光線が規則的に反射されてしまうことになる。そのため、たとえば複数のヒューズのうち、特に端に位置するヒューズに照射されてブロッキング層にて反射されたレーザ光線が、その端に位置するヒューズの近傍に形成された配線や半導体素子へ影響を及ぼすことがあった。
【００２１】
その結果、ヒューズが形成された領域に半導体素子や配線を接近させて配置させることができず、半導体装置の縮小化を妨げる要因の一つとなっていた。
【００２２】
本発明は上記問題点を解決するためになされたものであり、その目的は、所定のヒューズを切断する際のレーザ光線がヒューズが形成された領域の近傍へ影響を及ぼすのを抑制して縮小化が図られる半導体装置の製造方法を提供することである。
【００２３】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に第１絶縁膜を形成する。第１絶縁膜上に第２絶縁膜を形成する。第２絶縁膜における所定の領域に１つの溝を形成する。溝内を充填するように、第２絶縁膜上に銅膜を形成する。第２絶縁膜の上面上に位置する銅膜の部分を除去し、溝内に位置する銅膜の部分を残す態様で、銅膜に化学的機械研磨処理を施す。溝内に残された銅膜の部分を覆うように、第２絶縁膜上に第３絶縁膜を形成する。第３絶縁上に複数のヒューズを形成する。銅膜に化学的機械研磨処理を施す工程では、複数のヒューズが形成されるヒューズ形成領域と平面的に重なる態様で、銅膜の表面に、下方に向かって凹んだ１つの反射面が形成される。
【００２４】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る冗長回路を備えた半導体装置として、レーザ光線の進行を阻止する遮断層としての銅リフレクタ層を備えた半導体装置について説明する。図１〜図３に示すように、半導体基板２上にシリコン酸化膜４を介在させて所定の配線６が形成されている。
【００２５】
その配線６を覆うようにシリコン酸化膜４上に、さらにシリコン酸化膜８が形成されている。そのシリコン酸化膜８に溝８ａが形成されている。その溝８ａ内にバリアメタル１０を介在させて、遮断層としての銅リフレクタ層１２ａが形成されている。銅リフレクタ層１２ａは、ダマシン法によって形成される。
【００２６】
また、シリコン酸化膜８上には、ヒューズに接続される配線１６が形成されている。配線１６として銅配線が適用される場合には、配線１６はダマシン法によって形成されることになる。一方、配線として、Ａｌ、ＡｌＣｕ、ＷＳｉ等の配線が適用される場合には、配線１６は従来から用いられている方法によって形成されることになる。
【００２７】
その銅リフレクタ層１２ａおよび配線１６を覆うようにシリコン酸化膜８上に、さらにシリコン酸化膜１４が形成されている。そのシリコン酸化膜１４上にヒューズ形成領域１５が設けられている。
【００２８】
このヒューズ形成領域１５には、配線１６に接続された複数のヒューズ１６ａが配設されている。そのヒューズ１６ａを覆うようにシリコン酸化膜１４上に、さらにシリコン酸化膜１８が形成されている。
【００２９】
上述した半導体装置では、銅リフレクタ層１２ａには、図４に示すように、レーザ光線を反射させるための下方に向かって窪んだ凹形状の反射面１３が形成されている。この凹形状の反射面１３は、後述するように、化学的機械研磨法（Chemical mechanical Polishing：以下「ＣＭＰ」と記す。）によって銅リフレクタ層１２ａを形成する際のディッシング効果によって得られる。
【００３０】
また、銅リフレクタ層１２ａは、平面的にヒューズ形成領域１５のほぼ全領域に重なるように配置されている。なお、平面的に重なるとは、図１に示されるように２次元レイアウトにおいて銅リフレクタ層１２ａとヒューズ形成領域１５とが重なることをいう。
【００３１】
次に、上述した半導体装置の製造方法の一例について説明する。図５に示すように、まず、半導体基板２上に、たとえばＣＶＤ法（Chemical Vapor Deposition）等によりシリコン酸化膜４が形成される。そのシリコン酸化膜４上に、配線となる所定の導電層（図示せず）が形成される。
【００３２】
その導電層に対して所定の写真製版および加工を施すことにより、図６に示すように、配線６が形成される。次に、図７に示すように、その配線６を覆うように、たとえばＣＶＤ法等によりシリコン酸化膜８が形成される。そのシリコン酸化膜８上に所定のレジストパターン（図示せず）が形成される。
【００３３】
そのレジストパターンをマスクとしてシリコン酸化膜８に異方性エッチングを施すことにより、図８に示すように、溝８ａが形成される。このとき、所定の配線を形成するための配線溝（図示せず）も同時に形成される。
【００３４】
次に、図９に示すように、その溝８ａ内および配線溝内を含むシリコン酸化膜８上に所定のバリアメタル１０を介在させて銅膜１２が形成される。なお、バリアメタル１０としては、たとえばタンタル（Ｔａ）およびタンタルナイトライド（ＴａＮ）等の積層膜が好ましい。
【００３５】
次に、その銅膜１２にＣＭＰ法による研磨処理を施すことによって、シリコン酸化膜８の上面上に位置する銅膜１２およびバリアメタル１０が除去される。この研磨処理によって溝８ａ内および配線溝内に銅膜が残されて、図１０に示すように、溝８ａ内では銅リフレクタ層１２ａが形成される。配線溝内に配線１６が形成される（図３参照）。このような、配線および銅リフレクタ層１２ａの形成方法はダマシン法と呼ばれる。
【００３６】
この研磨処理では、特にディッシング効果を利用して銅リフレクタ層１２ａが形成される。すなわち、露出したシリコン酸化膜８（上面）と溝８ａ内に残された銅膜との材質の違いと、溝８ａの領域の大きさに起因して、銅膜１２の表面では中央部分が周辺部分よりも研磨が進行し、下方に向かって窪んだ凹形状の表面が形成されることになる。
【００３７】
図４に示すように、たとえば銅リフレクタ層１２ａの長手方向の長さＬをたとえば約１０μｍとすると、周辺部と中央部との高低差Ｈは５０ｎｍ〜１００ｎｍ程度になる。なお、銅リフレクタ層１２ａの短い方の部分（図３参照）では、その高低差は長手方向の高低差Ｈよりもやや小さくなる。
【００３８】
このようにして、銅リフレクタ層１２ａが形成された後、図１１に示すように、銅リフレクタ層１２ａおよび配線１６を覆うように、たとえばＣＶＤ法等によりシリコン酸化膜８上にさらにシリコン酸化膜１４が形成される。
【００３９】
そのシリコン酸化膜１４上に、配線１６と電気的に接続されヒューズとなる所定の導電層（図示せず）が形成される。この導電層を用いて複数のヒューズ１６ａが形成されることになる。
【００４０】
ヒューズ１６ａを形成する材料としては、Ａｌ、ＡｌＣｕ、Ｗ、ＷＳｉ等に代表されるエッチングによる加工が可能な材料と、Ｃｕ等のエッチングによる加工が困難な材料がある。
【００４１】
エッチングが可能な材料によってヒューズ１６ａを形成するには、ヒューズとなる所定の導電層が形成された後、その導電層上に所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして導電層に異方性エッチングを施すことにより、図１２に示すように、複数のヒューズ１６ａが形成されることになる。
【００４２】
一方、エッチングによる加工が困難なＣｕ等によりヒューズ１６ａを形成するには、銅リフレクタ層１２ａを形成した場合と同様に、ダマシン法によって複数のヒューズ１６ａが形成されることになる。
【００４３】
複数のヒューズ１６ａが形成された後、その複数のヒューズ１６ａを覆うように、たとえばＣＶＤ法等によりシリコン酸化膜１４上にさらにシリコン酸化膜１８が形成される。
【００４４】
以上のようにしてヒューズを備えた半導体装置が完成する。そして、この半導体装置の一連の製造工程中には、情報を記憶するためのメモリセル（図示せず）も並行して形成されることになる。形成されたメモリセルのうち、不良と判定されたメモリセルを良品のメモリセルに置き換える際のレーザトリミングにおいて、所定のヒューズが切断されることになる。
【００４５】
次に、レーザ光線がヒューズに照射された後の光路として、図２に示すようにヒューズ形成領域に形成された複数のヒューズのうち、右端に位置するヒューズに照射されたレーザ光線の場合について説明する。
【００４６】
図１３に示すように、その右端に位置するヒューズによって回折されたレーザ光線２１ａ，２１ｂ，２１ｃは、銅リフレクタ層１２ａにそれぞれ入射する。銅リフレクタ層１２ａに入射したレーザ光線は、表面にて上方に向かって反射されることになる。
【００４７】
凹形状の表面にて反射した反射光２３ａ〜２３ｃのそれぞれの水平方向（半導体基板の主表面に平行な方向）の成分は、図１４に示される従来の半導体装置における銅リフレクタ層１１２ａの場合のように、フラットな表面にて反射した反射光２５ａ〜２５ｃのそれぞれの水平方向の成分よりも小さくなる。
【００４８】
そのため、反射光２３ａ〜２３ｃではヒューズが形成された領域から水平方向に離れた領域へ向かって進行する成分が、反射光２５ａ〜２５ｃの場合よりも少なくなる。なお、図２において左端に位置するヒューズにおいても同様である。
【００４９】
これにより、ヒューズが形成された領域に接近させて配線や半導体素子を形成することができて、半導体装置の縮小化を図ることが可能になる。
【００５０】
ところで、銅リフレクタ層１２ａではレーザ光線が反射される一方、吸収される成分が多少ある。そこで、銅リフレクタ層１２ａにおけるレーザ光線の吸収率について説明する。
【００５１】
図１５に示すように、ヒューズによって回折されてシリコン酸化膜１４を透過したレーザ光線２１は、銅リフレクタ層１２ａに入射する。なお、図１５では、所定の波長を有するレーザ光線が入射される様子が概念的に示されている。
【００５２】
一般に、金属材料表面に入射したレーザ光線の吸収率は、金属材料の表面上に位置するシリコン酸化膜の膜厚に依存して周期的に変動する。なお、吸収率とは、入射したレーザ光線の強度を１００とした場合に、その強度から反射した成分と透過した成分を差し引いた残りの成分（割合）をいう。また、レーザ光線の波長を１．０４７μｍとし、その強度（エネルギ）を０．５μＪとした。
【００５３】
そのシリコン酸化膜の膜厚と各種金属材料の表面における吸収率の関係を図１６に示す。図１６では、縦軸が吸収率に対応し、横軸がシリコン酸化膜の膜厚に対応する。金属材料としてアルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）およびチタン（Ｔｉ）が挙げられている。なお、この場合、酸化膜厚はシリコン酸化膜として計算が実行されている。
【００５４】
図１６に示すように、各金属材料に対応する吸収率はシリコン酸化膜の膜厚に依存して周期的に変動している。挙げられた４つの金属材料のうち、チタンに対応するレーザ光線の吸収率が最も高く、銅に対応するレーザ光線の吸収率が最も低いことがわかる。
【００５５】
このことから、ヒューズをなすアルミニウム等の材料と比べて銅リフレクタ層１２ａにおけるレーザ光線の吸収率がより低く、銅リフレクタ層１２ａの温度上昇が抑制されることになる。
【００５６】
さらに、金属材料へのレーザ光線の照射時間と金属材料の表面の温度上昇との関係を図１７に示す。図１７では、縦軸が温度に対応し、横軸がレーザ光線の照射時間に対応する。なお、レーザ光線の波長を１．０４７μｍとし、その強度（エネルギ）を０．５μＪとした。また、温度上昇を表す関数として、以下の関数を用いた。
【００５７】
【数１】

【００５８】
ここで、Ｈは単位面積当たりに供給される電力（Ｗ／ｍ²）、Ｋは熱伝導率（Ｗ／ｍ・℃）、κは熱拡散係数（ｍ²／ｓ）、ｗはビーム径（ｍ）、ｚは金属表面からの垂直距離である。金属表面ではｚ＝０となる。電力には、図１６に示される金属に対するレーザ光線の吸収率のうちの最大値を考慮した。
【００５９】
また、ｉｅｒｆｃ（ｘ）は次の式によって表される関数である。
【００６０】
【数２】

【００６１】
なお、ｅｒｆｃ（ｘ）は補誤差関数である。
図１７に示すように、アルミニウムやタングステンの場合では、比較的短時間（〜０．２ｎｓｅｃ）のレーザ光線の照射によって、それぞれの表面温度が沸点に達することがわかる。
【００６２】
一方、銅の場合では、アルミニウムやタングステンに比べて表面温度が融点に達するまでに充分な時間（１０ｎｓｅｃ）があり、沸点に達するまでにはさらに充分な時間があることがわかる。
【００６３】
以上のことから、本半導体装置では、銅リフレクタ層１２ａに入射したレーザ光線によって銅リフレクタ層１２ａが容易に溶け出すこともないことがわかった。
【００６４】
次に、銅リフレクタ層１２ａが形成される領域の大きさについて説明する。図９および図１０に示すように、銅リフレクタ層１２ａは、シリコン酸化膜８に形成された溝８ａ上にバリアメタル１０を介在させて形成されている。
【００６５】
これにより、銅リフレクタ層１２ａの底面と側面とがバリアメタル１０によって覆われた状態になる。特に表面に露出したバリアメタル１０にレーザ光線が照射されると、バリアメタル１０が加熱されて溶融し気化する。
【００６６】
バリアメタル１０が気化すると、銅リフレクタ層１２ａそのものにダメージが及ぶことになる。そのため、レーザ光線が露出したバリアメタル１０に入射しないように、銅リフレクタ層１２ａは充分な大きさを有していることが望ましく、図１に示されるように、２次元レイアウトにおいて銅リフレクタ層１２ａが少なくともヒューズ形成領域１５のほぼ全領域に重なるように配置されていることが望ましい。
【００６７】
また、このような銅リフレクタ層がヒューズ形成領域１５のほぼ全領域に重なる大きさに形成されていることで、バリアメタルと銅リフレクタ層が複数のヒューズのそれぞれの直下に個々に形成された場合と比較すると、表面に露出したバリアメタルに容易に回折したレーザ光線が入射することがなくなる。これにより、銅リフレクタ層そのものにダメージが及ぶことが抑制される。
【００６８】
次に、銅リフレクタ層１２ａの厚さについて説明する。一般に金属表面に入射したレーザ光線は、金属の厚さに依存して金属を透過する。銅リフレクタ層１２ａの場合における入射したレーザ光線のエネルギーの減衰を銅リフレクタ層１２ａの表面からの深さの関数として示したグラフを図１８に示す。レーザ光線の波長は１．０４７μｍである。
【００６９】
銅リフレクタ層１２ａによって、レーザトリミングの際のレーザ光線から下方に形成された配線や半導体素子を保護するためには、レーザ光線のエネルギの約９９％以上を減衰させる必要がある。
【００７０】
図１８に示されたグラフから、レーザ光線のエネルギの約９９％以上を減衰させるためには、銅リフレクタ層１２ａの膜厚を少なくとも６０ｎｍ以上に設定すればよいことがわかる。これにより、銅リフレクタ層の直下に位置する領域へ配線や半導体素子を形成することが可能になる。
【００７１】
上述した半導体装置では、下方に窪んだ凹形状の反射面を有する銅リフレクタ層１２ａが形成されていることで、反射光２３ａ〜２３ｃではヒューズが形成された領域から水平方向に離れた領域へ向かって進行する反射光がより少なくなる。また、銅リフレクタ層の直下に位置する領域へレーザ光線が透過することもない。
【００７２】
これにより、ヒューズに接近させて配線や半導体素子を形成したり、銅リフレクタ層の直下の領域へ配線や半導体素子を形成することができて、レイアウトの自由が向上するとともに半導体装置の縮小化を図ることが可能になる。
【００７３】
実施の形態２
本発明の実施の形態２に係る半導体装置として、レーザ光線の反射を阻止する反射阻止層を備えた半導体装置について説明する。図１９に示すように、半導体基板２の表面に反射阻止層３が形成されている。
【００７４】
その反射阻止層３を覆うようにシリコン酸化膜２０が形成されている。シリコン酸化膜２０上に所定のヒューズ２２が形成されている。ヒューズ２２を覆うようにシリコン酸化膜２０上にさらにシリコン酸化膜２４が形成されている。
【００７５】
反射阻止層３は半導体基板２そのものであってもよいし、半導体基板２の表面上に形成される層であってもよい。
【００７６】
レーザ光線が入射する反射阻止層３の上面には、たとえば図２０および図２１に示すように、凹凸部が一方向に延びるように形成されている。また、反射阻止層３の上面には、図２２および図２３に示すように、突起部がマトリクス状に形成されていてもよい。
【００７７】
次に、そのような反射阻止層の形成方法の一例について説明する。まず、図２４に示すように、半導体基板２上に所定のレジストパターン２６が形成される。次に、図２５に示すように、そのレジストパターン２６をマスクとして、露出した半導体基板（シリコン）２に異方性エッチングを施すことにより凹部２ａが形成される。その後、図２６に示すように、レジストパターン２６が除去される。
【００７８】
レジストパターン２６が除去された後には、図１９に示すように、反射阻止層３上にシリコン酸化膜２０が形成され、そのシリコン酸化膜２０上にヒューズ２２を含む所定の配線が形成される。そのヒューズ２２を覆うようにシリコン酸化膜２４が形成される。以上のようにして半導体装置が完成する。
【００７９】
次に、反射阻止層の形成方法の他の例について説明する。まず、図２７に示すように、半導体基板２上にシリコン酸化膜２８が形成される。そのシリコン酸化膜２８上に、たとえばＣＶＤ法またはスパッタ法により、アモルファスシリコン層３０が形成される。
【００８０】
次に、図２８に示すように、そのアモルファスシリコン層３０上に所定のレジストパターン２６が形成される。次に、図２９に示すように、そのレジストパターン２６をマスクとして、露出したアモルファスシリコン３０に異方性エッチングを施すことにより凹部３０ａが形成される。その後、図３０に示すように、レジストパターン２６が除去される。
【００８１】
レジストパターン２６が除去された後には、前述した形成方法と同様にして、シリコン酸化膜およびヒューズを含む所定の配線等が形成されて、半導体装置が完成する。
【００８２】
次に、反射阻止層３のより詳細な構造について説明する。突起の形成される周期が入射するレーザ光線の波長よりも短い場合には、入射したレーザ光線による回折光（回折波）が発生しない。そのため、突起が形成された部分は、入射したレーザ光線に対して平均的な屈折率を有する媒質と同質になる。
【００８３】
たとえば、図３１および図３２に示すようにマトリクス状に突起が形成された反射阻止層３において、突起のｘ方向およびｙ方向のそれぞれの周期をＴｘ、Ｔｙ、突起の高さをＨ、突起の屈折率をｎ₁、周囲の屈折率をｎ₂とすると、図３３に示す反射阻止層３における屈折率ｎ₂→₁は、屈折率ｎ₂から屈折率ｎ₁へ連続的に徐々に変化することになる。
【００８４】
一般的にレーザ光線等の光の反射は、屈折率の急激な変化によって生じることになる。図３３に示されるように、屈折率が連続的に徐々に変化することによってレーザ光線は上方に向かってほとんど反射されなくなる。
【００８５】
反射阻止層３における屈折率の変化が緩やかであるほど、反射阻止層３におけるレーザ光線の反射が効果的に抑えられることになる。そのためには、突起のアスペクト比（Ｈ／ＴｘまたはＨ／Ｔｙ）は、２以上であることが望ましい。
【００８６】
このような突起が形成されることで、図３４に示すように、ヒューズによって回折されて反射阻止層３にまで到達したレーザ光線では、互いに隣接する突起と突起との間で反射が繰り返し行なわれて、その間にレーザ光線は突起部分を透過したり突起部分に吸収されて、最終的に上方に向かって反射することが抑えられることになる。
【００８７】
これにより、ヒューズが形成されている領域の周辺に向かってレーザ光線が反射されることが阻止されて、ヒューズが形成された領域に接近させて配線や半導体素子等を配置することができる。
【００８８】
なお、反射阻止層として突起がマトリクス状に形成される場合を例に挙げて説明したが、突起が一方向に延びるように形成される反射阻止層においても、マトリクス状に突起が配置される反射阻止層に準じて突起が形成されることで、レーザ光線の反射を抑えることができる。
【００８９】
このように、ヒューズによって回折されたレーザ光線が半導体基板２の側に向かって入射してきた場合でも、反射阻止層３が形成されていることによって入射してきたレーザ光線が上方に向かって反射されることが阻止される。
【００９０】
これにより、ヒューズが形成された領域の周辺に形成された配線や半導体素子へレーザ光線が照射されることが阻止されて、その配線や半導体素子へレーザ光線の影響が及ぶのが阻止されることになる。
【００９１】
特に、システムＬＳＩ等の多層配線構造が採用されている半導体装置では、ヒューズが形成されている層から半導体基板の表面までの距離が比較的長い。そのために、レーザ光線が半導体基板の表面付近において反射した場合では、他の半導体装置に比べて、反射したレーザ光線は切断されるヒューズが形成された領域からより遠くの領域にまで達することになる。
【００９２】
また、一のヒューズによって回折されて反射したレーザ光線による影響がその一のヒューズに隣合うヒューズに及ぶを阻止するために、隣合うヒューズの間隔Ｌ（図１９参照）も広げる必要がある。
【００９３】
そのような多層配線構造を有する半導体装置に対して、上述した反射阻止層が形成されていることで、ヒューズによって回折されて到達したレーザ光線の反射が阻止されて、配線や半導体素子をヒューズが形成された領域に接近させて配置することができる。また、隣合うヒューズの間隔Ｌも狭めることができる。
【００９４】
次に、反射阻止層の変形例について説明する。前述した半導体装置では、反射阻止層として凹部を積極的に形成することで結果的に突起が形成される場合を例に挙げて説明した。
【００９５】
ここでは、積極的に突部を形成する場合を例に挙げて説明する。たとえば、図３５および図３６に示すように、反射阻止層の表面には突部が積極的に形成されている。この突部は半導体基板２の表面に直接形成されていてもよいし、半導体基板２の表面上に形成された所定の層に形成されていてもよい。
【００９６】
次に、その形成方法の一例について説明する。まず、図３７に示すように、半導体基板２上にシリコン酸化膜２８が形成される。そのシリコン酸化膜２８上に、たとえばＣＶＤ法またはスパッタ法により、アモルファスシリコン層３０が形成される。
【００９７】
次に、図３８に示すように、ジシラン（Ｓｉ₂Ｈ₆）ガスを用いてアモルファスシリコン３０の表面にシリコンの核３２ａが形成される。シリコンの核３２ａが形成された半導体基板に熱処理を施すことによりシリコンの核が成長して、図３９に示すように、アモルファスシリコン層３０の表面に突部３２が形成されて、表面が粗面化される。
【００９８】
このようにしてアモルファスシリコンの表面が粗面化された反射阻止層においても、前述した半導体装置の場合と同様に、レーザトリミングの際に照射されて反射阻止層に到達したレーザ光線が、反射阻止層によって上方に向かって反射することが阻止される。
【００９９】
これにより、配線や半導体素子をヒューズが形成された領域に接近させて配置することができ、半導体装置の縮小化あるいは高集積化を図ることができる。
【０１００】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１０１】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、銅膜に化学的機械研磨処理を施す工程では、複数のヒューズが形成されるヒューズ形成領域と平面的に重なる態様で、銅膜の表面に、下方に向かって凹んだ１つの反射面が形成される。これにより、反射面にて反射された反射光において、ヒューズ形成領域から水平方向に離れた領域へ向かって進行する反射光が低減される。また、複数のヒューズが形成されるヒューズ形成領域と平面的に重なる態様で反射面が形成されることで、銅膜の直下に位置する領域へレーザ光線が透過することもない。これにより、ヒューズ形成領域に接近させて配線や半導体素子を形成したり、銅膜の直下の領域へ配線や半導体素子を形成することができて、半導体装置の縮小化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の一平面図である。
【図２】同実施の形態において、図１に示す断面線ＩＩ−ＩＩにおける断面図である。
【図３】同実施の形態において、図１に示す断面線ＩＩＩ−ＩＩＩにおける断面図である。
【図４】同実施の形態において、銅リフレクタ層の構造を示す断面図である。
【図５】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行なわれる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行なわれる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行なわれる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行なわれる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行なわれる工程を示す断面図である。
【図１３】同実施の形態において、銅リフレクタ層におけるレーザ光線の反射の様子を示す部分拡大断面図である。
【図１４】同実施の形態において、比較のための銅リフレクタ層におけるレーザ光線の反射の様子を示す部分拡大断面図である。
【図１５】同実施の形態において、銅リフレクタ層の効果を説明するための部分拡大断面図である。
【図１６】同実施の形態において、銅リフレクタ層の効果を説明するためのシリコン酸化膜厚と各種金属表面における光吸収率との関係を示す図である。
【図１７】同実施の形態において、銅リフレクタ層の効果を説明するためのレーザ光線の照射時間と各種金属表面における温度との関係を示す図である。
【図１８】同実施の形態において、銅リフレクタ層の効果を説明するための銅リフレクタ層の膜厚とレーザ光線の減衰率との関係を示す図である。
【図１９】本発明の実施の形態２に係る半導体装置の一断面図である。
【図２０】同実施の形態において、反射阻止層の構造の一例を示す平面図である。
【図２１】同実施の形態において、図２０に示す断面線ＸＸＩ−ＸＸＩにおける断面図である。
【図２２】同実施の形態において、反射阻止層の構造の他の例を示す平面図である。
【図２３】同実施の形態において、図２２に示す断面線ＸＸＩＩＩ−ＸＸＩＩＩにおける断面図である。
【図２４】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図２５】同実施の形態において、図２３に示す工程の後に行なわれる工程を示す断面図である。
【図２６】同実施の形態において、図２４に示す工程の後に行なわれる工程を示す断面図である。
【図２７】同実施の形態において、半導体装置の他の製造方法の一工程を示す断面図である。
【図２８】同実施の形態において、図２６に示す工程の後に行なわれる工程を示す断面図である。
【図２９】同実施の形態において、図２７に示す工程の後に行なわれる工程を示す断面図である。
【図３０】同実施の形態において、図２８に示す工程の後に行なわれる工程を示す断面図である。
【図３１】同実施の形態において、反射阻止層の効果を説明するための部分拡大断面図である。
【図３２】同実施の形態において、反射阻止層の効果を説明するための上面図である。
【図３３】同実施の形態において、反射阻止層の効果を説明するための屈折率の変化を示す図である。
【図３４】同実施の形態において、反射阻止層に入射したレーザ光線の光路の一例を示す図である。
【図３５】同実施の形態において、反射阻止層の構造の変形例を示す平面図である。
【図３６】同実施の形態において、図３５に示す断面線ＸＸＸＶＩ−ＸＸＸＶＩにおける断面図である。
【図３７】同実施の形態において、変形例に係る半導体装置の製造方法の一工程を示す断面図である。
【図３８】同実施の形態において、図３７に示す工程の後に行なわれる工程を示す断面図である。
【図３９】同実施の形態において、図３８に示す工程の後に行なわれる工程を示す断面図である。
【符号の説明】
２半導体基板、２ａ凹部、３反射阻止層、４，８，１４，１８，２０，２４，２８シリコン酸化膜、６，１６配線、８ａ溝部、１０バリアメタル、１２銅膜、１２ａ銅リフレクタ層、１３反射面、１５ヒューズ形成領域、１６ａ，２２ヒューズ、２６レジストパターン、３０アモルファスシリコン膜、３０ａ凹部、３２ａシリコンの核、３２突部。

Claims

半導体基板の主表面上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜における所定の領域に１つの溝を形成する工程と、
前記溝内を充填するように、前記第２絶縁膜上に銅膜を形成する工程と、
前記第２絶縁膜の上面上に位置する前記銅膜の部分を除去し、前記溝内に位置する前記銅膜の部分を残す態様で、前記銅膜に化学的機械研磨処理を施す研磨工程と、
前記溝内に残された前記銅膜の部分を覆うように、前記第２絶縁膜上に第３絶縁膜を形成する工程と、
前記第３絶縁上に複数のヒューズを形成する工程と
を備え、
前記研磨工程では、前記複数のヒューズが形成されるヒューズ形成領域と平面的に重なる態様で、前記銅膜の表面に、下方に向かって凹んだ１つの反射面が形成される、半導体装置の製造方法。
前記研磨工程では、前記所定の領域の周囲から中央に向かって徐々に凹む態様で、前記銅膜の表面に１つの前記反射面が形成される、請求項１記載の半導体装置の製造方法。
前記反射面は平面的に矩形であり、長手方向の長さをＬ、前記所定の領域の周囲と前記中央との高低差をＨとすると、
１／２００≦（Ｈ／Ｌ）≦１／１００
である、請求項１または２に記載の半導体装置の製造方法。
前記溝を形成する工程と前記銅膜を形成する工程との間に、前記溝内にバリアメタルを形成する工程を備えた、請求項１〜３のいずれかに記載の半導体装置の製造方法。
前記バリアメタルは、タンタル（Ｔａ）とタンタルナイトライド（ＴａＮ）との積層膜であり、
前記第１絶縁膜、前記第２絶縁膜および前記第３絶縁膜は、化学気相成長法によって形成される、請求項４記載の半導体装置の製造方法。