KR20010065341A - 반도체 소자의 퓨즈제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 퓨즈제조방법에 관한 것으로, 배선용 금속층 중 최상부의 배선용금속층과 그 하부의 배선용 금속층을 접촉시키기 위한 플러그 형성시 퓨즈를 동시에 형성함으로써 공정수를 최소화할 수 있고, 이에따라 리페어 식각시 제거해야할 절연층의 양이 감소되어 패드/리페어 식각을 동시에 실시할 수 있으며, 또한 금속퓨즈의 두께를 조절하여 리페어장치의 레이저 컷팅 공정마진을 확보하고 공정시간을 줄임으로써 생산성을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 퓨즈제조방법{METHOD FOR MANUFACTURING FUSE OF A SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 다층 금속배선을 구비하는 반도체소자에서 리페어 공정을 용이하게 실시할 수 있도록 하기 위한 반도체 소자의 퓨즈 제조방법에 관한 것이다.

기존의 디램(DRAM)은 제조된 칩 내부에 부분적으로 동작을 하지 않는 메모리 셀들이 존재하게 되며, 이러한 메모리 셀들은 칩 제조시에 미리 만들어둔 여분의 셀들로 교체함으로써 실제 칩은 동작상에 아무런 영향이 없도록 하고 있으며, 이러한 방법을 이용함으로써 제조된 칩의 수율을 높이고 있다.

따라서, 디램의 경우 상기에서 설명한 리페어 과정은 높은 수율을 위해서는 필수적인 사항이다.

이때, 리페어가 이루어지는 부분을 칩상에서 퓨즈박스라 부르며, 기존에는 대개의 경우 제1폴리실리콘층이나 제2폴리실리콘층으로 사용하여 왔으며 이 폴리실리콘층을 레이저를 이용하여 기계적으로 끊음으로써 퓨즈박스 내에서 리페어가 이루어지게 된다.

도 1a는 이러한 퓨즈박스의 개략적인 평면도로서, 퓨즈로 사용되는 도전층(13)을 구비하는 퓨즈박스(12) 주변에는 리페어 식각 후 외부에서 유입될 수 있는 수분등의 침투를 막기위한 가드링 영역(11)이 형성되어 있는데, 상기 가드링영역(12)은 도 1b 에 도시한 바와 같이 비아콘택(via contact)(17,18)을 이용하여 연결된 다수개의 금속층(하부로부터 14, 15, 16)의 적층구조로 이루어진다.

상기 퓨즈박스(12) 영역의 절연층은 리페어를 진행할 때 상기 도전층(13)을 레이저로 절단하기에 용이하도록 하기 위해 제거하는데, 이때 리페어시에 발생하는 이물질들로 인해 인접하는 퓨즈가 영향을 받지 않도록 하기 위해 일반적으로 약 400nm 내지 1000nm 가량은 남겨두게 된다.

상기의 디램은 금속배선층이 2개층으로 이루어져 있으며, 평탄화를 위해 CTR(Cell Topology Reduction)이 SOG(Spin On Glass)를 사용하기 때문에 리페어 식각공정시 식각되는 절연층의 두께가 2000Å 이하가 되므로 리페어 공정에 큰 문제가 없다.

그러나, 금속배선층이 3개층이나 그 이상으로 증가하는 경우는 퓨즈박스 내의 절연층 제거량이 급격하게 증가함에 따라 장비의 최대 절연층 제거 가능량의 제한을 받으며, 절연층 제거 공정시간이 증가하여 생산성이 감소하는 등의 여러 가지 문제가 발생하게 된다.

현재 이러한 문제점들을 해결하기 위해 1000nm 내지 1500nm 영역의 파장을 가지는 장파장 레이저 금속 리페어 장치를 개발하고 있으나, 이경우에도 금속퓨즈의 레이저 컷팅을 위해서는 금속 퓨즈의 재질이나 두께가 중요한 변수로 작용하므로 기존의 금속배선공정에서 사용되던 (Ti/TiN)/Al/(Ti/TiN)과 같은 접합층/배선용 금속층/마스크용반사 방지층의 3종 접합 합금체를 사용하는 것이 거의 불가능하다.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 최상부(n번째) 금속층의 하부(n-1번째) 금속층을 형성하는 공정진행시 퓨즈용 도전층을 형성하여 다층의 배선용 금속층을 사용하는 반도체 소자에서도 패드와 리페어 식각을 동시에 수행할 수 있으며, 상기 퓨즈용 도전층의 두께롤 조절함으로써 상기 퓨즈용 도전층의 컷팅 공정마진을 확보할 수 있는 반도체 소자의 퓨즈제조방법을 제공하는 것이다.

도 1a은 종래의 기술에 의한 반도체 소자의 퓨즈를 평면으로 도시한 것이고,

도 1b는 도 1a의 반도체 소자를 AA'선으로 자른 단면을 도시한 것이며,

도 2는 본 발명에 의한 반도체 소자의 퓨즈를 도시한 것이며,

도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 소자의 퓨즈 제조방법을 도시한 단면도들이며,

도 4는 본 발명의 다른 실시예에 따른 반도체 소자의 퓨즈 제조방법을 도시한 단면도이며,

도 5a 및 도 5b는 본 발명의 일실시예에 따른 반도체 소자의 퓨즈 제조 후 진행되는 패드/리페어 식각과정을 도시한 단면도들이다.

*도면의 주요 부분에 대한 부호의 설명*

31,40 : 배선용 금속층 33 : 절연층

35 : 접착층 37 : 고융점 금속층

38 : 퓨즈마스크 39 : 퓨즈

상기 목적을 달성하기 위한 본 발명은, 인접한 도전층 사이에 개재된 유전체막을 포함하는 다수개의 메모리 소자와, 상호 적층된 다수개(n, n=3 이상의 정수)의 배선용 금속층과, 상기 메모리 소자 및 배선용 금속층과 일정간격 이격되어 있으며 다수개의 메모리 소자중 임의의 메모리 소자의 오동작시 물리적으로 컷팅되어 다른 메모리 소자로 교체하기 위한 퓨즈를 구비하는 반도체 소자에 있어서, n-2번째 배선용 금속층 형성후 층간절연막을 형성하는 단계와, 상기 층간절연막을 선택적으로 식각하여 상기 n-2번째 배선용 금속층과 형성예정인 n-1번째 배선용 금속층을 접촉시키기 위한 콘택부를 형성하는 단계와, 상기 콘택부가 형성되어 있는 구조물 전면에 콘택부를 매립하여 플러그를 형성하기 위한 고융점 금속층을 형성하는 단계와, 상기 콘택부와 일정간격 이격된 고융점 금속층 상부에 퓨즈마스크를 형성하는 단계와, 상기 퓨즈마스크를 적용하여 상기 고융점 금속층의 일부만 식각하는단계와, 상기 퓨즈마스크를 제거하고 고융점 금속층을 전면 식각하여 식각되지 않고 남은 고융점 금속층으로 플러그와 퓨즈를 동시에 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.

본 발명의 반도체소자의 퓨즈는, 도 2에 도시한 바와 같이 퓨즈 박스 주변에 있는 가드링의 금속층(24, 25, 26)과 전기적으로 연결되는 것을 피하기 위해 상기 퓨즈박스내부까지는 커패시터를 구성하는 도전층(22) 중 어느 하나를 사용하여 칩의 로직회로와 연결하며, 퓨즈박스내부에서는 메탈 콘택, 각 금속층 및 비아콘택을 통해 상기 도전층(22)과 연결된다. 여기서 퓨즈는 최상층 하부의 배선용금속층을 형성하기 위한 플러그 공정에서 사용되는 플러그 형성물질을 이용하여 형성된다.

도 3a 내지 도 3d를 참조하여 제조과정을 구체적으로 설명하면 다음과 같다.

먼저, 도 3a에 도시된 바와 같이, n-1 번째(최상층의 배선용 금속층을 n번째 금속층이라함) 배선용 금속층(31)이 형성되어 있는 구조물의 전면에 절연층(33)을 형성한 후 사진식각공정을 이용하여 상기 배선용 금속층(31)의 상부면이 노출되도록 상기 절연층(33)을 선택적으로 식각한다.

그 다음, 도 3b에 도시된 바와 같이 상기 절연층(33) 식각 후 그 결과물의 예를들어 텅스텐을 증착시켜 플러그를 형성하기 위한 고융점 금속층(37)을 형성한다. 이때 상기 고융점 금속층(37) 하부에는 필요에 따라 먼저 상기 텅스텐과 식각선택비가 좋은 Ti/TiN을 증착시켜 접착막(35)을 형성한다.

도 3c에 도시된 바와 같이 퓨즈가 형성될 영역의 고융점 금속층(37) 위에 포토레지스트로 퓨즈마스크(38)를 형성하고 이를 적용하여 상기 고융점 금속층(37)을 일정깊이 이방성식각한다. 이공정에 의하면 상기 고융점 금속층(37)이 주변의 플러그 영역보다 많이 두꺼운 것을 볼 수 있으며, 상기 고융점 금속층(37)을 완전히 식각하여 제거하지 않는 것은 퓨즈로 사용되는 영역의 고융점 금속이 이후에 레이저를 이용하여 퓨즈를 절단할 때 발생하는 고유점 금속의 멜팅(melting)현상을 최소화하기 위한 것이다. 상기 고융점 금속이 멜팅되면 인접한 다른 퓨즈금속과의 브리지 현상이 발생하므로 이를 방지하는 것은 매우 중요하다.

도 3d에 도시된 바와 같이 상기 퓨즈마스크(38)를 제거하고 다시 상기 고융점 금속을 전면 식각시켜 플러그(36)와 퓨즈(37)를 형성한 후 상기 플러그(36)와 접하는 n번째 배선용 금속층(40)을 형성한다. 그리고 상기 금속층(40) 형성 후 퓨즈(37)를 구성하는 텅스텐을 재차 식각하여 두께를 조절한다.

도 4에 도시한 바와 같이, 상기 퓨즈의 두께를 조절하는 과정에서 상기 Ti/TiN의 접착막(45)이 있으면 상기 텅스텐(49)이 과도하게 식각되어도 텅스텐과 Ti/TiN의 식각선택비에 의해 상기 접착막(45)이 남아있게 되므로 이를 퓨즈로 이용할 수 있다. 미설명 부호 41은 배선용 금속층, 43은 절연층, 47은 플러그이다.

도 5a 와 도 5b는 도 3d의 공정 후 보호막(55)을 형성하고 리페어를 용이하게 진행하기 위하여 Ti/TiN막(51)과 텅스텐(53)으로 구성된 퓨즈를 구비하는 퓨즈박스 영역의 보호막(55)을 제거하는 공정을 도시한 것으로, 이때 패드영역 상부의보호막(55)의 제거도 동시에 진행한다. 상기 Ti/TiN막(51)과 텅스텐(53)으로 구성된 퓨즈는 녹는점과 끓는점이 유사하기 때문에 레이저를 이용하는 리페어장치의 공정마진을 확보할 수 있다.

상기한 바와 같이 본 발명은, 배선용 금속층간을 접촉시키기 위한 플러그 형성 공정과 퓨즈형성공정을 동시에 실시함으로써 공정수를 최소화할 수 있고, 다층의 배선용금속층을 사용하는 소자에서도 패드/리페어 식각을 동시에 실시할 수 있으며, 또한 금속퓨즈의 두께를 조절하여 리페어장치의 레이저 컷팅 공정마진을 확보하고 공정시간을 줄임으로써 생산성을 향상시킬 수 있는 효과가 있다.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (8)

1. 인접한 도전층 사이에 개재된 유전체막을 포함하는 다수개의 메모리 소자와, 상호 적층된 다수개(n, n=3 이상의 정수)의 배선용 금속층과, 상기 메모리 소자 및 배선용 금속층과 일정간격 이격되어 있으며 다수개의 메모리 소자중 임의의 메모리 소자의 오동작시 물리적으로 컷팅되어 다른 메모리 소자로 교체하기 위한 퓨즈를 구비하는 반도체 소자에 있어서,

   n-2번째 배선용 금속층 형성후 층간절연막을 형성하는 단계와,

   상기 층간절연막을 선택적으로 식각하여 상기 n-2번째 배선용 금속층과 형성예정인 n-1번째 배선용 금속층을 접촉시키기 위한 콘택부를 형성하는 단계와,

   상기 콘택부가 형성되어 있는 구조물 전면에 콘택부를 매립하여 플러그를 형성하기 위한 고융점 금속층을 형성하는 단계와,

   상기 콘택부와 일정간격 이격된 고융점 금속층 상부에 퓨즈마스크를 형성하는 단계와,

   상기 퓨즈마스크를 적용하여 상기 고융점 금속층의 일부만 식각하는 단계, 및

   상기 퓨즈마스크를 제거하고 고융점 금속층을 전면 식각하여 식각되지 않고 남은 고융점 금속층으로 플러그와 퓨즈를 동시에 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈제조방법.
2. 제 1 항에 있어서, 상기 고융점 금속층은 텅스텐으로 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈제조방법.
3. 제 1 항에 있어서, 상기 고융점금속층의 일부만 식각하는 단계는 이방성식각공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈제조방법.
4. 제 1 항에 있어서, 상기 콘택부를 형성하는 단계와 고융점 금속층을 형성하는 단계 사이에 접착층을 형성하여 상기 고융점 금속층의 에치백 후 식각되지 않고 남은 고융점 금속층과 함께 퓨즈를 구성하도록 하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈제조방법
5. 제 4 항에 있어서, 상기 접착층은 상기 고융점 금속층과 식각선택비가 좋으며 유사한 녹는점과 끓는점을 갖는 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈제조방법.
6. 제 5 항에 있어서, 상기 접착층은 Ti/TiN으로 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈제조방법.
7. 제 1 항에 있어서, 상기 플러그와 퓨즈를 형성하는 단계 후 n번째 배선용 금속층을 형성하고 다시 상기 퓨즈를 구성하는 고융점 금속층을 일정깊이로 식각하여퓨즈의 두께를 조절하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈제조방법.
8. 제 4 항에 있어서, 상기 접착층이 형성된 플러그와 퓨즈를 형성하는 단계 후 n번째 배선용 금속층을 형성하고 다시 상기 퓨즈를 구성하는 고융점 금속층을 제거하여 퓨즈의 두께를 조절하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈제조방법.