CN113410209A - 一种修调电路 - Google Patents

一种修调电路 Download PDF

Info

Publication number
CN113410209A
CN113410209A CN202110643179.2A CN202110643179A CN113410209A CN 113410209 A CN113410209 A CN 113410209A CN 202110643179 A CN202110643179 A CN 202110643179A CN 113410209 A CN113410209 A CN 113410209A
Authority
CN
China
Prior art keywords
deep well
pressure welding
trimming
connecting end
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110643179.2A
Other languages
English (en)
Other versions
CN113410209B (zh
Inventor
王钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Zhonggan Micro Electronic Co ltd
Original Assignee
Hefei Zhonggan Micro Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Zhonggan Micro Electronic Co ltd filed Critical Hefei Zhonggan Micro Electronic Co ltd
Priority to CN202110643179.2A priority Critical patent/CN113410209B/zh
Publication of CN113410209A publication Critical patent/CN113410209A/zh
Application granted granted Critical
Publication of CN113410209B publication Critical patent/CN113410209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Abstract

本发明提供一种修调电路，其包括：芯片；密封环，其设置于所述芯片的边缘且环绕所述芯片；至少两个修调压焊区，其位于所述密封环外侧；至少一个熔丝，其位于所述密封环外侧，每个熔丝连接于对应的两个所述修调压焊区之间；至少两个连接端，其位于所述密封环内侧的芯片中，每个连接端与一个修调压焊区对应；从所述密封环下穿过的至少两个电连接通道，每个电连接通道电性连接对应的一个连接端和对应的一个修调压焊区。与现有技术相比，本发明将修调压焊区和熔丝放在芯片的密封环之外，并通过埋层和深阱构成的电连接通道进行压焊区与芯片的内部电路的连接，从而可以不打断密封环结构，可以节省芯片面积。

Description

一种修调电路
【技术领域】
本发明涉及集成电路技术领域，特别涉及一种节省面积的修调电路。
【背景技术】
现有技术中，修调电路通常放在密封环(Seal Ring)内部。一种常用的修调电路是设计两个修调压焊区，在修调压焊区之间设计了熔丝，当在晶圆测试时，在两个修调压焊区施加较高的电压(例如3～5V)，可以把熔丝熔断。由于熔断一般需要电流较大，因此需要从外部进行供电，需要的修调压焊区面积较大。
因此，有必要提出一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种修调电路，其可以节省芯片面积。
根据本发明的一个方面，本发明提供一种修调电路，其包括：芯片；密封环，其设置于所述芯片的边缘且环绕所述芯片；至少两个修调压焊区，其位于所述密封环外侧；至少一个熔丝，其位于所述密封环外侧，每个熔丝连接于对应的两个所述修调压焊区之间；至少两个连接端，其位于所述密封环内侧的芯片中，每个连接端与一个修调压焊区对应；从所述密封环下穿过的至少两个电连接通道，每个电连接通道电性连接对应的一个连接端和对应的一个修调压焊区。
与现有技术相比，本发明将修调压焊区和熔丝放在芯片的密封环之外，并通过埋层和深阱构成的电连接通道进行压焊区与芯片的内部电路的连接，从而可以不打断密封环结构，可以节省芯片面积。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明在一个实施例中的修调电路的俯视示意图；
图2为本发明在一个实施例中对图1所示的修调电路沿AA方向的剖视截面图；
图3为本发明在一个实施例中如图1所示的芯片内的检测电路的电路示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
请参考图1所示，其为本发明在一个实施例中的修调电路的俯视示意图。请参考图2所示，其为本发明在一个实施例中对图1所示的修调电路沿AA方向的剖视截面图。图1和图2所示的修调电路包括芯片110，密封环(Seal Ring)120，至少两个修调压焊区130，至少一个熔丝140，至少两个连接端C、D，至少两个电连接通道(未标识)，衬底180、P型外延层190、金属层200和接触孔层210。为了便于描述，在图1所示的实施例中，仅示出了两个修调压焊区130、一个熔丝140、两个连接端C、D和两个电连接通道。
密封环120设置于芯片110的边缘且环绕芯片110，以防止湿气进入芯片110。如图1所示的粗实线框表示的是芯片110及其内部范围，粗实线框为芯片的边缘，在此边缘设计有防湿气的密封环(Seal Ring)120。一般密封环120由P+有源区，接触孔，金属层组成。
修调压焊区130位于密封环120外侧，如图1所示的密封环120外侧的网格填充框为修调压焊区130；熔丝140位于密封环120外侧，每个熔丝140连接于对应的两个修调压焊区130之间，如图1所示的密封环120外侧的竖长条的斜线填充框为熔丝140。在一个优选的实施例中，修调压焊区130和熔丝140位于密封环120外侧的晶圆划片槽内，这样不占用有效的芯片面积，可以节省成本。在另一个优选的实施例中，熔丝140靠近芯片110侧(即靠近芯片110的密封环120放置)，这样可以减小熔丝140在划片时，被划片刀片损伤的风险。
连接端C、D位于所述密封环120内侧的芯片110中，每个连接端C、D与一个修调压焊区130对应，如图1所示的密封环120内侧的网格填充框为连接端C、D。例如，连接端C与熔丝140一端的修调压焊区130对应，连接端D与熔丝140另一端的修调压焊区130对应。
电连接通道从所述密封环120下穿过，每个电连接通道电性连接对应的一个连接端C、D和对应的一个修调压焊区130。每个电连接通道包括：一个压焊区N型深阱150、一个连接端N型深阱160和一个N型埋层170。
每个压焊区N型深阱150位于对应的一个修调压焊区130的下方，且该压焊区N型深阱150与其上方对应的修调压焊区130电连接。
每个连接端N型深阱160位于对应的一个连接端C、D的下方，且该连接端N型深阱160与其上方对应的连接端C、D电连接。
每个N型埋层170位于密封环120、对应的一个压焊区N型深阱150和对应的一个连接端N型深阱160的下方，且该N型埋层170的一端位于所述密封环120的外侧，另一端位于所述密封环120的内侧，该N型埋层170的一端与对应的一个压焊区N型深阱150电连接，其另一端与对应的一个连接端N型深阱160电连接，如图1所示的横向的长条框为N型埋层170。
在图2所示的实施例中，衬底180、P型外延层190、接触孔层210和金属层200自下向上依次层叠排布，如图2所示的网格填充图形为金属层200。
其中，N型埋层170形成于衬底180中，具体的，N型埋层170自衬底180的上表面延伸至衬底180内。压焊区N型深阱150和连接端N型深阱160形成于P型外延层190中，具体的，P型外延层190位于N型埋层170的上方，压焊区N型深阱150自P型外延层190的上表面延伸至P型外延层190的下表面，且该压焊区N型深阱150与其下方对应的N型埋层170的一端电气连接；连接端N型深阱160自P型外延层190的上表面延伸至P型外延层190的下表面，且该连接端N型深阱160与其下方对应的N型埋层170的另一端电气连接。
修调压焊区130由金属层200中的修调压焊区图形构成，且修调压焊区130通过接触孔层210与该修调压焊区130下方的压焊区N型深阱150电连接。在晶圆测试时，可以通过金属探针压到修调压焊区130，进行电气连接。连接端C、D由金属层200中的连接端图形构成，且连接端C、D通过接触孔层210与该连接端C、D下方的连接端N型深阱150电连接。
在图2所示的具体实施例中，在每个压焊区N型深阱150内均设置有N+有源区220，该N+有源区220自压焊区N型深阱150的上表面延伸至该压焊区N型深阱150内；每个修调压焊区130通过接触孔层210与该修调压焊区130下方的压焊区N型深阱150内的N+有源区220电连接，以使得该修调压焊区130依次通过接触孔层210和N+有源区220与该修调压焊区130下方的压焊区N型深阱150电连接。在每个连接端N型深阱160内均设置有N+有源区220，该N+有源区220自连接端N型深阱160的上表面延伸至该连接端N型深阱160内；每个连接端C、D通过接触孔层210与该连接端C、D下方的连接端N型深阱160内的N+有源区220电连接，以使得该连接端C、D依次通过接触孔层210和N+有源区220与该连接端C、D下方的连接端N型深阱160电连接。
在图2所示的具体实施例中，密封环120包括P+有源区230、接触孔(未标识)和环形金属240，P+有源区230、接触孔(未标识)和环形金属240均设置于芯片110的边缘且环绕芯片110。其中，P+有源区230位于压焊区N型深阱150和连接端N型深阱160之间的P型外延层190内，且P+有源区230自P型外延层190的上表面延伸至P型外延层190内；密封环120的接触孔为接触孔层210内的接触孔；环形金属240由金属层200中的环形金属图形构成，环形金属240经接触孔层210与P+有源区230电连接。
在图2所示的实施例中，金属层200中的修调压焊区130通过接触孔层210连接到该修调压焊区130下方的N+有源区220，在该N+有源区220下方为压焊区N型深阱150，在压焊区N型深阱150下方为N型埋层170；金属层200中的连接端C、D通过接触孔层210连接到该连接端C、D下方的N+有源区220，在该N+有源区220下方为连接端N型深阱160，在连接端N型深阱160下方为N型埋层170。由于在半导体工艺中，上述N型区域都是N型掺杂形成的，且上述N型区域之间都是互连的，因此，它们之间是电气连接的，即修调压焊区130依次通过压焊区N型深阱150、N型埋层170和连接端N型深阱160与芯片110内的连接端C、D(或内部电路)电气连接，这样可以不打断密封环120的结构。
本发明图1和图2所示的修调电路避免了通过金属连接熔丝140至芯片110中的内部电路。密封环120用金属形成，如果采用金属将与密封环120短路。这样芯片110中的内部电路将无法正确读取熔丝140是否被烧断的信息。如果打断密封环120，又将导致引入湿气从打断处漏入芯片110的风险。如果湿气漏入，芯片110中如MOS管的器件特性会被改变，一种不良后果是MOS管的阈值电压会变化，导致芯片功能失效。芯片上部存在较多的二氧化硅层，一般由湿法氧化制造，其结构较疏松，不能阻隔湿气的侵蚀。而本发明采用埋层和深阱结构进行压焊区与芯片的内部电路的连接方式，由于埋层170位于硅衬底180上，硅衬底180结构致密，可以阻挡湿气。
需要特别说的的是，在图1和图2所示的具体实施例中，压焊区N型深阱150、连接端N型深阱160、N型埋层170和N+有源区220均为N型掺杂；P型外延层190和P+有源区230为P型掺杂。在另一个实施中，图1和图2所示所示的压焊区N型深阱150、连接端N型深阱160、N型埋层170和N+有源区220均可替换为P型掺杂；图1和图2所示的P型外延层190和P+有源区230均可替换N型掺杂。也就是说，压焊区N型深阱150可以称为压焊区深阱150，连接端N型深阱160可以称为连接端深阱160，N型埋层170可以称为埋层170，N+有源区220可以称为第一有源区，P型外延层190可以称为外延层190，P+有源区230可以称为第二有源区230。在图1和图2所示的实施例中，压焊区深阱150、连接端深阱160和埋层170为N型掺杂(或N型杂质)；外延层190和第二有源区230为P型掺杂(或P型杂质)。在另一实施例中，压焊区深阱150、连接端深阱160和埋层170可以为P型掺杂(或P型杂质)；外延层190和第二有源区230为N型掺杂(或N型杂质)。
综上可知，本发明图1和图2所示的修调电路将修调压焊区130和熔丝140放在芯片110的密封环120之外，优选的，将修调压焊区130和熔丝140放在密封环120外侧的晶圆划片槽内，这样不占用有效的芯片面积，可以节省成本。另外，本发明图1和图2所示的修调电路中，修调压焊区130通过由压焊区N型深阱150、N型埋层170和连接端N型深阱160构成的电连接通道与芯片110内的连接端C、D(或内部电路)电气连接，这样可以不打断密封环120的结构。
请参考图3所示，其为本发明在一个实施例中如图1所示的芯片内的检测电路的电路示意图。图3所示的检测电路用于检测图1所示的密封环120外侧的熔丝140是否烧断。图3所示的检测电路包括电源端VDD、使能端EN、电流源I1、第一开关S1、第二开关S2、比较器Comp、第一输入端(1)、第二输入端(2)和输出端VO。
其中，检测电路的第一输入端(1)与熔丝140一端相连的一个连接端C相连，其第二输入端(2)与熔丝140另一端相连的另一个连接端D相连；电流源I1的输入端与电源端VDD相连，其输出端经第一开关S1与第一输入端(1)相连；第二开关S2连接于第二输入端(2)和接地端之间；使能端EN与第一开关S1和第二开关S2的控制端相连，使能端EN用于接收使能信号，并基于该使能信号控制第一开关S1和第二开关S2的导通和关断；所述比较器Comp的第一输入端与检测电路的第一输入端(1)相连，其第二输入端与参考电压REF相连，其输出端与检测电路的输出端VO相连，比较器Comp用于比较检测电路的第一输入端(1)的电压和参考电压REF的大小，并基于比较结果产生相应的输出信号，该输出信号通过比较器Comp的输出端输出至检测电路的输出端VO。
在图3所示的具体实施例中，比较器Comp的第一输入端和第二输入端分别为其同相输入端和其反相输入端。
以下介绍图3所示的检测电路的工作过程。
当使能端EN接收到的使能信号为第一逻辑电平时，检测电路被使能，此时，第一开关S1和第二开关S2导通，这样，比较器Comp比较第一输入端(1)(或连接端C)的电压与参考电压REF的大小，例如，参考电压REF被设置为1V，电流源I1的电流值被设计为1微安。当熔丝140被烧断时，其等效为断路，被烧断的熔丝140的电阻值应该大于2兆欧姆，检测电路的第一输入端(1)的电压应该大于1伏(或参考电压REF)，则比较器Comp的输出信号VO为高电平(其可称为输出信号VO的第一逻辑电平)，标识熔丝140已被烧断；如果熔丝140未被烧断，其等效电阻很小，等效为短路状态，第一输入端(1)(或连接端C)的电压应该小于1伏(或参考电压REF)，则比较器Comp的输出信号VO为低电平(其可称为输出信号VO的第二逻辑电平)，标识熔丝140未被烧断。
当使能端EN接收到的使能信号为第二逻辑电平时，此时，第一开关S1和第二开关S2关断，检测电路未被使能(或不工作)。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。所述直接电性连接表示两个或更多对象之间没有任何插入对象的直接连接，所述间接电性连接表示两个或更多对象之间插入了一个或多个对象(比如电阻、电容、电感、开关、滤波器等电气元件或电气单元)的连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (11)

1.一种修调电路，其特征在于，其包括：
芯片；
密封环，其设置于所述芯片的边缘且环绕所述芯片；
至少两个修调压焊区，其位于所述密封环外侧；
至少一个熔丝，其位于所述密封环外侧，每个熔丝连接于对应的两个所述修调压焊区之间；
至少两个连接端，其位于所述密封环内侧的芯片中，每个连接端与一个修调压焊区对应；
从所述密封环下穿过的至少两个电连接通道，每个电连接通道电性连接对应的一个连接端和对应的一个修调压焊区。
2.根据权利要求1所述的修调电路，其特征在于，每个电连接通道包括：
一个压焊区深阱，其位于对应的一个修调压焊区的下方，且该压焊区深阱与其上方对应的所述修调压焊区电连接；
一个连接端深阱，其位于对应的一个连接端的下方，且该连接端深阱与其上方对应的所述连接端电连接；
一个埋层，其位于所述密封环、对应的一个压焊区深阱和对应的一个连接端深阱的下方，且该埋层的一端位于所述密封环的外侧，另一端位于所述密封环的内侧，该埋层的一端与对应的一个压焊区深阱电连接，其另一端与对应的一个连接端深阱电连接。
3.根据权利要求2所述的修调电路，其特征在于，其还包括衬底和位于所述衬底上方的外延层，
所述埋层形成于所述衬底中；
所述连接端深阱和压焊区深阱形成于外延层中；
所述外延层位于所述埋层上方；
所述压焊区深阱自所述外延层的上表面延伸至其下表面，且该压焊区深阱与其下方对应的所述埋层的一端电气连接；
所述连接端深阱自所述外延层的上表面延伸至其下表面，且该连接端深阱与其下方对应的所述埋层的另一端电气连接。
4.根据权利要求3所述的修调电路，其特征在于，其还包括接触孔层和金属层，
所述接触孔层位于所述外延层上方；
所述金属层位于所述接触孔层上方；
所述修调压焊区由所述金属层中的修调压焊区图形构成，且所述修调压焊区通过所述接触孔层与该修调压焊区下方的所述压焊区深阱电连接；
所述连接端由所述金属层中的连接端图形构成，且所述连接端通过所述接触孔层与该连接端下方的所述连接端深阱电连接。
5.根据权利要求4所述的修调电路，其特征在于，
在每个所述压焊区深阱内均设置有第一有源区，该第一有源区自所述压焊区深阱的上表面延伸至该压焊区深阱内；每个修调压焊区通过所述接触孔层与该修调压焊区下方的所述压焊区深阱内的第一有源区电连接；
在每个所述连接端深阱内均设置有第一有源区，该第一有源区自所述连接端深阱的上表面延伸至该连接端深阱内；每个连接端通过所述接触孔层与该连接端下方的所述连接端深阱内的第一有源区电连接。
6.根据权利要求5所述的修调电路，其特征在于，
所述密封环包括第二有源区、接触孔和环形金属，
所述第二有源区位于所述压焊区深阱和连接端深阱之间的所述外延层内，且所述第二有源区自所述外延层的上表面延伸至所述外延层内；
所述接触孔为所述接触孔层内的接触孔；
所述环形金属由所述金属层中的环形金属图形构成；
所述环形金属经所述接触孔层与所述第二有源区电连接。
7.根据权利要求6所述的修调电路，其特征在于，
所述压焊区深阱、连接端深阱、第一有源区和埋层为N型掺杂，所述外延层和第二有源区为P型掺杂；或
所述压焊区深阱、连接端深阱、第一有源区和埋层为P型掺杂，所述外延层和第二有源区为N型掺杂。
8.根据权利要求1所述的修调电路，其特征在于，
所述修调压焊区和熔丝位于所述密封环外侧的晶圆划片槽内；
所述熔丝靠近所述密封环放置。
9.根据权利要求1-8任一所述的修调电路，其特征在于，其还包括检测电路，所述检测电路设置于所述芯片内，其用于检测所述密封环外侧的所述熔丝是否烧断，
所述检测电路包括电源端VDD、使能端EN、电流源I1、第一开关S1、第二开关S2、比较器Comp、第一输入端(1)和第二输入端(2)和输出端VO，
其中，所述电流源I1的输入端与所述电源端VDD相连，其输出端经所述第一开关S1与所述第一输入端(1)相连；第二开关S2连接于所述第二输入端(2)和接地端之间；所述使能端EN与所述第一开关S1和第二开关S2的控制端相连，所述使能端EN用于接收使能信号，并基于所述使能信号控制第一开关S1和第二开关S2的导通和关断；所述比较器Comp的第一输入端与所述检测电路的第一输入端(1)相连，其第二输入端与参考电压REF相连，其输出端与所述检测电路的输出端VO相连，所述比较器Comp用于比较所述检测电路的第一输入端(1)的电压和所述参考电压REF的大小，并基于比较结果产生相应的输出信号，所述输出信号通过所述比较器Comp的输出端输出至所述检测电路的输出端VO；
所述检测电路的第一输入端(1)与所述熔丝一端相连的一个连接端相连，其第二输入端(2)与所述熔丝另一端相连的另一个连接端D相连。
10.根据权利要求9所述的修调电路，其特征在于，
当所述使能端EN接收到的使能信号为第一逻辑电平时，所述检测电路被使能，此时，所述第一开关S1和第二开关S2导通，所述比较器Comp比较所述第一输入端(1)的电压与所述参考电压REF的大小；
当所述使能端EN接收到的使能信号为第二逻辑电平，所述检测电路未被使能，此时，所述第一开关S1和第二开关S2均关断。
11.根据权利要求10所述的修调电路，其特征在于，
当所述第一开关S1和第二开关S2导通时，
如果所述检测电路的第一输入端(1)的电压大于所述参考电压REF，则所述比较器Comp输出的输出信号为第一逻辑电平，标识所述熔丝被烧断；
如果所述检测电路的第一输入端(1)的电压小于所述参考电压REF，则所述比较器Comp输出的输出信号为第二逻辑电平，标识所述熔丝未被烧断。
CN202110643179.2A 2021-06-09 2021-06-09 一种修调电路 Active CN113410209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110643179.2A CN113410209B (zh) 2021-06-09 2021-06-09 一种修调电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110643179.2A CN113410209B (zh) 2021-06-09 2021-06-09 一种修调电路

Publications (2)

Publication Number Publication Date
CN113410209A true CN113410209A (zh) 2021-09-17
CN113410209B CN113410209B (zh) 2023-07-18

Family

ID=77683225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110643179.2A Active CN113410209B (zh) 2021-06-09 2021-06-09 一种修调电路

Country Status (1)

Country Link
CN (1) CN113410209B (zh)

Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019873A (ko) * 1999-08-31 2001-03-15 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
KR20010065341A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 퓨즈제조방법
US6294474B1 (en) * 1999-10-25 2001-09-25 Vanguard International Semiconductor Corporation Process for controlling oxide thickness over a fusible link using transient etch stops
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
JP2003324156A (ja) * 2002-05-01 2003-11-14 Matsushita Electric Ind Co Ltd 半導体装置
CN1645607A (zh) * 2004-01-23 2005-07-27 富士通株式会社 半导体器件及其制造方法
US20050218477A1 (en) * 2004-03-31 2005-10-06 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
TW200541051A (en) * 2003-11-27 2005-12-16 Samsung Electronics Co Ltd Semiconductor memory integrated circuit and layout method of the same
KR20060066500A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 반도체 장치
US20060244133A1 (en) * 2005-05-02 2006-11-02 Hsien-Wei Chen Design structure for coupling noise prevention
JP2007005468A (ja) * 2005-06-22 2007-01-11 Ricoh Co Ltd 半導体装置
CN1901170A (zh) * 2005-07-21 2007-01-24 台湾积体电路制造股份有限公司 半导体装置
CN1929125A (zh) * 2005-09-05 2007-03-14 富士通株式会社 保险丝及断开保险丝的方法
JP2007165387A (ja) * 2005-12-09 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
KR20070081640A (ko) * 2006-02-13 2007-08-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100791340B1 (ko) * 2006-09-04 2008-01-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20080041758A (ko) * 2006-11-08 2008-05-14 주식회사 에이디텍 트리밍 장치 및 칩 외부에 패드가 형성된 웨이퍼
CN101350003A (zh) * 2007-07-18 2009-01-21 三星电子株式会社 多路径可存取半导体存储器器件及操作其的方法
JP2010221372A (ja) * 2009-03-25 2010-10-07 Seiko Epson Corp Ｍｅｍｓデバイス及びその検査方法
US20110260747A1 (en) * 2008-12-26 2011-10-27 Yoshio Kameda Semiconductor device and method of testing the same
ITMI20100744A1 (it) * 2010-04-29 2011-10-30 St Microelectronics Srl Circuito di test di un circuito integrato su wafer del tipo comprendente almeno una antenna di tipo embedded e relativo circuito integrato ottenuto mediante singolazione a partire da una porzione di wafer dotata di un tale circuito di test.
CN102280447A (zh) * 2011-08-04 2011-12-14 无锡中星微电子有限公司 静电保护电路
US8349666B1 (en) * 2011-07-22 2013-01-08 Freescale Semiconductor, Inc. Fused buss for plating features on a semiconductor die
US20130082349A1 (en) * 2011-09-30 2013-04-04 Hisashi Hasegawa Semiconductor device
US20140091425A1 (en) * 2012-10-03 2014-04-03 Seiko Instruments Inc. Semiconductor integrated circuit device
CN203562426U (zh) * 2013-11-29 2014-04-23 深圳市德赛微电子技术有限公司 一种带激光修调工艺的集成芯片结构
CN105023912A (zh) * 2014-04-25 2015-11-04 华邦电子股份有限公司 半导体晶片以及其测试方法
CN107195619A (zh) * 2017-05-10 2017-09-22 南京中感微电子有限公司 一种修调电路
CN109686734A (zh) * 2018-11-27 2019-04-26 合肥中感微电子有限公司 具有隔离结构的芯片
JP2019153714A (ja) * 2018-03-05 2019-09-12 エイブリック株式会社 半導体装置
US20210125677A1 (en) * 2019-10-29 2021-04-29 Key Foundry Co., Ltd. Semiconductor device having a diode type electrical fuse (e-fuse) cell array

Patent Citations (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019873A (ko) * 1999-08-31 2001-03-15 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
US6294474B1 (en) * 1999-10-25 2001-09-25 Vanguard International Semiconductor Corporation Process for controlling oxide thickness over a fusible link using transient etch stops
KR20010065341A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 퓨즈제조방법
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
JP2003324156A (ja) * 2002-05-01 2003-11-14 Matsushita Electric Ind Co Ltd 半導体装置
TW200541051A (en) * 2003-11-27 2005-12-16 Samsung Electronics Co Ltd Semiconductor memory integrated circuit and layout method of the same
CN1645607A (zh) * 2004-01-23 2005-07-27 富士通株式会社 半导体器件及其制造方法
US20050218477A1 (en) * 2004-03-31 2005-10-06 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
KR20060066500A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 반도체 장치
US20060244133A1 (en) * 2005-05-02 2006-11-02 Hsien-Wei Chen Design structure for coupling noise prevention
JP2007005468A (ja) * 2005-06-22 2007-01-11 Ricoh Co Ltd 半導体装置
CN1901170A (zh) * 2005-07-21 2007-01-24 台湾积体电路制造股份有限公司 半导体装置
CN1929125A (zh) * 2005-09-05 2007-03-14 富士通株式会社 保险丝及断开保险丝的方法
US20070090486A1 (en) * 2005-09-05 2007-04-26 Fujitsu Limited Fuse and method for disconnecting the fuse
JP2007165387A (ja) * 2005-12-09 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
KR20070081640A (ko) * 2006-02-13 2007-08-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100791340B1 (ko) * 2006-09-04 2008-01-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20080041758A (ko) * 2006-11-08 2008-05-14 주식회사 에이디텍 트리밍 장치 및 칩 외부에 패드가 형성된 웨이퍼
CN101350003A (zh) * 2007-07-18 2009-01-21 三星电子株式会社 多路径可存取半导体存储器器件及操作其的方法
US20110260747A1 (en) * 2008-12-26 2011-10-27 Yoshio Kameda Semiconductor device and method of testing the same
JP2010221372A (ja) * 2009-03-25 2010-10-07 Seiko Epson Corp Ｍｅｍｓデバイス及びその検査方法
ITMI20100744A1 (it) * 2010-04-29 2011-10-30 St Microelectronics Srl Circuito di test di un circuito integrato su wafer del tipo comprendente almeno una antenna di tipo embedded e relativo circuito integrato ottenuto mediante singolazione a partire da una porzione di wafer dotata di un tale circuito di test.
US8349666B1 (en) * 2011-07-22 2013-01-08 Freescale Semiconductor, Inc. Fused buss for plating features on a semiconductor die
CN102280447A (zh) * 2011-08-04 2011-12-14 无锡中星微电子有限公司 静电保护电路
US20130082349A1 (en) * 2011-09-30 2013-04-04 Hisashi Hasegawa Semiconductor device
US20140091425A1 (en) * 2012-10-03 2014-04-03 Seiko Instruments Inc. Semiconductor integrated circuit device
CN203562426U (zh) * 2013-11-29 2014-04-23 深圳市德赛微电子技术有限公司 一种带激光修调工艺的集成芯片结构
CN105023912A (zh) * 2014-04-25 2015-11-04 华邦电子股份有限公司 半导体晶片以及其测试方法
CN107195619A (zh) * 2017-05-10 2017-09-22 南京中感微电子有限公司 一种修调电路
JP2019153714A (ja) * 2018-03-05 2019-09-12 エイブリック株式会社 半導体装置
CN109686734A (zh) * 2018-11-27 2019-04-26 合肥中感微电子有限公司 具有隔离结构的芯片
US20210125677A1 (en) * 2019-10-29 2021-04-29 Key Foundry Co., Ltd. Semiconductor device having a diode type electrical fuse (e-fuse) cell array

Also Published As

Publication number Publication date
CN113410209B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
KR100731270B1 (ko) 테스트 가능한 정전기 방전 보호 회로
CN101197348B (zh) 多用途多晶硅边缘测试结构
US7482861B1 (en) Semiconductor integrated circuit device, and method of manufacturing the same
US8304857B2 (en) Semiconductor device
CN107728042A (zh) 具有保护测试的集成电路及其测试方法
US7616417B2 (en) Semiconductor device including protection circuit and switch circuit and its testing method
JPWO2010073624A1 (ja) 半導体装置およびそのテスト方法
US6900628B2 (en) Semiconductor integrated circuit allowing proper detection of pin contact failure
US5828081A (en) Integrated semiconductor device
CN113410209B (zh) 一种修调电路
JP7294036B2 (ja) 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法
JPH0864769A (ja) 集積回路
US9024652B2 (en) Electronic circuit and method for testing and keeping a MOS transistor switched-off
JP4449428B2 (ja) 半導体装置の製造方法および半導体装置の試験方法
US7253475B2 (en) Power transistor cell and power transistor component with fusible link
US6211689B1 (en) Method for testing semiconductor device and semiconductor device with transistor circuit for marking
KR100326063B1 (ko) 본딩 패드용 테스트 장치
KR19980086656A (ko) 테스트 회로를 구비하는 반도체 장치
US7173315B2 (en) Semiconductor device
JP2002100776A (ja) 電圧駆動型パワー素子
KR19980064251A (ko) 와이어 본딩 공정을 통한 액티브 회로의 연결
CN108292614B (zh) 利用断开及短路检测两者的互连监测
US9548178B2 (en) Fuse structure and monitoring method thereof
KR20010110157A (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
US7851870B2 (en) Monolithically integrated semiconductor assembly having a power component and method for producing a monolithically integrated semiconductor assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant