CN203562426U - 一种带激光修调工艺的集成芯片结构 - Google Patents
一种带激光修调工艺的集成芯片结构 Download PDFInfo
- Publication number
- CN203562426U CN203562426U CN201320766686.6U CN201320766686U CN203562426U CN 203562426 U CN203562426 U CN 203562426U CN 201320766686 U CN201320766686 U CN 201320766686U CN 203562426 U CN203562426 U CN 203562426U
- Authority
- CN
- China
- Prior art keywords
- fuse
- metal layer
- integrated chip
- chip structure
- laser trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 22
- 238000009966 trimming Methods 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 241000294743 Gamochaeta Species 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000004877 mucosa Anatomy 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种带激光修调工艺的集成芯片结构。所述集成芯片结构包括衬底以及依次设置在衬底上的阱区、硅化物阻止区、第一金属层、第二金属层和覆盖于整个集成芯片表面的钝化层，另衬底上在阱区和硅化物阻止区的外围设置掺杂区；第一金属层覆盖阱区、硅化物阻止区和掺杂区。其中，第二金属层及第一金属层电性连接，第一金属层上设置熔丝图形，第二金属层上设置熔丝与熔丝及熔丝与集成电路内其它电路的连接线路。本实用新型所述版图结构设计合理，可提高芯片制作的质量与效率，保证芯片的可靠性。
Description
技术领域
本实用新型属于集成电路设计领域，具体是指一种带激光修调工艺的集成芯片结构。
背景技术
电阻的分压功能在模拟电路中应用广泛，一些电路对电压、电流精度要求很高，达到±10%以上。而电阻在采用集成电路工艺制造的过程中受到工艺参数波动的影响，精度常在±20%以下，严重的影响了电阻的电性能。为了消除电阻偏差给电路电性能参数带来的影响，集成芯片中采用金属熔丝与电阻网络并联的方法调整电阻值，当金属熔丝并联在电阻两端时，电阻被金属熔丝短路，电阻网络的电阻值不包含该段电阻，当采用激光熔断该金属熔丝时，该段电阻加入电阻网络，调整电阻网络总阻值。根据激光修调电阻熔丝的工艺特点，需要精心选择熔丝的金属材料，设计熔丝几何形状与大小，确保激光修调工艺可以有效熔断金属熔丝。熔丝金属汽化熔断以后还会产生金属溅射与残留，导致芯片出现可靠性问题。因此必须仔细选择各层材料，设计版图布局，以确保金属残留不会造成电路短路或对周边电路的性能产生影响。若集成电路版图设计不合理，在进行激光修调时，可能会因为熔丝无法熔断或者烧熔过度而影响周边电路性能。
发明内容
为解决上述问题，本实用新型提供一种适合带激光修调工艺的集成芯片结构。
为解决上述技术问题，本实用新型采用以下技术方案：
一种带激光修调工艺的集成芯片结构，包括衬底以及设置在衬底上的第一金属层，所述第一金属层上设置可激光修调的熔丝图形, 第一金属层与衬底之间增设阱区，所述阱区嵌在衬底内，该阱区做浮空处理，不接任何电位。该结构可以避免熔丝残留导致短路的问题，熔丝熔断后残留物只会落在阱区以内，不会对其它电路产生影响。
优选的，所述集成电路版图结构还包括设置在阱区与第一金属层之间的硅化物阻止区SAB。
更优选的，与第一金属层相邻的上方或下方设置第二金属层，第二金属层及第一金属层电性连接，第二金属层用于设置熔丝与熔丝及熔丝与集成电路内其它电路的连接线路。
更优选的，所述集成电路版图结构还包括嵌在衬底上的掺杂区，所述掺杂区包围硅化物阻止区SAB及阱区，第一金属层覆盖掺杂区，在掺杂区上形成一金属保护环。
更优选的，还包括覆盖于集成电路表面的钝化层，所述钝化层上对应熔断区的范围开窗。
具体的方案为：所述第一金属层上设置多个熔丝图形，所述熔丝图形包括两个端头及熔断区；所述端头为边长为3-4微米的正方块，所述熔断区为具有一定长度、宽0.5-2微米的长方形。且各个熔丝图形之间至少保留9微米的间距。
另外，还需设置金属熔丝标识层，以使激光修调时能够准确快速的找到需熔断的熔丝。
本实用新型具有以下显著效果：（1）本实用新型通过在集成电路版图设计中，在衬底上加入做浮空处理的阱区，容纳熔丝熔断后的残留物，有效避免熔丝残留导致短路而对其它电路产生影响。（2）并增设硅化物阻止区SAB实现最大程度的隔离熔断区对周边电路的影响，进一步提高采用激光修调工艺制作的集成电路芯片的良率。（3）配合熔丝制作的具体形状尺寸等设定及窗口的设定，提高芯片制作的质量与效率。
附图说明
附图1是本实用新型所述集成芯片结构平面示意图；
附图2为图1中A-A处剖视图；
附图3为所述集成芯片内部结构示意图。
具体实施方式
为了便于本领域技术人员理解，下面将结合附图以及实施例对本实用新型进行进一步详细描述。
如图1-3所示，本实用新型所述的集成芯片结构，包括衬底1以及依次设置在衬底1上的中部区域的阱区2、硅化物阻止区(SAB)3、第一金属层4、第二金属层5和覆盖于整个集成芯片表面的钝化层8，另衬底1上在阱区2和硅化物阻止区3的外围设置掺杂区6, 掺杂区6嵌在衬底8内成环状包围阱区2和硅化物阻止区3；第一金属层4覆盖阱区2、硅化物阻止区3和掺杂区6，经过加工后，第一金属层4形成熔丝图形41和覆盖在掺杂区6上的金属保护环42。其中，第二金属层5及第一金属层4电性连接，第一金属层4上设置熔丝图形41，第二金属层5上设置熔丝与熔丝及熔丝与集成电路内其它电路的连接线路。 本实施例中, 第二金属层5设在第一金属层4的上方，实际中,也可设置在第一金属层4的下方。衬底1 实际上也是阱区，相对于阱区2衬底是深阱区，整个集成电路都建立在该衬底上。作为衬底的深阱区可以是P阱区也可以是N阱区,当衬底采用P阱区时嵌于其内的阱区2采用N阱区即可，当衬底采用N阱区时嵌于其内的阱区2采用P阱区即可。集成电路制作时，先制作作为衬底的深阱区，再在设定的位置进行额外的掺杂，制作成阱区2即可。
熔丝图形41即可激光修调实现电阻匹配的熔丝，本实施例中在第一金属层4上设置了3个熔丝图形，所述熔丝图形包括两个端头411及熔断区412。熔丝端头为边长为3-4微米的正方块，所述熔断区为长12-14微米、宽0.5-2微米的长方形；且各个熔丝图形之间至少保留9微米的间距。上述熔丝图形的形状与尺寸设计保证在正常的激光照射功率下可以轻易熔断熔丝，并使熔丝的电阻值尽可能的接近普通走线电阻而不至于过大。熔丝图形之间间距设计可保证激光烧熔某一特定熔丝时不影响其它熔丝。熔断区412放置在开窗区内，因为在集成电路制造工艺的后道工序，整个芯片表面会平铺一层钝化层8，以确保内部电路不会被暴露在外部环境中以致被氧化或变性，但是该钝化层8会影响激光对熔丝的照射，因此在对应熔丝熔断区上方的钝化层8上开出窗口81，使熔丝熔断区暴露在外，以保证激光的有效照射。
在集成芯片制作过程中，当熔丝熔断时，熔丝会产生汽化及溅射，熔丝熔断以后会产生残留的金属材料，很有可能改变熔丝下方的衬底材料特性而影响芯片的电性能，因此在熔丝的熔断区下面放置阱区，阱区做浮空处理，不接任何电位，这样，即使熔丝残留在下方形成短路，也只会落在阱区以内，不会对衬底电路产生任何影响。由于现代集成电路工艺常在掺杂区表面生长或淀积出一层金属和硅的硅化物，以降低该区的电阻率，这一工艺步骤会使阱区的电阻率降低，为了提高阱区的电阻率，在阱区上放置与该区同样大小的硅化物阻止区，以防止硅化物产生使阱区的电阻率降低进而最大程度的隔离熔断区对周边电路的影响。
在集成电路版图设计完成以后，需要针对该版图提取寄生参数，在版图的基础上生成电路仿真网表，进行后仿真验证。在电路图上，熔丝有特定的符号与表示方法，而版图上，由于熔丝采用条状金属实现，无法区分普通金属走线与熔丝，造成无法进行版图与电路图对照检测（LVS）及后仿真。因此放置一个熔丝标识层覆盖整个熔丝模块层，用来标识此区域内的熔丝元件，保证LVS与后仿真的正常进行。但在集成电路中不体现熔丝标识层。
在集成芯片中，常常存在多个熔丝或熔丝模块，在进行芯片的整体版图布局时，将各个熔丝放置在一个方向上，这样可以提高激光修调效率，缩短修调时间，节约中测成本。
本实用新型中未具体介绍的部分，均为本领域公知技术，在此不赘述。
上述实施例为本实用新型实现的优选方案，并非限定性穷举，在相同构思下本实用新型还可以有其他变换形式。需要说明的是，在不脱离本实用新型构思的前提下，任何显而易见的替换均在本实用新型保护范围之内。
Claims (8)
1.一种带激光修调工艺的集成芯片结构，包括衬底(1)以及设置在衬底（1）上的第一金属层，其特征在于：所述第一金属层（4）上设置可激光修调的熔丝图形, 第一金属层与衬底（1）之间增设阱区（2），所述阱区（2）嵌入衬底（1）内，该阱区（2）做浮空处理，不接任何电位。
2.根据权利要求1所述的带激光修调工艺的集成芯片结构，其特征在于：还包括设置在阱区（2）与第一金属层之间的硅化物阻止区SAB（3）。
3.根据权利要求1所述的带激光修调工艺的集成芯片结构，其特征在于：与第一金属层相邻上方或下方还设有第二金属层（5）, 第二金属层（5）及第一金属层（4）电性连接，第二金属层（5）设置熔丝与熔丝及熔丝与集成电路内其它电路的连接线路。
4.根据权利要求2所述的带激光修调工艺的集成芯片结构，其特征在于：还包括嵌在衬底（1）上的掺杂区（6），所述掺杂区包围硅化物阻止区SAB（3）及阱区（2），第一金属层覆盖掺杂区,在掺杂区上形成一金属保护环（42）。
5.根据权利要求2所述的带激光修调工艺的集成芯片结构，其特征在于：所述第一金属层（4）上设置多个熔丝图形，所述熔丝图形包括两个端头及熔断区；所述端头为边长为3-4微米的正方块，所述熔断区为具有一定长度、宽0.5-2微米的长方形。
6.根据权利要求5所述的带激光修调工艺的集成芯片结构，其特征在于：各个熔丝图形之间至少保留9微米的间距。
7.根据权利要求6所述的带激光修调工艺的集成芯片结构，其特征在于：还包括覆盖于集成电路表面的钝化层，所述钝化层上对应熔断区的范围开窗。
8.根据权利要求1-7中任意一项所述的带激光修调工艺的集成芯片结构，其特征在于：还包括金属熔丝标识层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320766686.6U CN203562426U (zh) | 2013-11-29 | 2013-11-29 | 一种带激光修调工艺的集成芯片结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320766686.6U CN203562426U (zh) | 2013-11-29 | 2013-11-29 | 一种带激光修调工艺的集成芯片结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203562426U true CN203562426U (zh) | 2014-04-23 |
Family
ID=50512128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320766686.6U Expired - Lifetime CN203562426U (zh) | 2013-11-29 | 2013-11-29 | 一种带激光修调工艺的集成芯片结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203562426U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195619A (zh) * | 2017-05-10 | 2017-09-22 | 南京中感微电子有限公司 | 一种修调电路 |
| CN113410209A (zh) * | 2021-06-09 | 2021-09-17 | 合肥中感微电子有限公司 | 一种修调电路 |
-
2013
- 2013-11-29 CN CN201320766686.6U patent/CN203562426U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195619A (zh) * | 2017-05-10 | 2017-09-22 | 南京中感微电子有限公司 | 一种修调电路 |
| CN107195619B (zh) * | 2017-05-10 | 2019-06-28 | 南京中感微电子有限公司 | 一种修调电路 |
| CN113410209A (zh) * | 2021-06-09 | 2021-09-17 | 合肥中感微电子有限公司 | 一种修调电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101556945B (zh) | 用于为互连焊盘提供结构支撑同时允许信号传导的方法和装置 | |
| US9370103B2 (en) | Low package parasitic inductance using a thru-substrate interposer | |
| CN102013297B (zh) | 阵列式片状电阻器 | |
| CN104656984B (zh) | 触控面板 | |
| CN214098387U (zh) | 显示面板及显示装置 | |
| CN104113323B (zh) | 半导体装置 | |
| CN101930973B (zh) | 静电放电结构及其制造方法 | |
| CN203562426U (zh) | 一种带激光修调工艺的集成芯片结构 | |
| CN101699378A (zh) | 触控面板及其制作方法 | |
| CN105336685A (zh) | 一种具有测试图形的晶圆切割方法 | |
| WO2012042667A9 (ja) | 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 | |
| CN107112281A (zh) | 半导体装置以及其设计方法 | |
| US9619085B2 (en) | Pattern of a capacitive touch device and manufacturing method thereof | |
| CN103606547B (zh) | 一种带激光修调工艺的集成电路版图结构及集成芯片 | |
| CN102573286A (zh) | 多层电路板以及静电放电保护结构 | |
| CN114690921A (zh) | 显示面板、显示装置及制作显示面板的方法 | |
| CN107195619B (zh) | 一种修调电路 | |
| CN207425835U (zh) | 薄膜器件 | |
| CN106325585A (zh) | 具静电防护的触控结构 | |
| CN105321941A (zh) | 半导体结构 | |
| CN105472862A (zh) | 无线充电电路板及无线充电电路板的制作方法 | |
| CN104750280A (zh) | 触控屏的制造方法 | |
| US9345132B2 (en) | Substrate structure and the process manufacturing the same | |
| CN103337492A (zh) | 减少熔丝尖刺的修调结构及其制造方法 | |
| CN103400820A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220706 Address after: 516003 23rd floor, Desai building, No. 12 Yunshan West Road, Huizhou City, Guangdong Province Patentee after: Guangdong Desai Group Co.,Ltd. Address before: Room 2303, 23 / F, Desai technology building, 9789 Shennan Avenue, Nanshan District, Shenzhen, Guangdong 518057 Patentee before: SHENZHEN DESAY MICROELECTRONIC TECHNOLOGY CO.,LTD. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220819 Address after: 516006 No. 101, Hechang fifth Road West, Zhongkai high tech Zone, Huizhou City, Guangdong Province (plant a) Patentee after: Guangdong Desai silicon praseodymium Technology Co.,Ltd. Address before: 516003 23rd floor, Desai building, No. 12 Yunshan West Road, Huizhou City, Guangdong Province Patentee before: Guangdong Desai Group Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140423 |
|
| CX01 | Expiry of patent term |