CN103337492A - 减少熔丝尖刺的修调结构及其制造方法 - Google Patents
减少熔丝尖刺的修调结构及其制造方法 Download PDFInfo
- Publication number
- CN103337492A CN103337492A CN2013102520788A CN201310252078A CN103337492A CN 103337492 A CN103337492 A CN 103337492A CN 2013102520788 A CN2013102520788 A CN 2013102520788A CN 201310252078 A CN201310252078 A CN 201310252078A CN 103337492 A CN103337492 A CN 103337492A
- Authority
- CN
- China
- Prior art keywords
- fuse
- repair
- repairing
- resistance
- spine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种减少熔丝尖刺的修调结构,包括半导体衬底;介质层;形成于介质层上的修调熔丝具有一修调电阻、两探针接触垫及分别用于连接修调电阻和探针接触垫的过渡区,过渡区中具有减少修调电阻熔丝尖刺的修调刻开区;形成在修调熔丝和介质层上的钝化层中分别具有修调刻开区处的释放窗口、修调电阻处和探针接触垫处的压点窗口。本发明还提供减少熔丝尖刺的修调结构的制造方法,利用金属的电迁移特性,使修调刻开区可以改善电迁移和温度引起的熔丝尖刺异常现象,并由此减少后道工艺水汽、聚合物残留,解决由此熔丝尖刺导致的封装失效,机械应力问题,减少成品测试和使用中芯片功能失效和封装等可靠性风险。
Description
技术领域
本发明属于半导体制造工艺技术领域,尤其涉及一种减少熔丝尖刺的修调结构及其制造方法。
背景技术
集成电路领域中,对于需要调整基准电压和基准频率的产品,在芯片中需要设计出被称为修调电阻(Trim resistor)的可调电阻结构,这些修调电阻结构按所需电路性能进行版图设计,经过生产制造后形成功能芯片,在芯片测试时采用合适的测试程序对修调电阻选择性烧断。烧断的结构、模块将不参与芯片的使用,从而通过对修调电阻的选取和结构的改变来达到电路设计者所需要的性能。
修调电阻通常分为熔丝类、齐纳二极管类及薄膜电阻激光修调类三种类别。其中熔丝类修调电阻由于烧断技术对工艺水平和测试精度要求相对简单,利于生产控制,技术也相对成熟而被广泛采用。熔丝类修调电阻根据材料主要分为金属和多晶两种,金属中主要以普遍用于布线的铝及其合金为主。铝的熔点相对较低(660℃),当修调时周期为几毫秒,大小为几百毫安的电流脉冲就可以将熔丝熔断,熔丝开始汽化时大部分金属可熔化并排出,很容易编程,并且对于难熔金属熔丝也可以达到较可靠的修调作用。多晶熔丝熔点比铝高很多(1410℃),并且很脆,在快速加热的过程中容易破裂,要求编程电流脉冲上升的时间足够短,在实际中使用较少。
熔丝类修调原理相同,结构类似,本发明以铝材料熔丝为代表的金属熔丝做背景技术的介绍。结合图1解释熔丝修调电阻的原理,在图1所示为传统的金属熔丝修调的正面结构示意图,其中10为金属铝形成的修调电阻,11a和11b为修调电阻的连接垫(Trim PAD),10a和10b为修调电阻和连接垫的过渡区,12a和12b为修调电阻连接垫上的压点窗口,13为修调电阻上的压点窗口。其中修调电阻10上的压点窗口13利于熔断铝时的能量瞬间释放,利于金属蒸发,窗口的大小可根据具体的需要来定。修调电阻的测试一般采用的都是瞬间大电流,根据导体的物理特性,当电流密度很高(104A/cm2以上)时将引起金属原子的逐渐位移,使金属出现空洞和堆积,这种现象称为电迁移,电迁移的出现加剧了电流密度的增加,根据导体的热导理论,电流流动的过程中电子撞击金属离子会产生热量,且热量和电流密度的大小成正比,电流密度越大越集中,产生的热量越大,当热量达到金属的熔点时,金属出现熔化蒸发,金属熔断后电路断路,从而达到修调的作用。
图2所示为图1中Z1区域放大的正面结构示意图,当在修调电阻连接垫11a、11b的两端加上瞬间大电流时,以电流从左往右为例,根据欧姆定律,电流从修调电阻连接垫11a流到过渡区10a时,电阻有效面积因导体有效横截面积变小,而使电流密度会变大为IR1;当电流从过渡区10a流到修调电阻10时,同样电阻有效面积因导体有效横截面积变小而使电流发生集中,因此电流密度变大成IR2;电流流进修调电阻10后电流密度变成最大IR;经过修调电阻10后电流密度根据导电特性逐步变成IR3和IR4,且电流密度关系遵从IR>IR2、IR3>IR1、IR4。根据导体的电迁移和热导理论,温度最高和电迁移程度最严重的区域为修调电阻10,其次修调电阻10分别和过渡区10a、10b连接的区域温度较高和电迁移程度较严重。根据半导体理论,铝和硅的固浓度受温度的变化而改变,在电路结构中,电子的流动和温度的升高还会导致铝尖刺(Hillock)的发生。如图2所示,当修调电阻10未熔断时,电流从左边流到右边,整个修调电阻结构是一电路回路,当电流IR和导体温度达到电迁移和铝尖刺发生需要的条件时,修调电阻结构中的修调电阻10、过渡区10a和10b已经开始出现了电迁移,温度升高,铝尖刺开始发生。当电流IR和导体温度达到修调电阻10熔断蒸发的条件时,修调电阻10熔断蒸发,整个修调电阻结构断路,电流瞬间切断,电流的能量瞬间停滞,在电流密度发生改变的区域存在很大的能量梯度,与此同时根据导体的温度传递特性,修调电阻10熔断的温度向过渡区10a和10b传递,加剧了电迁移的发生,使能量梯度更大,最终能量通过铝尖刺的方式释放出来。
图3所示为传统的金属熔丝类修调电阻熔断后的正面结构示意图,其中10c和10d分别是修调电阻10熔断后的两端,10e和10f分别为修调电阻10分别到过渡区10a和10b的连接区域发生的铝尖刺现象。
图4为图3中Z2区域放大的侧面结构示意图,其中00为半导体衬底,01为介质层,02为修调金属层,03为钝化层,10e和10f为铝尖刺示例,h1为铝尖刺突起高出钝化层的高度。h1的高度在实际中受具体的铝材料及钝化层的种类和厚度等工艺条件的影响,同时还由测试条件决定,通常h1的高度为修调金属层厚度的1~5倍。
修调电阻结构上铝尖刺的发生,使在原本需要被保护住的修调电阻结构上产生不同程度的破坏,在后道工艺中增加了水汽、聚合物残留的风险。封装过程中,随着半导体技术的发展,要求管芯尺寸越来越小,封装精度越来越高,较严重的铝尖刺在焊接引线时导致短路问题;塑封时塑封料流动性不佳出现气孔、分层问题;注塑压力和热膨胀不佳出现开裂等封装问题;以及特别在对于贴片倒装的工艺中会产生机械应力等问题。在成品测试和使用中,修调电阻结构上的铝尖刺在ESD(静电放电)和强电压下会出现击穿风险,导致芯片功能失效和封装等可靠性风险。
因此,传统的修调电阻结构中,由于修调电阻结构上铝尖刺的出现,会存在后道工艺中水汽、聚合物残留的风险,同时还会产生封装失效,机械应力问题,增加成品测试和使用中芯片功能失效和封装等可靠性风险。
发明内容
本发明的目的是提供一种减少熔丝尖刺的修调结构及其制造方法,使连接修调电阻和探针接触垫之间的过渡区发生的铝尖刺得到减少,以减少水汽、聚合物残留,解决由此铝尖刺导致的封装失效,机械应力问题,减少成品测试和使用中芯片功能失效和封装等可靠性风险。
为了解决上述问题,本发明提供一种减少熔丝尖刺的修调结构,包括:
一介质层,形成于所述半导体衬底上;一修调熔丝,由熔丝淀积形成于所述介质层上,所述修调熔丝具有一修调电阻、两探针接触垫,以及分别用于连接修调电阻和探针接触垫的过渡区,所述过渡区中具有减少修调熔丝尖刺的修调刻开区;以及一钝化层,形成在所述修调熔丝和介质层上,所述钝化层中分别具有对应所述修调刻开区处的释放窗口、对应所述修调电阻处的压点窗口以及对于所述探针接触垫处的压点窗口。
优选的,所述修调电阻中具有改变电流密度大小的弯曲形状。
进一步的,对应所述修调电阻处的压点窗口的大小和形状匹配所述修调电阻的大小和形状。
进一步的,所述修调刻开区与所述过渡区的形状类似或不同。
进一步的,所述修调刻开区与所述过渡区的边界间最短的横向距离大于所述修调电阻的宽度,以及所述修调刻开区与所述修调电阻的边界间最短的横向距离大于所述修调电阻的宽度且小于所述修调电阻的宽度的3倍。
进一步的,所述修调刻开区与所述过渡区的边界间最短的横向距离以及所述修调刻开区与所述修调电阻的边界间最短的横向距离,均等于所述修调电阻的宽度的1.5倍。
进一步的,所述介质层为一步工艺步骤淀积材料形成的单层介质层或多个工艺步骤淀积材料形成的复合介质层。
优选的,所述介质层的厚度为
优选的,所述钝化层采用的材料为未掺杂的氧化层,或者为掺有磷或硼的氧化层,或者为氮化硅层。
优选的,所述钝化层与所述介质层采用的材料不同,所述钝化层和介质层具有的刻蚀选择比大于20∶1。
根据本发明的另一方面,提供一种减少熔丝尖刺的修调结构的制造方法,包括如下步骤:
提供一半导体衬底,在所述半导体衬底上制作一介质层;在所述介质层上淀积熔丝;选取所述熔丝的中间区域进行光刻与刻蚀步骤,去除所述熔丝的中间区域中的部分熔丝,分别暴露出所述介质层的两区域后,形成修调熔丝,所述修调熔丝包括在所述熔丝的中间区域之外的两端分别形成一探针接触垫,在所述熔丝的中间区域中未去除熔丝的部位形成一修调电阻,以及分别形成用于连接修调电阻和探针接触垫的过渡区,所述过渡区中具有减少修调电阻熔丝尖刺的修调刻开区,所述修调刻开区由暴露的所述介质层的一个区域上被去除熔丝的部位形成;淀积钝化层,所述钝化层在所述修调刻开区处对应一释放窗口,对所述钝化层进行压点光刻、刻蚀和优化步骤后,去除所述钝化层中所述修调电阻和所述探针接触垫对应的部位,分别形成一压点窗口。
优选的,将所述修调电阻中的部分位置形成弯曲形状以改变电流密度大小。
进一步的,根据所述修调电阻的大小和形状的更改,将所述修调电阻处的压点窗口的大小和形状进行调整以进行匹配。
进一步的,将所述修调刻开区的形状制成与所述过渡区的形状类似或不同。
进一步的,将所述修调刻开区与所述过渡区的边界间最短的横向距离设置大于所述修调电阻的宽度,以及将所述修调刻开区与所述修调电阻的边界间最短的横向距离,设置成大于所述修调电阻的宽度且小于所述修调电阻的宽度的3倍。
进一步的,将所述修调刻开区与所述过渡区的边界间最短的横向距离以及所述修调刻开区与所述修调电阻的边界间最短的横向距离,均等于所述修调电阻的宽度的1.5倍。
优选的,所述介质层的制造步骤为:在所述半导体衬底上采用一步工艺步骤淀积材料形成单层介质层;或在所述半导体衬底上采用多个工艺步骤由下至上分别淀积材料形成复合介质层。
优选的,所述钝化层采用的材料为未掺杂的氧化层,或者为掺有磷或硼的氧化层,或者为氮化硅层。
优选的,所述钝化层与所述介质层采用的材料不同,所述钝化层和介质层具有的刻蚀选择比大于20∶1。
由上述技术方案可见,本发明提供一种减少熔丝尖刺的修调结构及其制造方法,所述减少熔丝尖刺的修调结构包括一半导体衬底;一介质层,形成于所述半导体衬底上;一修调熔丝,由熔丝淀积形成于所述介质层上,所述修调熔丝具有一修调电阻、两探针接触垫,以及分别用于连接修调电阻和探针接触垫的过渡区,所述过渡区中具有减少修调电阻熔丝尖刺的修调刻开区;一钝化层,形成在所述修调熔丝和介质层上,所述钝化层中分别具有对应所述修调刻开区处的释放窗口、对应所述修调电阻处的压点窗口以及对应所述探针接触垫处的压点窗口,以利用金属的电迁移特性,在连接修调电阻和探针接触垫的过渡区中形成修调刻开区,改善电迁移和温度引起的熔丝尖刺异常现象,并由此减少后道工艺水汽、聚合物残留,解决由此熔丝尖刺导致的封装失效,机械应力问题,减少成品测试和使用中芯片功能失效和封装等可靠性风险。
本发明提供的减少熔丝尖刺的修调结构及其制造方法,不需要增加新的工艺步骤和特殊工艺要求,只是对修调电阻结构的图形做了形状的要求,就能减少熔丝尖刺异常现象。
附图说明
图1是传统的金属熔丝类修调电阻的正面结构示意图;
图2是图1中Z1区域放大的正面结构示意图;
图3是传统的金属熔丝类修调电阻熔断后的正面结构示意图;
图4是图3中Z2区域放大的侧面结构示意图;
图5是本发明减少熔丝尖刺的修调结构的制造方法的流程示意图;
图6至图13是本发明减少熔丝尖刺的修调结构的制造方法;
图14是图13中电流作用下Z4区域放大的正面结构示意图;
图15是图13中的修调电阻熔断后的正面结构示意图;
图16是图15中Z5区域放大的侧面结构示意图;
图17至图20为图13中形成的具有减少熔丝尖刺的修调结构中的修调刻开区和释放窗口以及修调电阻分别做成不同形状的举例。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
以图5所示的流程示意图为例,结合图6至20,对本发明提供的一种减少熔丝尖刺的修调结构的制造方法进行详细阐述。
在步骤S1中,参见图6,提供一半导体衬底30,在所述半导体衬底30上制作一介质层31。
其中,所述半导体衬底30可以是硅衬底、锗硅衬底、III-V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。本实施例中采用的是硅衬底。
其中,所述介质层31的厚度为如果所述介质层31的厚度偏薄,后续刻蚀过程中由于工艺波动等因数,所述介质层31容易被刻蚀,如果所述介质层31被刻尽,所述半导体衬底30将裸露出来,污染物容易从该区域进入到所述半导体衬底30内部,影响到电性及可靠性问题;同时如果裸露出所述半导体衬底30,在发生修调结构的端头出现的熔端点会塌陷到所述半导体衬底30上形成短路,修调飞溅出的残留物与所述半导体衬底30连接,导致其他的潜在风险。并且所述介质层31的厚度偏薄,会导致在发生修调结构的下方的寄生现象明显,影响管芯的工作性能,尤其对于频率要求较高的产品。
此外,所述介质层31的制作可以是单独一步工艺步骤淀积材料完成的单层介质层,也可以是多个工艺步骤由下至上分别淀积材料完成的复合介质层。优选的,所述介质层31达到厚度后具有较佳的平坦度,这样做可以保证后续工艺制得的修调熔丝具有较小的台阶差。
在步骤S2中,参见图7,在所述介质层31上淀积熔丝32。
所述熔丝使用的材料通常为多晶硅和金属。优选的,所述熔丝采用的材料为多晶硅时,其多晶硅材料为Si(硅),在后续工艺需对硅做重掺杂,所述熔丝的厚度为优选的,在本实施例中,以金属来做熔丝材料进行阐述,由于布线金属可以是第一层金属、第二层金属......等多层次,在布线金属进行第一层金属、第二层金属......等多层次中的某一层的同时完成所述熔丝的淀积。因此所述熔丝采用的金属为用于布线连接的金属,其金属材料为Al(铝)或Cu(铜)或铝合金或铝铜合金,所述熔丝的厚度一般在优选的,所述熔丝的厚度为
在步骤S3中,参见图8,选取所述熔丝的中间区域进行光刻与刻蚀步骤,去除所述熔丝的中间区域中的部分熔丝,分别暴露出所述介质层的两区域后,形成修调熔丝。所述形成修调熔丝包括:
在所述熔丝的中间区域之外的两端分别形成一探针接触垫32c,在所述熔丝的中间区域中未去除熔丝的部位形成一修调电阻32a,以及分别形成用于连接修调电阻32a和探针接触垫32c的过渡区32b,所述过渡区32b中具有减少修调电阻熔丝尖刺的修调刻开区32b’,所述修调刻开区32b’由暴露的所述介质层的一个区域上被去除熔丝的部位形成。其中,所述修调电阻32a和过渡区32b形成修调结构,31a为所述修调结构下方暴露出的所述介质层的另一区域。
图9为图8的正面结构示意图,其中的31a、32a,32b,32b’、32c分别和图8中的31a、32a,32b,32b’,32c一一对应。
为了更好的解释用于减少尖刺的修调熔丝,请参见图10。图10为图9中Z3区域放大的正面结构示意图,其中d为所述修调电阻32a的宽度,d1和d2分别为所述修调刻开区32b’的边界到过渡区32b的边界之间的横向距离,d3和d4分别为所述修调刻开区32b’的边界到所述修调电阻32a的边界和探针接触垫32c的边界的横向距离。
优选的,所述修调刻开区32b’的边界到过渡区32b的边界的横向距离d1和d2中最短的横向距离以及所述修调刻开区32b’的边界到所述修调电阻32a的边界的最短的横向距离d3均大于所述修调电阻32a的宽度d,且所述修调刻开区32b’的边界到所述修调电阻32a的边界的最短的横向距离d3小于所述修调电阻32a的宽度d的3倍,所述修调刻开区32b’的边界到所述探针接触垫32c的边界的横向距离d4无严格要求。在本发明最佳实施例中,所述修调刻开区32b’的边界到过渡区32b的边界的最短的横向距离和所述修调刻开区32b’的边界到所述修调电阻32a的边界的最短的横向距离距为所述修调电阻32a的宽度d的1.5倍。原因在于必须保证所述修调电阻32a的宽度最细,以保证所述修调电阻32a上的电流密度最大,否则首先发生电迁移和熔断的是所述修调电阻32a之外的区域,并且通过实验和观察,进行模拟后发现传统修调结构上熔丝尖刺基本只发生在距离修调电阻宽度d的1.5倍到2.5倍距离内,如果d3大于d的3倍外,制作具有减少熔丝尖刺的修调刻开区32b’的效果不佳甚至没有效果。
优选的,去除所述熔丝的中间区域中的部分熔丝的过程中,将所要形成的所述修调电阻32a中的部分位置形成弯曲形状以改变电流密度大小。而所述修调刻开区32b’的形状可以是和所述连接修调电阻和探针接触垫的过渡区类似的图形或不同的图形,但是所述修调刻开区32b’的特征尺寸的大小可以根据需求变化,但需要d1、d2、d3的大小必须大于d,优选的,d1、d2、d3的大小为d的1.5倍。
在步骤S4中,淀积钝化层33后,形成图11所示的淀积钝化层后的剖面示意图。其中,33a、33b、33b’、33c、33d分别和图8中的32a、32b、32b’、32c、31a一一对应,33b’为所述钝化层33在所述修调刻开区32b’处所对应的释放窗口,且释放窗口33b’的大小和形状与所述修调刻开区32b’一致。
所述钝化层33作为保护层使用,作为保护层要求具有较好的填充能力、一定的应力要求、抗划伤和耐腐蚀,因此所述钝化层33可以是氧化层,或是掺磷或硼的氧化层,也可以是氮化硅层等。
结合图11,参见图12和13,图12所示为本发明实施例中形成的减少熔丝尖刺的修调结构的剖面示意图,图13所示为图12对应的本发明实施例中形成的减少熔丝尖刺的修调结构的正面结构示意图,在对所述钝化层33进行压点光刻、刻蚀和优化步骤后,去除所述钝化层33中所述修调电阻32a和所述探针接触垫32c对应的部位,分别形成一压点窗口。其中,34a为所述修调电阻32a区域上方的压点窗口,34c为所述探针接触垫32c的压点窗口,在压点窗口34a内刻蚀尽所述钝化层33,露出所述修调电阻32a下方的介质层31a,以使修调时所述修调电阻32a处熔断的金属熔丝能足够的被蒸发出来,释放能量。
刻蚀去除部分钝化层形成所述压点窗口时,所述钝化层33与所述介质层31采用的材料应不同。刻蚀程序需要保证所述钝化层和所述介质层31使用的材料的刻蚀选择比大于20∶1,避免钝化过刻蚀可能会刻尽介质层31a而露出所述半导体衬底30,后期修调后所述修调电阻的熔丝飞溅和半导体衬底30导通,引起沾污物、腐蚀液导致的可靠性风险。
参见图14,图14所示是图13中电流作用下Z4区域放大的正面结构示意图:
结合图2,对比分析本实施例的结构特点,流过所述修调电阻32a的电流为IR’和图2中IR对比,其中IR5、IR6、IR7、IR8分别和图2中的IR1、IR2、IR3、IR4对比,IR5的电流通过所述过渡区33b后分成两股电流分别为IR6a和IR6b,IR7的电流通过所述过渡区33b后也分成两股电流分别为IR7a和IR7b。
当通过所述压点窗口34c使所述探针接触垫32c接通电源后,所述修调电阻的两端加上瞬间大电流时,以电流从左往右为例,根据欧姆定律,电阻有效面积因导体有效横截面积变小,电流从所述探针接触垫32c变成IR5后,分成两股电流IR6a和IR6b,经过所述修调电阻32a后电流变成最大的IR’,经过所述修调电阻32a后电流密度根据导电特性又分成两股电流IR7a和IR7b,逐步又合并成IR8,且电流密度关系遵从IR’>IR6a、IR6b、IR7a、IR7b>IR5、IR6、IR7、IR8,电流密度的大小和电迁移程度成正比,从所述修调电阻结构的金属宽度上做改变,使电流合理分配在一定比例下,才能保证修调结构的合理性和可行性,这是图10中d、d1、d2、d3、d4之间关系的主要原因。
进一步的,当所述修调电阻32a的两端加上瞬间大电流时,在所述修调电阻32a未熔断之前,电流从左边流到右边,整个所述修调电阻32a是个电路回路,当电流IR’和导体温度达到电迁移和尖刺发生需要的条件时,所述修调结构32a、除修调刻开区32b’区域外的过渡区32b也开始出现了电迁移,温度升高,尖刺开始发生。当电流IR’和导体温度达到所述修调电阻32a熔断蒸发的条件时,所述修调电阻32a熔断蒸发,整个所述修调结构断路,电流瞬间切断,电流的能量瞬间停滞,在从所述修调电阻32a到修调刻开区32b’区域外的过渡区32b中电流密度发生改变的区域存在很大的能量梯度,与此同时根据导体的温度传递特性,所述修调电阻32a熔断的温度向所述修调刻开区32b’区域外的过渡区32b传递,加剧了电迁移的发生,使能量梯度更大,这时候在电流IR6和IR6a、IR6b以及IR7和IR7a、IR7b连接的节点上电迁移开始发生了,但此时电迁移沿着能量较小的修调刻开区32b’传递,也即修调刻开区32b’成了电迁移的能量释放区,通过修调刻开区32b’上的释放窗口33b’可有效的使得铝尖刺向上发生的程度减轻,从而达到减少修调电阻铝尖刺的效果;
进一步的,图15是图13示出的修调电阻熔断后的正面结构示意图,32d为图13中修调电阻32a修调熔断后的图形,中间熔丝已经熔断和蒸发,33e(33f)对应图13中的33b’(亦对应图9中的32b’),电迁移产生的能量使熔丝填充了图13中的33b’(亦填充了图9中的32b’)。
进一步的,图16是图15中Z5区域放大的侧面结构示意图,其中30为所述半导体衬底,31为所述介质层,32为形成有修调电阻的熔丝层,33为所述钝化层,h2为本实例中产生的熔丝尖刺高于所述钝化层的高度,可通过实验验证得到h2的高度明显小于h1。
进一步的,图17至图20是对图13的结构图形的举例:
参见图13,结合图8和图9,所述修调刻开区32b’和释放窗口33b’形成的位置和形状一一对应,所述修调刻开区32b’和释放窗口33b’的图形为矩形时,矩形的长度为L1、宽度为L2,长宽L1、L2可以根据需求变化,但需要满足和图10中d、d1、d2、d3的关系。
图17为具有减少熔丝尖刺的修调结构中的修调刻开区和释放窗口做成圆形的示例,只需要满足和图10中d、d1、d2、d3的关系;
图18为具有减少熔丝尖刺的修调结构中的修调刻开区和释放窗口做成三角形的示例,只需要满足和图10中d、d1、d2、d3的关系;
图19为具有减少熔丝尖刺的修调结构中的修调刻开区和释放窗口做成三角形,但修调电阻做成拐角形状的示例,只需要满足和图10中d、d1、d2、d3的关系;
图20为具有减少熔丝尖刺的修调结构中的修调刻开区和释放窗口做成矩形,但修调电阻做成具有弧形形状的示例,只需要满足和图10中d、d1、d2、d3的关系。
本发明适用于半导体制造中常见的修调电阻制作方法,包括熔丝类、齐纳二极管类及薄膜电阻激光修调类等修调电阻制作方法。本发明也适用于半导体制造中常见的非修调电阻制作方法。
此外,利用本发明修调电阻的制造方法制作特殊的产品结构和器件结构,也是属于本发明保护范围。
通过本发明提供的减少熔丝尖刺的修调结构的制造方法制作一种减少熔丝尖刺的修调结构,结合图12可知,所述减少熔丝尖刺的修调结构包括:
一半导体衬底30;一介质层31,形成于所述半导体衬底30上;一修调熔丝,由熔丝32淀积形成于所述介质层31上,所述修调熔丝具有一修调电阻32a、两探针接触垫32c,以及分别用于连接修调电阻32a和探针接触垫32c的过渡区32b,所述过渡区32b中具有减少修调电阻熔丝尖刺的修调刻开区32b’;
一钝化层,形成在所述修调熔丝和介质层31上,所述钝化层33中分别具有对应所述修调刻开区32b’处的释放窗口33b’、对应所述修调电阻32a处的压点窗口34a以及对于所述探针接触垫32c处的压点窗口34c。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (24)
1.一种减少熔丝尖刺的修调结构,包括:
一半导体衬底;
一介质层,形成于所述半导体衬底上;
一修调熔丝,由熔丝淀积形成于所述介质层上,所述修调熔丝具有一修调电阻、两探针接触垫,以及分别用于连接修调电阻和探针接触垫的过渡区,所述过渡区中具有减少修调熔丝尖刺的修调刻开区;以及
一钝化层,形成在所述修调熔丝和介质层上,所述钝化层中分别具有对应所述修调刻开区处的释放窗口、对应所述修调电阻处的压点窗口以及对于所述探针接触垫处的压点窗口。
2.如权利要求1所述的减少熔丝尖刺的修调结构,其特征在于,所述修调电阻中具有改变电流密度大小的弯曲形状。
3.如权利要求2所述的减少熔丝尖刺的修调结构,其特征在于,对应所述修调电阻处的压点窗口的大小和形状匹配所述修调电阻的大小和形状。
4.如权利要求2所述的减少熔丝尖刺的修调结构,其特征在于,所述修调刻开区与所述过渡区的形状类似或不同。
5.如权利要求1所述的减少熔丝尖刺的修调结构,其特征在于,所述修调刻开区与所述过渡区的边界间最短的横向距离大于所述修调电阻的宽度,以及所述修调刻开区与所述修调电阻的边界间最短的横向距离大于所述修调电阻的宽度且小于所述修调电阻的宽度的3倍。
6.如权利要求5所述的减少熔丝尖刺的修调结构,其特征在于,所述修调刻开区与所述过渡区的边界间最短的横向距离以及所述修调刻开区与所述修调电阻的边界间最短的横向距离,均等于所述修调电阻的宽度的1.5倍。
9.如权利要求1所述的减少熔丝尖刺的修调结构,其特征在于,所述介质层为一步工艺步骤淀积材料形成的单层介质层或多个工艺步骤淀积材料形成的复合介质层。
11.如权利要求1所述的减少熔丝尖刺的修调结构,其特征在于,所述钝化层采用的材料为未掺杂的氧化层,或者为掺有磷或硼的氧化层,或者为氮化硅层。
12.如权利要求1所述的减少熔丝尖刺的修调结构,其特征在于,所述钝化层与所述介质层采用的材料不同,所述钝化层和介质层具有的刻蚀选择比大于20∶1。
13.一种减少熔丝尖刺的修调结构的制造方法,包括如下步骤:
提供一半导体衬底,在所述半导体衬底上制作一介质层;
在所述介质层上淀积熔丝;
选取所述熔丝的中间区域进行光刻与刻蚀步骤,去除所述熔丝的中间区域中的部分熔丝,分别暴露出所述介质层的两区域后,形成修调熔丝,所述修调熔丝包括在所述熔丝的中间区域之外的两端分别形成一探针接触垫,在所述熔丝的中间区域中未去除熔丝的部位形成一修调电阻,以及分别形成用于连接修调电阻和探针接触垫的过渡区,所述过渡区中具有减少修调熔丝尖刺的修调刻开区,所述修调刻开区由暴露的所述介质层的一个区域上被去除熔丝的部位形成;
淀积钝化层,所述钝化层在所述修调刻开区处对应一释放窗口,对所述钝化层进行压点光刻、刻蚀和优化步骤后,去除所述钝化层中所述修调电阻和所述探针接触垫对应的部位,分别形成一压点窗口。
14.如权利要求13所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,将所述修调电阻中的部分位置形成弯曲形状以改变电流密度大小。
15.如权利要求14所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,根据所述修调电阻的大小和形状的更改,将所述修调电阻处的压点窗口的大小和形状进行调整以进行匹配。
16.如权利要求14所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,将所述修调刻开区的形状制成与所述过渡区的形状类似或不同。
17.如权利要求13所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,将所述修调刻开区与所述过渡区的边界间最短的横向距离设置大于所述修调电阻的宽度,以及将所述修调刻开区与所述修调电阻的边界间最短的横向距离,设置成大于所述修调电阻的宽度且小于所述修调电阻的宽度的3倍。
18.如权利要求17所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,将所述修调刻开区与所述过渡区的边界间最短的横向距离以及所述修调刻开区与所述修调电阻的边界间最短的横向距离,均等于所述修调电阻的宽度的1.5倍。
20.如权利要求13所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,所述熔丝采用的材料为金属时,所述熔丝采用的金属与用于布线连接的金属铝、铜、铝合金或铝铜合金的材料相同且同步形成,所述熔丝的厚度为
21.如权利要求13所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,所述介质层的制造步骤为:在所述半导体衬底上采用一步工艺步骤淀积材料形成单层介质层;或在所述半导体衬底上采用多个工艺步骤由下至上分别淀积材料形成复合介质层。
23.如权利要求13所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,所述钝化层采用的材料为未掺杂的氧化层,或者为掺有磷或硼的氧化层,或者为氮化硅层。
24.如权利要求13所述的减少熔丝尖刺的修调结构的制造方法,其特征在于,所述钝化层与所述介质层采用的材料不同,所述钝化层和介质层具有的刻蚀选择比大于20∶1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310252078.8A CN103337492B (zh) | 2013-06-21 | 2013-06-21 | 减少熔丝尖刺的修调结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310252078.8A CN103337492B (zh) | 2013-06-21 | 2013-06-21 | 减少熔丝尖刺的修调结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103337492A true CN103337492A (zh) | 2013-10-02 |
CN103337492B CN103337492B (zh) | 2016-06-29 |
Family
ID=49245628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310252078.8A Active CN103337492B (zh) | 2013-06-21 | 2013-06-21 | 减少熔丝尖刺的修调结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103337492B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106486479A (zh) * | 2015-08-26 | 2017-03-08 | 瑞萨电子株式会社 | 半导体器件 |
CN109087904A (zh) * | 2018-08-01 | 2018-12-25 | 深圳市南硕明泰科技有限公司 | 修调电阻及其制备方法 |
CN109613420A (zh) * | 2019-01-30 | 2019-04-12 | 上海华虹宏力半导体制造有限公司 | 芯片的测试方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420456A (en) * | 1992-04-02 | 1995-05-30 | International Business Machines Corporation | ZAG fuse for reduced blow-current application |
US6323111B1 (en) * | 1999-10-28 | 2001-11-27 | Agere Systems Guardian Corp | Preweakened on chip metal fuse using dielectric trenches for barrier layer isolation |
US20020017729A1 (en) * | 1999-01-25 | 2002-02-14 | Macpherson John | Sacrificial bond pads for laser configured integrated circuits |
CN101546749A (zh) * | 2008-03-27 | 2009-09-30 | 联发科技股份有限公司 | 电子熔丝结构 |
CN203351590U (zh) * | 2013-06-21 | 2013-12-18 | 杭州士兰集成电路有限公司 | 减少熔丝尖刺的修调结构 |
-
2013
- 2013-06-21 CN CN201310252078.8A patent/CN103337492B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420456A (en) * | 1992-04-02 | 1995-05-30 | International Business Machines Corporation | ZAG fuse for reduced blow-current application |
US20020017729A1 (en) * | 1999-01-25 | 2002-02-14 | Macpherson John | Sacrificial bond pads for laser configured integrated circuits |
US6323111B1 (en) * | 1999-10-28 | 2001-11-27 | Agere Systems Guardian Corp | Preweakened on chip metal fuse using dielectric trenches for barrier layer isolation |
CN101546749A (zh) * | 2008-03-27 | 2009-09-30 | 联发科技股份有限公司 | 电子熔丝结构 |
CN203351590U (zh) * | 2013-06-21 | 2013-12-18 | 杭州士兰集成电路有限公司 | 减少熔丝尖刺的修调结构 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106486479A (zh) * | 2015-08-26 | 2017-03-08 | 瑞萨电子株式会社 | 半导体器件 |
CN109087904A (zh) * | 2018-08-01 | 2018-12-25 | 深圳市南硕明泰科技有限公司 | 修调电阻及其制备方法 |
CN109087904B (zh) * | 2018-08-01 | 2021-02-09 | 成都光启机电设备工程有限公司 | 修调电阻及其制备方法 |
CN109613420A (zh) * | 2019-01-30 | 2019-04-12 | 上海华虹宏力半导体制造有限公司 | 芯片的测试方法 |
CN109613420B (zh) * | 2019-01-30 | 2021-04-06 | 上海华虹宏力半导体制造有限公司 | 芯片的测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103337492B (zh) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8089105B2 (en) | Fuse link structures using film stress for programming and methods of manufacture | |
KR100808997B1 (ko) | 퓨즈 소자 및 그 절단 방법 | |
US6633055B2 (en) | Electronic fuse structure and method of manufacturing | |
US8476735B2 (en) | Programmable semiconductor interposer for electronic package and method of forming | |
CN104425438B (zh) | 集成电路及其制造方法 | |
CN102157490A (zh) | 半导体器件和提高电熔断器的电阻值的方法 | |
CN101740543A (zh) | 用于集成电路器件的熔丝结构 | |
CN103337492A (zh) | 减少熔丝尖刺的修调结构及其制造方法 | |
US20070252238A1 (en) | Tungstein plug as fuse for IC device | |
CN102569176A (zh) | 制备双大马士革结构的方法 | |
CN103000614A (zh) | 半导体器件部件及方法 | |
US20190386091A1 (en) | Aluminum Compatible Thin-Film Resistor (TFR) and Manufacturing Methods | |
CN203351590U (zh) | 减少熔丝尖刺的修调结构 | |
CN103094250B (zh) | 一种修调电阻及其制造方法 | |
KR20140117907A (ko) | 이퓨즈 소자 및 이의 제조방법 | |
CN106972000A (zh) | 半导体集成电路装置及其制造方法 | |
US9548270B2 (en) | Electrical fuse with metal line migration | |
CN102428563A (zh) | 形成用于集成电路的电断金属熔丝的结构和方法 | |
CN105489582B (zh) | 半导体芯片及其形成方法 | |
CN102915921A (zh) | 通过装设附加保护层以在运送期间保护半导体装置的反应性金属表面的技术 | |
US8822993B2 (en) | Integrated circuit including sensor structure, related method and design structure | |
CN202352661U (zh) | 用于集成电路芯片最终测试微调的熔线电路 | |
CN203179876U (zh) | 一种修调电阻 | |
CN106876326B (zh) | 具有激光熔丝的集成电路及其形成方法 | |
CN104347594A (zh) | 硅通孔测试结构及其测试方法和形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |