KR20140117907A - 이퓨즈 소자 및 이의 제조방법 - Google Patents

이퓨즈 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20140117907A
KR20140117907A KR1020130032835A KR20130032835A KR20140117907A KR 20140117907 A KR20140117907 A KR 20140117907A KR 1020130032835 A KR1020130032835 A KR 1020130032835A KR 20130032835 A KR20130032835 A KR 20130032835A KR 20140117907 A KR20140117907 A KR 20140117907A
Authority
KR
South Korea
Prior art keywords
region
insulating film
electron
fuse portion
cathode
Prior art date
Application number
KR1020130032835A
Other languages
English (en)
Inventor
김덕기
Original Assignee
인텔렉추얼디스커버리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉추얼디스커버리 주식회사 filed Critical 인텔렉추얼디스커버리 주식회사
Priority to KR1020130032835A priority Critical patent/KR20140117907A/ko
Publication of KR20140117907A publication Critical patent/KR20140117907A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

애노드, 캐소드 및 이들을 연결하는 퓨즈부를 구비하는 이퓨즈 소자로서, 상기 이퓨즈 소자는, 상기 퓨즈부 상에 형성된 절연막을 포함하되, 상기 퓨즈부는 제1 영역, 및 상기 제1 영역에 비해 높은 녹는점을 가지는 제2 영역을 포함하고, 상기 절연막은 일부의 상기 제1 영역 상에 형성되는 압축 스트레스 절연막; 및 상기 퓨즈부 상의 영역 중, 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역에 형성되는 인장 스트레스 절연막을 포함할 수 있다.

Description

이퓨즈 소자 및 이의 제조방법{eFUSE DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본원은 이퓨즈 소자 및 이의 제조방법에 관한 것이다.
로직(logic)이나 메모리 소자와 같은 반도체 기술 분야에서, 퓨즈는 다양한 목적을 구현하기 위해 사용되고 있다. 예를 들면, DRAM과 같은 메모리 소자는 수많은 셀로 구성되는데, 이 중 한 개의 셀에 결함이 발생하더라도 메모리 소자 전체가 불량품으로 판정되므로, 퓨즈는 불량 메모리 셀을 리던던시 메모리 셀로 대체하는 리페어 공정을 위해 사용됨으로써 수율을 높일 수 있다.
또는, 퓨즈는 웨이퍼 및 웨이퍼에서 X/Y coordinate location을 포함하는 각 칩의 자료를 확인하는 칩 확인(chip identification), 또는 팹아웃 이후 단계에서 칩들 각각의 특성을 최적화시키는 칩 커스토마이제이션(chip customization) 등을 위해 사용될 수 있다.
이러한 퓨즈는, 프로그램 방법에 따라, 크게 레이저 퓨즈와 이퓨즈로 구분될 수 있다. 레이저 퓨즈는 레이저를 이용하여 선택적으로 프로그램(즉, 단선)시킬 수 있도록 구성되고, 이퓨즈는 전류(또는 전압)를 이용하여 선택적으로 프로그램시킬 수 있도록 구성된다.
레이저 퓨즈는 레이저가 사용되기 때문에 레이저가 도달할 수 있는 위치에 형성되어야 한다. 이러한 기술적 제약으로 인해, 레이저 퓨즈는 에폭시와 같은 불투명 보호막의 형성 이전 단계에서만 프로그램될 수 있다. 따라서, 레이저 퓨즈는 제한적인 용도로만 사용될 수 있다. 또한, 레이저 퓨즈는 고가의 레이저 장치가 요구될 뿐만 아니라, 프로그램 공정을 위한 별도의 시간이 필요하다.
한편, 이퓨즈의 경우, 전기적 방법을 사용하여 프로그램할 수 있기 때문에, 필요한 프로그램 과정은 별도의 고가 장치 없이도 제품의 전기적 테스트 과정 내에서 수행될 수 있다.
현재의 이퓨즈는 실리사이드(silicide)/폴리실리콘(poly silicon)으로 이루어진 레지스터(resistor)에 전압(voltage)을 가함으로써, 실리사이드의 일렉트로마이그레이션(electromigration)이나 단선(rupture) 등의 현상을 이용하여, 저항의 차이를 유발함으로써 정보를 저장한다.
이와 관련하여, 미국 공개 특허 제 2012/0261793호(발명의 명칭: ELEC TRICAL FUSE AND METHOD OF MAKING THE SAME)에는 퓨즈부에 리세스(recess)를 형성하여 전류 폭주 효과(current-crowding/divergence effect)를 유발시킴으로써 프로그래밍 전류를 낮춘 이퓨즈를 개시하고 있다.
본원은 프로그램을 위해 요구되는 전류(또는 전압)가 낮은 이퓨즈 소자 및 이의 제조방법을 제공하는 것을 목적으로 한다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면에 따른 이퓨즈 소자는, 퓨즈부 상에 형성된 절연막을 포함하되, 상기 퓨즈부는 제1 영역, 및 상기 제1 영역에 비해 높은 녹는점을 가지는 제2 영역을 포함하고, 상기 절연막은, 일부의 상기 제1 영역 상에 형성되는 압축 스트레스 절연막; 및 상기 퓨즈부 상의 영역 중, 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역에 형성되는 인장 스트레스 절연막을 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 절연막은, 프로그램 시, 상기 퓨즈부를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 상기 퓨즈부에 인가할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 2 측면에 따른 이퓨즈 소자는, 퓨즈부 상에 형성된 절연막을 포함하되, 캐소드는 상기 퓨즈부에 비해 높은 녹는점을 가지고, 상기 절연막은, 상기 퓨즈부 상의 영역 중, 일부의 영역에 형성되는 압축 스트레스 절연막; 및 상기 퓨즈부 상의 영역 중, 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역에 형성되는 인장 스트레스 절연막을 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 절연막은, 프로그램 시, 상기 퓨즈부를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 상기 퓨즈부에 인가할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 3 측면에 따른 이퓨즈 소자의 제조방법은, 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 형성하는 단계; 상기 퓨즈부 상에 절연막을 형성하는 단계를 포함하되, 상기 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 형성하는 단계에서, 상기 퓨즈부는 제1 영역, 및 상기 제1 영역과 인접하며, 상기 제1 영역에 비해 높은 녹는점을 가지는 제2 영역을 포함하도록 형성되고, 상기 절연막을 형성하는 단계는, 일부의 상기 제1 영역 상에 압축 스트레스 절연막을 형성하는 단계, 및 상기 퓨즈부 상의 영역 중 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역 에 인장 스트레스 절연막을 형성하는 단계를 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 절연막을 형성하는 단계에서, 상기 절연막은, 프로그램 시, 상기 퓨즈부를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 상기 퓨즈부에 인가하도록 형성될 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 4 측면에 따른 이퓨즈 소자의 제조방법은, 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 형성하는 단계; 상기 퓨즈부 상에 절연막을 형성하는 단계를 포함하되, 상기 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 형성하는 단계에서, 상기 캐소드는 상기 퓨즈부에 비해 높은 녹는점을 가지도록 형성되고, 상기 절연막을 형성하는 단계는, 상기 퓨즈부 상의 영역 중, 일부의 영역에 압축 스트레스 절연막을 형성하는 단계, 및 상기 퓨즈부 상의 영역 중, 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역에 인장 스트레스 절연막을 형성하는 단계를 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 절연막을 형성하는 단계에서, 상기 절연막은, 프로그램 시, 상기 퓨즈부를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 상기 퓨즈부에 인가하도록 형성될 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 이퓨즈 소자의 퓨즈부 상에 절연막을 포함함으로써 퓨즈부를 구성하는 원자들의 전자적 이동 효과 및 열적 이동 효과에 스트레스 이동 효과를 보강적으로 더하고, 퓨즈부가 서로 다른 녹는점을 갖는 영역을 포함함으로써 서로 다른 녹는점을 갖는 영역의 경계에서 플럭스 다이버전스(flux divergence)를 높일 수 있다. 따라서, 낮은 전류(또는 전압)에서도 쉽게 프로그램이 가능한 이퓨즈 소자를 구현할 수 있다.
도 1은 본원의 일 실시예에 따른 이퓨즈 소자에 포함된 애노드, 캐소드, 및 퓨즈부와 절연막을 개략적으로 나타낸 평면도이다.
도 2 는 도 1의 A-A' 방향으로 절단한 경우의 애노드, 캐소드, 및 퓨즈부와 절연막을 포함하는 본원의 일 실시예에 따른 이퓨즈 소자의 단면도이다.
도 3은 본원의 일 실시예에 따른 이퓨즈 소자에 포함된 퓨즈부의 제1 영역 및 제2 영역의 경계가 도 1에 도시된 경계와 다른 위치에 형성된 경우를 개략적으로 나타낸 평면도이다.
도 4는 도 3의 A-A' 방향으로 절단한 경우의 애노드, 캐소드, 및 퓨즈부와 절연막을 포함하는 본원의 일 실시예에 따른 이퓨즈 소자의 단면도이다.
도 5는 본원의 다른 실시예에 따른 이퓨즈 소자에 포함된 애노드, 캐소드, 및 퓨즈부와 절연막을 개략적으로 나타낸 평면도이다.
도 6은 도 5의 A-A' 방향으로 절단한 경우의 애노드, 캐소드, 및 퓨즈부와 절연막을 포함하는 본원의 다른 실시예에 따른 이퓨즈 소자의 단면도이다.
도 7은 본원의 일 실시예 및 다른 실시예에 따른 이퓨즈 소자의 제조방법을 나타낸 전체 순서도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
참고로, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 하측, 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 2에서 보았을 때 위쪽이 상측, 아래쪽이 하측 등이 될 수 있다. 다만, 본원의 실시예의 다양한 실제적인 적용에 있어서는, 상측과 하측이 반대가 되는 등 다양한 방향으로 배치될 수 있을 것이다.
이하 첨부된 도면을 참조하여 본원을 상세히 설명하기로 한다.
도 1은 본원의 일 실시예에 따른 이퓨즈 소자 포함된 애노드, 캐소드, 및 퓨즈부와 절연막을 개략적으로 나타낸 평면도이고, 도 2는 도 1의 A-A' 방향으로 절단한 경우의 애노드, 캐소드, 및 퓨즈부와 절연막을 포함하는 본원의 일 실시예에 따른 이퓨즈 소자의 단면도이다. 또한, 도 3은 본원의 일 실시예에 따른 이퓨즈 소자에 포함된 퓨즈부의 제1 영역(51) 및 제2 영역(53)의 경계가 도 1에 도시된 경계과 다른 위치에 형성된 경우를 개략적으로 나타낸 평면도이고, 도 4는 도 3의 A-A' 방향으로 절단한 경우의 애노드, 캐소드, 및 퓨즈부와 절연막을 포함하는 본원의 일 실시예에 따른 이퓨즈 소자의 단면도이다.
또한, 도 5는 본원의 다른 실시예에 따른 이퓨즈 소자에 포함된 애노드, 캐소드, 및 퓨즈부와 절연막을 개략적으로 나타낸 평면도이고, 도 6은 도 5의 A-A' 방향으로 절단한 경우의 애노드, 캐소드, 및 퓨즈부와 절연막을 포함하는 본원의 일 실시예에 따른 이퓨즈 소자의 단면도이다.
도 7은 본원의 일 실시예 및 다른 실시예에 따른 이퓨즈 소자의 제조방법을 나타낸 전체 순서도이다.
우선, 본원의 일 실시예에 따른 이퓨즈 소자(1)(이하 '본 이퓨즈 소자'라 함)에 대해 설명한다.
여기서, 이퓨즈 소자(1)는 단위 이퓨즈일 수도 있고, 집적 회로에 내장된 형태로 구비되는 이퓨즈일 수도 있다.
도 1 내지 도 4를 참조하면, 본 이퓨즈 소자(1)는 애노드(10), 캐소드(30) 및 이를 연결하는 퓨즈부(50)를 포함한다.
본 이퓨즈 소자(1)는 캐소드(30)와 애노드(10) 사이에 전위차를 형성하여 퓨즈부(50)를 경유하는 프로그램 전류를 흘림으로써 프로그램이 수행된다.
도 2 및 도 4를 참조하면, 애노드(10), 캐소드(30), 및 퓨즈부(50)는 STI 산화막(Oxide)(20) 상에 형성된 기판(40) 상에 형성된다.
퓨즈부(50)는 제1 영역(51)을 포함한다.
또한, 퓨즈부(50)는 제1 영역(51)에 비해 높은 녹는점을 가지는 제2 영역(53)을 포함한다.
서로 다른 녹는점을 가지는 제1 영역(51)과 제2 영역(53)의 경계에서는 퓨즈부(50)를 구성하는 원자들의 전자적-이동에 의한 플럭스 다이버전스(flux divergence)가 쉽게 형성될 수 있다. 따라서, 제1 영역(51)과 제2 영역(53)의 경계에서의 원자 이동 효과가 보다 증대될 수 있다.
예를 들어, 제1 영역(51) 및 제2 영역(53)은 금속 실리사이드를 포함할 수 있다. 이 때, 제2 영역(53)은 제1 영역(51)에 비해 높은 녹는점을 가지는 금속을 포함시킨 금속 실리사이드로 이루어질 수 있다.
이 때, 제1 영역(51)은 캐소드(30)에 비해 애노드(10)에 인접할 수 있고, 또한, 제2 영역(53)은 애노드(10)에 비해 캐소드(30)에 인접할 수 있다.
도 1 및 도 3을 참조하면, 후술하는 바와 같이 결과적으로 퓨즈부(50)를 구성하는 원자들은 캐소드(30)에서 애노드(10) 방향으로 이동(도 1에서는 B 방향, 도 3에서는 B와 C가 보강 중첩되는 방향)하게 되는데, 이 때, 녹는점이 높은 제2 영역(53)이 캐소드(30)에 인접하게 위치하고, 녹는점이 낮은 제1 영역(51)이 애노드(10)에 인접하게 위치함으로써, 캐소드(30)에서 애노드(10) 방향의 플럭스 다이버전스를 보다 쉽게 형성시켜 원자들의 이동 효과를 보강할 수 있다.
도 1 내지 도 4를 참조하면, 제1 영역(51)은 애노드(10)와 연결될 수 있고, 제2 영역(53)은 캐소드(30)와 연결될 수 있다. 따라서, 제1 영역(51)과 애노드(10)는 같은 물질로 이루어질 수 있고, 제2 영역(53)과 캐소드(30)는 같은 물질로 이루어질 수 있다.
본 이퓨즈 소자(1)는 절연막(70)을 포함한다.
도 1 내지 도 4에 도시된 바와 같이, 절연막(70)은 퓨즈부(50) 상에 형성된다.
절연막(70)은 후술하는 바와 같이, 퓨즈부(50)에 스트레스를 인가하여 퓨즈부(50)를 구성하는 원자들의 이동 효과를 증대시킬 수 있다.
절연막(70)은 일부의 제1 영역(51) 상에 형성되는 압축 스트레스 절연막(71)을 포함한다. 또한, 절연막(70)은 퓨즈부(50) 상의 영역 중, 압축 스트레스 절연막(71)이 형성되지 않은 나머지 영역에 형성되는 인장 스트레스 절연막(73)을 포함한다.
압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은, 후술하는 바와 같이, 이들 각각에 의해 발생되는 스트레스 차이에 의해 퓨즈부(50)를 구성하는 원자들의 이동 효과를 보강할 수 있다. 따라서, 원자들이 보다 쉽게 이동될 수 있어 낮은 구동 전압에서도 프로그래밍이 쉽게 될 수 있다.
이 때, 절연막(70)은, 예를 들어 질화막(nitride), 및 산화막(oxide) 중 하나 이상을 포함할 수 있다. 보다 구체적으로, 압축 스트레스 절연막(71)은 인장성 질화막(tensile nitride) 또는 인장성 산화막(tensile oxide)일 수 있고, 인장 스트레스 절연막(73)은 압축성 질화막(compressive nitride) 또는 압축성 산화막(compressive oxide)일 수 있다.
메모리 소자의 집적화(integration)에 질화막 또는 산화막이 주로 사용되는데, 이러한 기존의 질화막 또는 산화막 공정을 이용하여 증착 조건 등만 조절함으로써 압축 스트레스 절연막(71) 및 인장 스트레스 절연막(73)을 형성할 수 있다. 따라서, 절연막(70)을 추가적인 공정없이 효율적으로 형성할 수 있다.
다만, 다른 조성의 박막들 역시 압축 스트레스 절연막(71) 및 인장 스트레스 절연막(73) 사이의 스트레스 특성에서의 차이를 구현할 수 있다는 점에서, 사용가능한 절연막(70)의 물질은 예시된 질화막, 및 산화막 중 어느 하나 이상을 포함하는 박막들로 한정되지 않는다.
절연막(70)은, 프로그램 시, 퓨즈부(50)를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 퓨즈부(50)에 인가할 수 있다.
후술하는 바와 같이, 퓨즈부(50)를 구성하는 원자들은 일렉트로 마이그레이션에 의한 전자적-이동 효과와 열적 확산에 의한 열적-이동 효과에 의해 이동될 수 있는데, 절연막(70)은 이러한 원자들의 이동 효과에 스트레스 이동 효과를 보강적으로 더해지도록 함으로써, 퓨즈부(50)의 프로그램을 위해 요구되는 전류를 보다 낮출 수 있다.
퓨즈부(50)에는 프로그램 시, 퓨즈부(50)를 구성하는 원자들의 전자적-이동(electro-migration)에 의해 전자적-공핍 영역 및 전자적-축적 영역이 형성될 수 있다.
퓨즈부(50)를 경유하는 프로그램 전류는 퓨즈부(50)를 구성하는 원자들의 전자적-이동을 유발시킬 수 있다. 이러한 전자적-이동은, 전도 전자들의 운동량이 퓨즈부(50)를 구성하는 원자들로 전달됨으로써 나타나는 원자들의 공간적 이동 현상이다. 이러한 현상으로 인해, 퓨즈부(50) 내에 전자적-공핍 영역과 전자적-축적 영역을 형성시킬 수 있고, 전자적-공핍 영역에 의해 초래되는 퓨즈부(50)의 저항 증가는 이퓨즈 소자(1)의 프로그램 원리로 이용된다.
도 1을 참조하면, 전자적-이동은 프로그램 전류를 구성하는 전자들의 운동량에 의해 나타나므로, 퓨즈부(50)에서의 위치에 상관없이 캐소드(30)에서 애노드(10)로 방향(B 방향)으로 발생된다.
이 때, 압축 스트레스 절연막(71)은 전자적-공핍 영역에 압축 스트레스(compressive stress)를 인가할 수 있다. 반면, 인장 스트레스 절연막(73)은 전자적-축적 영역에 인장 스트레스(tensile stress)를 인가할 수 있다.
이를 통해, 전자적-공핍 영역에 인가되는 압축 스트레스 및 전자적-축적 영역에 인가되는 인장 스트레스 사이의 차이로 인해, 전자적-공핍 영역에서 전자적-축적 영역으로 향하는 방향의 힘이 전자적-공핍 영역과 전자적-축적 영역의 경계에 위치하는 원자들에 인가될 수 있다.
따라서, 전자적-공핍 영역에 원자가 공핍되는 현상과 전자적-축적 영역에 원자가 축적되는 현상은 이러한 스트레스에 기인한 원자들의 이동 효과에 의해 더욱 증대될 수 있다. 따라서, 본 이퓨즈 소자(1)는 더 낮은 전류의 조건 아래에서도 쉽게 프로그램될 수 있다.
압축 스트레스 절연막(71)은 전자적-공핍 영역 상에 형성될 수 있다. 반면, 인장 스트레스 절연막(73)은 전자적-축적 영역 상에 형성될 수 있다.
이를 통해, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은 각각 전자적-공핍 영역과 전자적-축적 영역에 보다 직접적으로 스트레스를 인가할 수 있다.
이 때, 전자적-공핍 영역은 제1 영역(51)에 형성될 수 있다.
전자적-공핍 영역은 제1 영역(51) 내에서도, 도 1 및 도 2에 도시된 제1 영역(51)과 제2 영역(53)의 경계에 인접하게 형성될 수 있다. 이는 제1 영역(51)과 제2 영역(53)의 경계에서 가장 쉽게 플럭스 다이버전스가 형성되므로, 제1 영역(51)과 제2 영역(53)의 경계 부근에서 가장 많은 원자의 이동 효과가 발생되기 때문이다.
도 1 및 도 2를 참조하면, 인장 스트레스 절연막(73)은 전자적-축적 영역, 제2 영역(53), 애노드(10), 및 캐소드(30) 상에 형성될 수 있다.
즉, 전자적-공핍 영역 상에만 압축 스트레스 절연막(71)을 형성하고, 나머지 영역(전자적-축적 영역, 제2 영역(53), 애노드(10), 및 캐소드(30)) 상에는 인장 스트레스 절연막(73)을 형성함으로써, 전자적-공핍 영역과의 스트레스 차이에 의한 플럭스 다이버전스가 전체적으로 쉽게 발생될 수 있어, 프로그램 전류에 의한 원자들의 전자적-이동 효과를 전체적으로 증대시킬 수 있다. 따라서, 이퓨즈 소자(1)가 낮은 전류에서도 프로그램이 쉽게 될 수 있다.
도 1 및 도 2를 참조하면, 제1 영역(51) 및 제2 영역(53)의 경계는 애노드(10)에 비해 캐소드(30)에 인접한 위치에 형성될 수 있다.
앞서 설명한 바와 같이, 퓨즈부(50)를 구성하는 원자들은 캐소드(30)에서 애노드(10) 방향으로 이동하므로, 플럭스 다이버전스가 최대인 제1 영역(51)과 제2 영역(53)의 경계를 캐소드(30)에 가깝게 위치시켜, 퓨즈부(50)를 구성하는 원자들의 이동효과를 전체적으로 증대시킬 수 있다.
한편, 앞서 설명한 바와 같이, 프로그램 전류는 통상적인 이퓨즈 소자(1)의 프로그램을 위해 이용되는 일렉트로 마이그레이션(electromigration, 또는 전자적 이동 현상)을 유발할 수 있다. 하지만, 퓨즈부(50)가 텅스텐, 알루미늄 및 구리와 같은 금속성 물질로 형성되고, 소정의 크기적 조건을 충족하는 경우, 이퓨즈 프로그램을 위해 이용될 수 있는 원자의 열적 확산에 의한 열적-이동 현상이 일렉트로 마이그레이션에 비해 무시할 수 없는 수준으로 나타날 수 있다. 따라서, 아래에서는 퓨즈부(50)를 구성하는 원자들의 일렉트로마이그레이션 뿐만 아니라, 열적-이동 현상이 모두 고려된 본원의 다른 실시예에 따른 이퓨즈 소자(1)에 대해 설명한다.
퓨즈부(50)에는, 프로그램 시, 퓨즈부(50)를 구성하는 원자들의 전자적-이동에 의한 전자적-공핍 영역과 열적-이동(thermo-migration)에 의한 열적-공핍 영역이 중첩되는 공핍 영역이 형성될 수 있다.
또한, 퓨즈부(50)에는 전자적-이동에 의한 전자적-축적 영역과 열적-이동에 의한 열적-축적 영역이 중첩되는 축적 영역이 형성될 수 있다.
도 3의 B는 퓨즈부(50)를 구성하는 원자들이 전자적-이동에 의해 이동되는 방향이고, 도 3의 C는 열적-이동에 의해 이동되는 방향이다.
도 3을 참조하면, 퓨즈부(50)를 구성하는 원자들은 열적-이동에 의해서 퓨즈부(50)의 중앙으로부터 캐소드(30)와 애소드(10)를 향하는 방향(C 방향)으로 이동하게 된다. 이는, 원자들의 열적-이동은 퓨즈부(50) 내의 온도 구배 때문에 발생하기 때문에, 원자들은 온도가 가장 높은 퓨즈부(50)의 중앙에서 온도가 낮은 캐소드(30)와 애노드(10) 방향으로 이동하게 된다.
따라서, 도 3을 참조하면, 열적-이동에 의해 퓨즈부(50)의 중앙에서 캐소드(30)를 향하는 방향으로 이동하는 원자들과, 전자적-이동에 의해 캐소드(30)에서 퓨즈부(50)의 중앙을 향하는 방향으로 이동하는 원자들은 서로 플럭스가 상쇄되므로, 원자들의 이동이 거의 없다고 볼 수 있다.
반면, 퓨즈부(50)의 중앙과 애노드(10) 사이에서는, 열적-이동과 전자적-이동이 중첩되므로, 전자적-이동에 의한 전자적-공핍 영역과 열적-이동에 의한 열적-공핍 영역이 중첩되는 공핍 영역과, 전자적-이동에 의한 전자적-축적 영역과 열적-이동에 의한 열적-축적 영역이 중첩되는 축적 영역이 형성될 수 있다.
여기서, 원자들이 퓨즈부(50)의 중앙에서 애노드(10) 방향으로 이동하므로, 공핍 영역은 애노드(10)에 비해 퓨즈부(50)의 중앙에 인접하게 형성되고, 축적 영역은 퓨즈부(50)의 중앙에 비해 애노드(10)에 인접하게 형성될 수 있다.
이 때, 압축 스트레스 절연막(71)은 공핍 영역에 압축 스트레스를 인가할 수 있다. 반면, 인장 스트레스 절연막(73)은 축적 영역에 인장 스트레스를 인가할 수 있다.
이를 통해, 공핍 영역에 인가되는 압축 스트레스 및 축적 영역에 인가되는 인장 스트레스 사이의 차이로 인해, 공핍 영역에서 축적 영역으로 향하는 방향의 힘이 공핍 영역과 축적 영역의 경계에 위치하는 원자들에 인가될 수 있다.
따라서, 공핍 영역에 원자가 공핍되는 현상과 축적 영역에 원자가 축적되는 현상은 이러한 스트레스에 기인한 원자들의 이동 효과에 의해 더욱 증대될 수 있다. 따라서, 본 이퓨즈 소자(1)는 더 낮은 전류의 조건 아래에서도 쉽게 프로그램될 수 있다.
압축 스트레스 절연막(71)은 공핍 영역 상에 형성될 수 있다. 반면, 인장 스트레스 절연막(73)은 축적 영역 상에 형성될 수 있다.
이를 통해, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은 각각 공핍 영역과 축적 영역에 보다 직접적으로 스트레스를 인가할 수 있다.
이 때, 공핍 영역은 제1 영역(51)에 형성될 수 있다.
공핍 영역은 제1 영역(51) 내에서도, 도 3 및 도 4에 도시된 제1 영역(51)과 제2 영역(53)의 경계에 인접하게 형성될 수 있다. 이는 제1 영역(51)과 제2 영역(53)의 경계에서 가장 쉽게 플럭스 다이버전스가 형성되므로, 제1 영역(51)과 제2 영역(53)의 경계 부근에서 가장 많은 원자의 이동 효과가 발생되기 때문이다.
도 3 및 도 4를 참조하면, 인장 스트레스 절연막(73)은 축적 영역, 제2 영역(53), 애노드(10) 및 캐소드(30) 상에 형성될 수 있다.
즉, 공핍 영역 상에만 압축 스트레스 절연막(71)을 형성하고, 나머지 영역(공핍 영역, 제2 영역(53), 애노드(10) 및 캐소드(30)) 상에는 인장 스트레스 절연막(73)을 형성함으로써, 공핍 영역과의 스트레스 차이에 의한 플럭스 다이버전스가 전체적으로 쉽게 발생될 수 있어, 원자들의 이동 효과를 증대시킬 수 있다. 따라서, 이퓨즈 소자(1)가 낮은 전류에서도 프로그램이 쉽게 될 수 있다.
도 3 및 도 4를 참조하면, 제1 영역(51) 및 제2 영역(53)의 경계는 퓨즈부(50)의 중간에 형성될 수 있다.
앞서 설명한 바와 같이, 퓨즈부(50)를 구성하는 원자들은 퓨즈부(50)의 중앙에서 애노드(10) 방향으로 이동하므로, 플럭스 다이버전스가 최대인 제1 영역(51)과 제2 영역(53)의 경계를 퓨즈부(50)의 중앙에 위치시켜, 퓨즈부(50)를 구성하는 원자들의 이동 효과를 전체적으로 증대시킬 수 있다.
한편, 본원의 다른 실시예에 따른 이퓨즈 소자(1)에 대해 설명한다. 다만, 앞서 살핀 본원의 일 실시예에 따른 이퓨즈 소자(1)에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
본원의 다른 실시예에 따른 이퓨즈 소자(1)는 애노드(10), 캐소드(30) 및 이들을 연결하는 퓨즈부(50)를 포함한다.
이 때, 캐소드(30)는 퓨즈부(50)에 비해 높은 녹는점을 가진다.
서로 다른 녹는점을 가지는 캐소드(30)와 퓨즈부(50)의 경계에서는 퓨즈부(50)를 구성하는 원자들의 전자적-이동에 의한 플럭스 다이버전스(flux divergence)가 쉽게 형성될 수 있다. 따라서, 캐소드(30)에서 애노드(10) 방향으로 원자가 이동하는 효과를 보다 증대시킬 수 있다.
이 때, 애노드(10)와 퓨즈부(50)는 같은 물질로 이루어질 수 있다. 예를 들어, 애노드(10)와 퓨즈부(50)는 같은 금속 실리사이드로 이루어질 수 있다.
본원의 다른 실시예에 따른 이퓨즈 소자(1)는 절연막(70)을 포함한다.
도 5 및 도 6을 참조하면, 절연막(70)은 퓨즈부(50) 상에 형성된다.
절연막(70)은 퓨즈부(50) 상의 영역 중, 일부의 영역에 형성되는 압축 스트레스 절연막(71)을 포함한다. 또한, 절연막(70)은 퓨즈부(50) 상의 영역 중, 압축 스트레스 절연막(71)이 형성되지 않은 나머지 영역에 형성되는 인장 스트레스 절연막(73)을 포함한다.
이 때, 절연막(70)은 프로그램 시, 퓨즈부(50)를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 퓨즈부(50)에 인가할 수 있다.
앞서 설명한 바와 같이, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은, 이들 각각에 의해 발생되는 스트레스 차이에 의해 퓨즈부(50)를 구성하는 원자들의 이동 효과를 보강할 수 있다. 따라서, 원자들이 보다 쉽게 이동될 수 있어 낮은 구동 전압에서도 프로그래밍이 쉽게 될 수 있다.
퓨즈부(50)에는 프로그램 시, 원자들의 전자적-이동에 의해 전자적-공핍 영역, 및 전자적-축적 영역이 형성될 수 있다.
앞서 설명한 바와 같이, 퓨즈부(50)를 경유하는 프로그램 전류는 퓨즈부(50)를 구성하는 원자들의 전자적-이동을 유발시키는데, 이로 인해, 퓨즈부(50) 내에는 전자적-공핍 영역과 전자적-축적 영역을 형성될 수 있다.
이 때, 압축 스트레스 절연막(71)은 전자적-공핍 영역에 압축 스트레스를 인가하고, 인장 스트레스 절연막(73)은 전자적-축적 영역에 인장 스트레스를 인가할 수 있다.
따라서, 전자적-공핍 영역에 원자가 공핍되는 현상과 전자적-축적 영역에 원자가 축적되는 현상은 이러한 스트레스에 기인한 원자들의 이동 효과에 의해 더욱 증대될 수 있다. 따라서, 본원의 다른 실시예에 따른 이퓨즈 소자(1)는 더 낮은 전류의 조건 아래에서도 쉽게 프로그램될 수 있다.
이 때, 압축 스트레스 절연막(71)은 전자적-공핍 영역 상에 형성될 수 있다. 인장 스트레스 절연막(73)은 전자적-축적 영역 상에 형성될 수 있다.
이를 통해, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은 각각 전자적-공핍 영역과 전자적-축적 영역에 보다 직접적으로 스트레스를 인가할 수 있다.
또한, 인장 스트레스 절연막(73)은 전자적-축적 영역뿐만 아니라, 애노드(10) 및 캐소드(30) 상에도 형성될 수 있다.
즉, 전자적-공핍 영역 상에만 압축 스트레스 절연막(71)을 형성하고, 나머지 영역(전자적-축적 영역, 애노드(10), 및 캐소드(30)) 상에는 인장 스트레스 절연막(73)을 형성함으로써, 프로그램 전류에 의한 원자들의 전자적-이동 효과를 전체적으로 증대시킬 수 있다.
한편, 본원의 일 실시예에 따른 이퓨즈 소자(1)의 제조방법(이하 '본 이퓨즈 소자의 제조방법'이라 함)에 대해 설명한다. 다만, 앞서 살핀 본원의 일 실시예에 따른 이퓨즈 소자(1)에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
본 이퓨즈 소자(1)의 제조방법은, 애노드(10), 캐소드(30) 및 이들을 연결하는 퓨즈부(50)를 형성하는 단계(S1000)를 포함한다.
애노드(10), 캐소드(30) 및 이들을 연결하는 퓨즈부(50)를 형성하는 단계(S1000)에서, 퓨즈부(50)는, 제1 영역(51), 및 제1 영역(51)과 인접하며 제1 영역(51)에 비해 높은 녹는점을 가지는 제2 영역(53)을 포함하도록 형성된다.
앞서 설명한 바와 같이, 서로 다른 녹는점을 가지는 제1 영역(51)과 제2 영역(53)의 경계에서는 퓨즈부(50)를 구성하는 원자들의 이동을 위한 플럭스 다이버전스(flux divergence)가 쉽게 형성될 수 있다. 따라서, 제1 영역(51)과 제2 영역(53)의 경계에서의 원자 이동 효과가 보다 증대될 수 있다.
이 때, 제1 영역(51) 및 제2 영역(53)은 금속 실리사이드를 포함하여 형성될 수 있다. 이 때, 제2 영역(53)은 제1 영역(51)에 비해 높은 녹는점을 가지는 금속을 포함시킨 금속 실리사이드일 수 있다.
또한, 제1 영역(51)과 애노드(10)는 같은 금속 실리사이드로 형성될 수 있다. 또한, 제2 영역(53)과 캐소드(30)는 같은 금속 실리사이드로 형성될 수 있다.
본 이퓨즈 소자(1)의 제조방법은, 퓨즈부(50) 상에 절연막(70)을 형성하는 단계(S3000)를 포함한다.
절연막(70)을 형성하는 단계(S3000)는, 일부의 제1 영역(51) 상에 압축 스트레스 절연막(71)을 형성하는 단계를 포함한다. 또한, 절연막(70)을 형성하는 단계(S3000)는, 압축 스트레스 절연막(71)이 형성되지 않은 나머지 영역에 인장 스트레스 절연막(73)을 형성하는 단계를 포함한다.
이 때, 압축 스트레스 절연막(71) 및 인장 스트레스 절연막(73)은 증착 공정을 통해 형성될 수 있다. 여기서, 증착 공정은 스퍼터링 증착 공정 등과 같은 물리적 기상 증착 공정(PVD) 또는 플라즈마 강화 화학 기상 증착 공정 등과 같은 화학적 기상 증착 공정(CVD) 등일 수 있다.
절연막(70)을 형성하는 단계(S3000)에서, 절연막(70)은, 프로그램 시, 퓨즈부(50)를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 퓨즈부(50)에 인가하도록 형성될 수 있다.
앞서 설명한 바와 같이, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은, 이들 각각에 의해 발생되는 스트레스 차이에 의해 퓨즈부(50)를 구성하는 원자들의 이동 효과를 보강할 수 있다. 따라서, 원자들이 보다 쉽게 이동될 수 있어 낮은 구동 전압에서도 프로그래밍이 쉽게 될 수 있다.
예를 들어, 압축 스트레스 절연막(71)은 인장성 질화막(tensile nitride)일 수 있고, 인장 스트레스 절연막(73)은 압축성 질화막(compressive nitride)일 수 있다. 이 때, 메모리 소자의 집적화(integration)에 질화막 또는 산화막이 주로 사용되는데, 이러한 기존의 질화막 또는 산화막 공정을 이용하여 증착 조건 등만 조절함으로써 압축 스트레스 절연막(71) 및 인장 스트레스 절연막(73)을 형성할 수 있다. 따라서, 절연막(70)을 추가적인 공정없이 효율적으로 형성할 수 있다.
애노드(10), 캐소드(30), 및 이들을 연결하는 퓨즈부(50)를 형성하는 단계(S1000)에서, 퓨즈부(50)는 프로그램 시, 원자들의 전자적-이동에 의해 전자적-공핍 영역, 및 전자적-축적 영역이 발생되도록 형성될 수 있다.
이 때, 압축 스트레스 절연막(71)을 형성하는 단계에서, 압축 스트레스 절연막(71)은 전자적-공핍 영역에 압축 스트레스를 인가하도록 형성될 수 있다. 또한, 인장 스트레스 절연막(73)을 형성하는 단계에서, 인장 스트레스 절연막(73)은 전자적-축적 영역에 인장 스트레스를 인가하도록 형성될 수 있다.
이를 통해, 전자적-공핍 영역에 인가되는 압축 스트레스 및 전자적-축적 영역에 인가되는 인장 스트레스 사이의 차이로 인해, 전자적-공핍 영역에서 전자적-축적 영역으로 향하는 방향의 힘이 전자적-공핍 영역과 전자적-축적 영역의 경계에 위치하는 원자들에 인가될 수 있다.
예를 들어, 절연막(70)을 형성하는 단계(S3000)에서, 압축 스트레스 절연막(71)은 전자적-공핍 영역 상에 형성될 수 있고, 인장 스트레스 절연막(73)은 전자적-축적 영역 상에 형성될 수 있다.
이를 통해, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은 각각 전자적-공핍 영역과 전자적-축적 영역에 보다 직접적으로 스트레스를 인가할 수 있다.
한편, 애노드(10), 캐소드(30), 및 이들을 연결하는 퓨즈부(50)를 형성하는 단계(S1000)에서, 퓨즈부(50)는, 프로그램 시, 앞서 설명한 바와 같이 원자들의 전자적-이동에 의해 전자적-공핍 영역, 및 전자적-축적 영역이 발생되도록 형성될 수도 있으나, 이와 다른 실시예로서 원자들의 전자적-이동에 의한 전자적-공핍 영역과 열적-이동에 의한 열적-공핍 영역이 중첩되는 공핍 영역, 및 전자적-이동에 의한 전자적-축적 영역과 열적-이동에 의한 열적-축적 영역이 중첩되는 축적 영역이 발생되도록 형성될 수도 있다.
이와 같은 경우, 앞서 설명한 바와 같이, 도 3을 참조하면 퓨즈부(50)의 중앙과 애노드(10) 사이에서는 열적-이동과 전자적-이동이 중첩되므로, 전자적-이동에 의한 전자적-공핍 영역과 열적-이동에 의한 열적-공핍 영역이 중첩되는 공핍 영역과, 전자적-이동에 의한 전자적-축적 영역과 열적-이동에 의한 열적-축적 영역이 중첩되는 축적 영역이 형성될 수 있다.
이 때, 압축 스트레스 절연막(71)을 형성하는 단계에서, 압축 스트레스 절연막(71)은 공핍 영역에 압축 스트레스를 인가하도록 형성될 수 있다. 또한, 인장 스트레스 절연막(73)을 형성하는 단계에서, 인장 스트레스 절연막(73)은 축적 영역에 인장 스트레스를 인가하도록 형성될 수 있다.
이를 통해, 공핍 영역에 인가되는 압축 스트레스 및 축적 영역에 인가되는 인장 스트레스 사이의 차이로 인해, 공핍 영역에서 축적 영역으로 향하는 방향의 힘이 공핍 영역과 축적 영역의 경계에 위치하는 원자들에 인가될 수 있다.
예를 들어, 절연막(70)을 형성하는 단계(S3000)에서, 압축 스트레스 절연막(71)은 공핍 영역 상에 형성될 수 있고, 인장 스트레스 절연막(73)은 축적 영역 상에 형성될 수 있다.
이를 통해, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은 각각 공핍 영역과 축적 영역에 보다 직접적으로 스트레스를 인가할 수 있다.
한편, 본원의 다른 실시예에 따른 이퓨즈 소자(1)의 제조방법에 대해 설명한다. 다만, 앞서 살핀 본원의 일 실시예와 다른 실시예에 따른 이퓨즈 소자(1), 및 본원의 일 실시예에 따른 이퓨즈 소자(1)의 제조방법에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
본원의 다른 실시예에 따른 이퓨즈 소자(1)의 제조방법은, 애노드(10), 캐소드(30) 및 이들을 연결하는 퓨즈부(50)를 형성하는 단계(S1000)를 포함한다.
애노드(10), 캐소드(30) 및 이들을 연결하는 퓨즈부(50)를 형성하는 단계(S1000)에서, 캐소드(30)는 퓨즈부(50)에 비해 높은 녹는점을 가지도록 형성된다.
앞서 설명한 바와 같이, 서로 다른 녹는점을 가지는 캐소드(30)와 퓨즈부(50)의 경계에서는 퓨즈부(50)를 구성하는 원자들의 이동을 위한 플럭스 다이버전스(flux divergence)가 쉽게 형성될 수 있다. 따라서, 캐소드(30)에서 퓨즈부(50)를 향하는 방향으로 원자가 이동하는 효과를 보다 증대시킬 수 있다.
이 때, 애노드(10)와 퓨즈부(50)는 같은 물질로 형성될 수 있다. 예를 들어, 애노드(10)와 퓨즈부(50)는 같은 금속 실리사이드로 형성될 수 있다.
본 이퓨즈 소자(1)의 제조방법은, 퓨즈부(50) 상에 절연막(70)을 형성하는 단계(S3000)를 포함한다.
절연막(70)을 형성하는 단계(S3000)는, 퓨즈부(50) 상의 영역 중, 일부의 영역에 압축 스트레스 절연막(71)을 형성하는 단계를 포함한다. 또한, 절연막(70)을 형성하는 단계(S3000)는, 퓨즈부(50) 상의 영역 중, 압축 스트레스 절연막(71)이 형성되지 않은 나머지 영역에 인장 스트레스 절연막(73)을 형성하는 단계를 포함한다.
이 때, 압축 스트레스 절연막(71) 및 인장 스트레스 절연막(73)은 증착 공정을 통해 형성될 수 있다. 여기서, 증착 공정은 스퍼터링 증착 공정 등과 같은 물리적 기상 증착 공정(PVD) 또는 플라즈마 강화 화학 기상 증착 공정 등과 같은 화학적 기상 증착 공정(CVD) 등일 수 있다.
절연막(70)을 형성하는 단계(S3000)에서, 절연막(70)은, 프로그램 시, 퓨즈부(50)를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 퓨즈부(50)에 인가하도록 형성될 수 있다.
앞서 설명한 바와 같이, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은, 이들 각각에 의해 발생되는 스트레스 차이에 의해 퓨즈부(50)를 구성하는 원자들의 이동 효과를 보강할 수 있다. 따라서, 원자들이 보다 쉽게 이동될 수 있어 낮은 구동 전압에서도 프로그래밍이 쉽게 될 수 있다.
애노드(10), 캐소드(30), 및 이들을 연결하는 퓨즈부(50)를 형성하는 단계(S1000)에서, 퓨즈부(50)는 프로그램 시, 원자들의 전자적-이동에 의해 전자적-공핍 영역, 및 전자적-축적 영역이 발생되도록 형성될 수 있다.
이 때, 압축 스트레스 절연막(71)을 형성하는 단계에서, 압축 스트레스 절연막(71)은 전자적-공핍 영역에 압축 스트레스를 인가하도록 형성될 수 있다. 또한, 인장 스트레스 절연막(73)을 형성하는 단계에서, 인장 스트레스 절연막(73)은 전자적-축적 영역에 인장 스트레스를 인가하도록 형성될 수 있다.
이를 통해, 전자적-공핍 영역에 인가되는 압축 스트레스 및 전자적-축적 영역에 인가되는 인장 스트레스 사이의 차이로 인해, 전자적-공핍 영역에서 전자적-축적 영역으로 향하는 방향의 힘이 전자적-공핍 영역과 전자적-축적 영역의 경계에 위치하는 원자들에 인가될 수 있다.
예를 들어, 절연막(70)을 형성하는 단계(S3000)에서, 압축 스트레스 절연막(71)은 전자적-공핍 영역 상에 형성될 수 있고, 인장 스트레스 절연막(73)은 전자적-축적 영역 상에 형성될 수 있다.
이를 통해, 압축 스트레스 절연막(71)과 인장 스트레스 절연막(73)은 각각 전자적-공핍 영역과 전자적-축적 영역에 보다 직접적으로 스트레스를 인가할 수 있다.
본원의 일 실시예 및 다른 실시예에 따른 이퓨즈 소자(1)는, 퓨즈부(50) 상에 절연막(70)을 포함함으로써 퓨즈부(50)를 구성하는 원자들의 전자적 이동 효과 및 열적 이동 효과에 스트레스 이동 효과를 보강적으로 더하고, 퓨즈부(50)가 서로 다른 녹는점을 갖는 영역을 포함함으로써 서로 다른 녹는점을 갖는 영역의 경계에서 플럭스 다이버전스(flux divergence)가 쉽게 발생되도록 하여, 낮은 전류(또는 전압)에서도 쉽게 프로그램이 가능하다.
이에 더하여, 증가된 이동 효과에 의해, 프로그램 이전 및 이후에 각각 측정되는 퓨즈부(50)의 저항들 사이의 비율(post/pre resistance ratio)가 향상되기 때문에, 이퓨즈 소자(1)를 센싱하기 위한 회로의 면적이 감소될 수 있다. 예를 들면, 저항들의 비율이 증가될 경우, 이퓨즈 소자(1)의 상태는 넓은 면적이 요구되는 차동 센싱 회로(differential sensing circuit)이 아니라, 감소된 면적 내에 집적될 수 있는 단일-단자 센싱 회로(single-ended sensing circuit)를 통해서도 센싱될 수 있다.
또한, 본원의 일 실시예 및 다른 실시예에 따른 이퓨즈 소자(1)의 제조방법은 통상적으로 메모리 소자의 집적화 시에 사용되는 질화막 또는 산화막 형성 공정을 이용하여 절연막(70)을 형성할 수 있으므로, 추가 공정 없이도 용이하게 낮은 프로그래밍 전류(또는 전압)을 갖는 이퓨즈 소자(1)를 제조할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
1: 이퓨즈 소자 10: 애노드
20: STI 산화막(STI Oxide) 30: 캐소드
40: 기판 50: 퓨즈부
70: 절연막 51: 제1 영역
53: 제2 영역 71: 압축 스트레스 절연막
73: 인장 스트레스 절연막

Claims (25)

  1. 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 구비하는 이퓨즈(eFUSE) 소자에 있어서,
    상기 퓨즈부 상에 형성된 절연막을 포함하되,
    상기 퓨즈부는,
    제1 영역, 및 상기 제1 영역과 인접하며 상기 제1 영역에 비해 높은 녹는점을 가지는 제2 영역을 포함하고,
    상기 절연막은,
    일부의 상기 제1 영역 상에 형성되는 압축 스트레스 절연막; 및
    상기 퓨즈부 상의 영역 중, 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역에 형성되는 인장 스트레스 절연막을 포함하는 것인 이퓨즈 소자.
  2. 제 1 항에 있어서,
    상기 제1 영역은 상기 캐소드에 비해 상기 애노드에 인접하고, 상기 제2 영역은 상기 애노드에 비해 상기 캐소드에 인접한 것인 이퓨즈 소자.
  3. 제 2 항에 있어서,
    상기 절연막은,
    프로그램 시, 상기 퓨즈부를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 상기 퓨즈부에 인가하는 것인 이퓨즈 소자.
  4. 제 3 항에 있어서,
    상기 퓨즈부에는,
    프로그램 시, 상기 원자들의 전자적-이동(electro-migration)에 의해 전자적-공핍 영역, 및 전자적-축적 영역이 형성되고,
    상기 압축 스트레스 절연막은 상기 전자적-공핍 영역에 압축 스트레스(compressive stress)를 인가하고, 상기 인장 스트레스 절연막은 상기 전자적-축적 영역에 인장 스트레스(tensile stress)를 인가하는 것인 이퓨즈 소자.
  5. 제 4 항에 있어서,
    상기 압축 스트레스 절연막은 상기 전자적-공핍 영역 상에 형성되고,
    상기 인장 스트레스 절연막은 상기 전자적-축적 영역 상에 형성되는 것인 이퓨즈 소자.
  6. 제 5 항에 있어서,
    상기 전자적-공핍 영역은 상기 제1 영역에 형성되는 것인 이퓨즈 소자.
  7. 제 6 항에 있어서,
    상기 인장 스트레스 절연막은,
    상기 전자적-축적 영역, 상기 제2 영역, 상기 애노드, 및 상기 캐소드 상에 형성되는 것인 이퓨즈 소자.
  8. 제 4 항에 있어서,
    상기 제1 영역 및 상기 제2 영역의 경계는 상기 애노드에 비해 상기 캐소드에 인접한 위치에 형성되는 것인 이퓨즈 소자.
  9. 제 3 항에 있어서,
    상기 퓨즈부에는,
    프로그램 시, 상기 원자들의 전자적-이동(electro-migration)에 의한 전자적-공핍 영역과 열적-이동(thermo-migration)에 의한 열적-공핍 영역이 중첩되는 공핍 영역, 및 상기 전자적-이동에 의한 전자적-축적 영역과 상기 열적-이동에 의한 열적-축적 영역이 중첩되는 축적 영역이 형성되고,
    상기 압축 스트레스 절연막은 상기 공핍 영역에 압축 스트레스(compressive stress)를 인가하고, 상기 인장 스트레스 절연막은 상기 축적 영역에 인장 스트레스(tensile stress)를 인가하는 것인 이퓨즈 소자.
  10. 제 9 항에 있어서,
    상기 압축 스트레스 절연막은 상기 공핍 영역 상에 형성되고,
    상기 인장 스트레스 절연막은 상기 축적 영역 상에 형성되는 것인 이퓨즈 소자.
  11. 제 10 항에 있어서,
    상기 공핍 영역은 상기 제1 영역에 형성되는 것인 이퓨즈 소자.
  12. 제 11 항에 있어서,
    상기 인장 스트레스 절연막은,
    상기 축적 영역, 상기 제2 영역, 상기 애노드, 및 상기 캐소드 상에 형성되는 것인 이퓨즈 소자.
  13. 제 9 항에 있어서,
    상기 제1 영역 및 상기 제2 영역의 경계는 상기 퓨즈부의 중간에 형성되는 것인 이퓨즈 소자.
  14. 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 구비하는 이퓨즈(eFUSE) 소자에 있어서,
    상기 퓨즈부 상에 형성된 절연막을 포함하되,
    상기 캐소드는 상기 퓨즈부에 비해 높은 녹는점을 가지고,
    상기 절연막은,
    상기 퓨즈부 상의 영역 중, 일부의 영역에 형성되는 압축 스트레스 절연막; 및
    상기 퓨즈부 상의 영역 중, 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역에 형성되는 인장 스트레스 절연막을 포함하는 것인 이퓨즈 소자.
  15. 제 14 항에 있어서,
    상기 절연막은,
    프로그램 시, 상기 퓨즈부를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 상기 퓨즈부에 인가하는 것인 이퓨즈 소자.
  16. 제 15 항에 있어서,
    상기 퓨즈부에는,
    프로그램 시, 상기 원자들의 전자적-이동(electro-migration)에 의해 전자적-공핍 영역, 및 전자적-축적 영역이 형성되고,
    상기 압축 스트레스 절연막은 상기 전자적-공핍 영역에 압축 스트레스(compressive stress)를 인가하고, 상기 인장 스트레스 절연막은 상기 전자적-축적 영역에 인장 스트레스(tensile stress)를 인가하는 것인 이퓨즈 소자.
  17. 제 16 항에 있어서,
    상기 압축 스트레스 절연막은 상기 전자적-공핍 영역 상에 형성되고,
    상기 인장 스트레스 절연막은 상기 전자적-축적 영역 상에 형성되는 것인 이퓨즈 소자.
  18. 제 17 항에 있어서,
    상기 인장 스트레스 절연막은,
    상기 전자적-축적 영역, 상기 애노드, 및 상기 캐소드 상에 형성되는 것인 이퓨즈 소자.
  19. 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 구비하는 이퓨즈(eFUSE) 소자의 제조방법에 있어서,
    상기 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 형성하는 단계; 및
    상기 퓨즈부 상에 절연막을 형성하는 단계를 포함하되,
    상기 애노드, 캐소드 및 이들은 연결하는 퓨즈부를 형성하는 단계에서,
    상기 퓨즈부는 제1 영역, 및 상기 제1 영역과 인접하며 상기 제1 영역에 비해 높은 녹는점을 가지는 제2 영역을 포함하도록 형성되고,
    상기 절연막을 형성하는 단계는,
    일부의 상기 제1 영역 상에 압축 스트레스 절연막을 형성하는 단계; 및
    상기 퓨즈부 상의 영역 중, 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역에 인장 스트레스 절연막을 형성하는 단계를 포함하는 것인 이퓨즈 소자의 제조방법.
  20. 제 19 항에 있어서,
    상기 절연막을 형성하는 단계에서,
    상기 절연막은, 프로그램 시, 상기 퓨즈부를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 상기 퓨즈부에 인가하도록 형성되는 것인 이퓨즈 소자.
  21. 제 20 항에 있어서,
    상기 애노드, 캐소드, 및 이들을 연결하는 퓨즈부를 형성하는 단계에서,
    상기 퓨즈부는, 프로그램 시, 상기 원자들의 전자적-이동(electro-migration)에 의해 전자적-공핍 영역, 및 전자적-축적 영역이 발생되도록 형성되고,
    상기 압축 스트레스 절연막을 형성하는 단계에서,
    상기 압축 스트레스 절연막은 상기 전자적-공핍 영역에 압축 스트레스(compressive stress)를 인가하도록 형성되고,
    상기 인장 스트레스 절연막을 형성하는 단계에서,
    상기 인장 스트레스 절연막은 상기 전자적-축적 영역에 인장 스트레스(tensile stress)를 인가하도록 형성되는 것인 이퓨즈 소자.
  22. 제 20 항에 있어서,
    상기 애노드, 캐소드, 및 이들을 연결하는 퓨즈부를 형성하는 단계에서,
    상기 퓨즈부는, 프로그램 시, 상기 원자들의 전자적-이동(electro-migration)에 의한 전자적-공핍 영역과 열적-이동(thermo-migration)에 의한 열적-공핍 영역이 중첩되는 공핍 영역, 및 상기 전자적-이동에 의한 전자적-축적 영역과 상기 열적-이동에 의한 열적-축적 영역이 중첩되는 축적 영역이 발생되도록 형성되고,
    상기 압축 스트레스 절연막을 형성하는 단계에서,
    상기 압축 스트레스 절연막은 상기 공핍 영역에 압축 스트레스(compressive stress)를 인가하도록 형성되고,
    상기 인장 스트레스 절연막을 형성하는 단계에서,
    상기 인장 스트레스 절연막은 상기 축적 영역에 인장 스트레스(tensile stress)를 인가하는 것인 이퓨즈 소자.
  23. 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 구비하는 이퓨즈(eFUSE) 소자의 제조방법에 있어서,
    상기 애노드, 캐소드 및 이들을 연결하는 퓨즈부를 형성하는 단계; 및
    상기 퓨즈부 상에 절연막을 형성하는 단계를 포함하되,
    상기 애노드, 캐소드 및 이들은 연결하는 퓨즈부를 형성하는 단계에서,
    상기 캐소드는 상기 퓨즈부에 비해 높은 녹는점을 가지도록 형성되고,
    상기 절연막을 형성하는 단계는,
    상기 퓨즈부 상의 영역 중, 일부의 영역에 압축 스트레스 절연막을 형성하는 단계; 및
    상기 퓨즈부 상의 영역 중, 상기 압축 스트레스 절연막이 형성되지 않은 나머지 영역에 인장 스트레스 절연막을 형성하는 단계를 포함하는 것인 이퓨즈 소자의 제조방법.
  24. 제 23 항에 있어서,
    상기 절연막을 형성하는 단계에서,
    상기 절연막은, 프로그램 시, 상기 퓨즈부를 구성하는 원자들의 이동 효과에 보강적으로 작용하는 스트레스를 상기 퓨즈부에 인가하도록 형성되는 것인 이퓨즈 소자.
  25. 제 24 항에 있어서,
    상기 애노드, 캐소드, 및 이들을 연결하는 퓨즈부를 형성하는 단계에서,
    상기 퓨즈부는, 프로그램 시, 상기 원자들의 전자적-이동(electro-migration)에 의해 전자적-공핍 영역, 및 전자적-축적 영역이 발생되도록 형성되고,
    상기 압축 스트레스 절연막을 형성하는 단계에서,
    상기 압축 스트레스 절연막은 상기 전자적-공핍 영역에 압축 스트레스(compressive stress)를 인가하도록 형성되고,
    상기 인장 스트레스 절연막을 형성하는 단계에서,
    상기 인장 스트레스 절연막은 상기 전자적-축적 영역에 인장 스트레스(tensile stress)를 인가하도록 형성되는 것인 이퓨즈 소자.
KR1020130032835A 2013-03-27 2013-03-27 이퓨즈 소자 및 이의 제조방법 KR20140117907A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130032835A KR20140117907A (ko) 2013-03-27 2013-03-27 이퓨즈 소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032835A KR20140117907A (ko) 2013-03-27 2013-03-27 이퓨즈 소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20140117907A true KR20140117907A (ko) 2014-10-08

Family

ID=51990868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032835A KR20140117907A (ko) 2013-03-27 2013-03-27 이퓨즈 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20140117907A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190031643A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 이-퓨즈
KR20190031641A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 이-퓨즈
KR20190031639A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 이-퓨즈
KR20190031642A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 안티-퓨즈

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190031643A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 이-퓨즈
KR20190031641A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 이-퓨즈
KR20190031639A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 이-퓨즈
KR20190031642A (ko) 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 반도체 장치의 안티-퓨즈
US10497700B2 (en) 2017-09-18 2019-12-03 SK Hynix Inc. Anti-fuse for use in semiconductor device
US10685913B2 (en) 2017-09-18 2020-06-16 SK Hynix Inc. E-fuse for use in semiconductor device

Similar Documents

Publication Publication Date Title
KR101561650B1 (ko) 반도체 장치의 이-퓨즈 구조체
US7491585B2 (en) Electrical fuse and method of making
US20090243032A1 (en) Electrical fuse structure
US20090261450A1 (en) Electrical Fuse Structure and Method
US8101505B2 (en) Programmable electrical fuse
TWI453888B (zh) 熔絲結構及其製造方法
US9263386B2 (en) Forming BEOL line fuse structure
US8736020B2 (en) Electronic anti-fuse
CN102683320A (zh) 半导体装置
US9343404B2 (en) Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse
JP2011097061A (ja) 電気ヒューズ構造とその形成方法
KR20140117907A (ko) 이퓨즈 소자 및 이의 제조방법
US20120146710A1 (en) Fuse Device
KR20090097466A (ko) 퓨즈 소자 및 그 동작방법
US8629049B2 (en) Electrically programmable fuse using anisometric contacts and fabrication method
KR102422886B1 (ko) 반도체 장치의 이-퓨즈
US8860175B2 (en) Fuse of semiconductor device and method for forming the same
US10032591B2 (en) Fuse arrangement
KR20190031639A (ko) 반도체 장치의 이-퓨즈
US10096609B2 (en) Modified tungsten silicon
US20090085151A1 (en) Semiconductor fuse structure and method
KR20090102555A (ko) 전기적 퓨즈 소자 및 그 동작방법
KR20100138056A (ko) 고집적 반도체 장치를 위한 퓨즈 구조

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination