CN109686734A - 具有隔离结构的芯片 - Google Patents
具有隔离结构的芯片 Download PDFInfo
- Publication number
- CN109686734A CN109686734A CN201811424350.5A CN201811424350A CN109686734A CN 109686734 A CN109686734 A CN 109686734A CN 201811424350 A CN201811424350 A CN 201811424350A CN 109686734 A CN109686734 A CN 109686734A
- Authority
- CN
- China
- Prior art keywords
- substrate
- circuit
- chip
- isolation structure
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 140
- 239000002184 metal Substances 0.000 claims abstract description 44
- 238000007789 sealing Methods 0.000 claims description 20
- 238000005520 cutting process Methods 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种具有隔离结构的芯片，其包括晶片所述晶片包括：衬底；形成于所述衬底上的第一电路；形成于所述衬底上的与所述第一电路相邻的第二电路；隔离沟槽，其位于第一电路和第二电路之间的衬底部分，其中，第一电路和第二电路之间的衬底部分称为衬底间隙区；金属连接层，其位于所述衬底的第一表面且横跨所述衬底间隙区，所述金属连接层用于电连接第一电路和第二电路。与现有技术相比，本发明中的第一电路和第二电路位于同一衬底上，且通过激光切割位于第一电路和第二电路之间的衬底部分，以形成隔离沟槽，从而增强电路隔离性能。
Description
【技术领域】
本发明涉及芯片设计技术领域，特别涉及一种具有隔离结构的芯片，其可以增强电路隔离性能。
【背景技术】
在芯片设计中，增强电路之间的隔离，可以减少噪声电路对敏感电路的影响。请参考图1所示，其描述了现有技术中把Part_A和Part_B两个电路集成在同一个芯片上的示意图。这样的好处是集成度高，一起加工效率高。但是会存在一个电路对另一个电路干扰的问题，例如Part_A为噪声很大的数字电路(Part_A可被称为噪声电路)，Part_B为对噪声敏感的模拟电路(Part_B可被称为敏感电路)。这样就会产生数字电路对模拟电路的干扰，降低模拟电路的性能，严重时会导致模拟电路功能失效。
因此，有必要提出一种具有隔离结构的芯片，来增强电路隔离性能。
【发明内容】
本发明的目的在于提供一种具有隔离结构的芯片，其可以增强电路隔离性能。
为了解决上述问题，本发明提供一种具有隔离结构的芯片，其包括晶片，所述晶片包括：衬底；形成于所述衬底上的第一电路；形成于所述衬底上的与所述第一电路相邻的第二电路；隔离沟槽，其位于第一电路和第二电路之间的衬底部分，其中，第一电路和第二电路之间的衬底部分称为衬底间隙区；金属连接层，其位于所述衬底的第一表面且横跨所述衬底间隙区，所述金属连接层用于电连接第一电路和第二电路。
进一步的，所述隔离沟槽自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽贯穿一部分所述衬底间隙区；所述金属连接层横跨未被所述隔离沟槽贯穿的另一部分所述衬底间隙区。
进一步的，所述隔离沟槽自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽贯穿整个所述衬底间隙区；所述金属连接层横跨整个所述衬底间隙区。
进一步的，所述晶片还包括密封环，所述密封环位于所述衬底的第一表面，所述密封环沿所述晶片的隔离沟槽的边缘，以及被切割形成晶片时的切割边缘形成环形结构。
进一步的，所述密封环包括：有源区，其自所述衬底的第一表面延伸入所述衬底内；接触孔层，其位于所述第一有源区上方；金属层，其位于所述接触孔层的上方，所述金属层通过所述接触孔层与所述有源区相连。
进一步的，所述衬底的杂质类型与有源区的杂质类型相同。
进一步的，所述密封环包括：阱区，其自所述衬底的第一表面延伸入所述衬底内；有源区，其自所述阱区的第一表面延伸入所述阱区内；接触孔层，其位于所述第一有源区上方；金属层，其位于所述接触孔层的上方，所述金属层通过所述接触孔层与所述有源区相连。
进一步的，所述衬底的杂质类型与阱区的杂质类型相反；所述阱区的杂质类型与有源区的杂质类型相同。
进一步的，所述隔离沟槽是通过激光切割所述衬底间隙区产生的。
进一步的，所述第一电路为数字电路，所述第二电路为模拟电路。
与现有技术相比，本发明中的第一电路(例如噪声电路)和第二电路(例如敏感电路)位于同一衬底上，且通过激光切割位于第一电路和第二电路之间的衬底部分，以形成隔离沟槽，从而增强电路隔离性能。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为现有技术中把Part_A和Part_B两个电路集成在同一个芯片上的示意图；
图2为本发明在第一实施例中的具有隔离结构的芯片的俯视示意图；
图3为本发明在第二实施例中的具有隔离结构的芯片的俯视示意图；
图4为本发明基于图3实现方式，在一个实施例中位于隔离沟槽附近的剖视图；
图5为本发明在第三实施例中的具有隔离结构的芯片的俯视示意图；
图6为本发明在第四实施例中的具有隔离结构的芯片的俯视示意图；
图7为图5和图6中的封闭环在第一实施例中的剖面示意图；
图8为图5和图6中的封闭环在第二实施例中的剖面示意图；
图9为图5和图6中的封闭环在第三实施例中的剖面示意图；
图10为本发明在第五实施例中的具有隔离结构的芯片的俯视示意图；
图11为本发明在一个实施例中的具有隔离结构的芯片的制造方法的流程示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
基于附图1中Part_A对Part_B的噪声干扰问题，发明人进行了大量的研究、分析发现，主要的干扰机制是：噪声电路Part_A会注入电流噪声进入衬底，衬底波动会导致敏感电路Part_B被影响。对同一个晶片来说，噪声电路Part_A和敏感电路Part_B位于同一个衬底上，衬底具有导电性。故发明人提供了新的技术方案：本发明中的第一电路(例如噪声电路)和第二电路(例如敏感电路)位于同一衬底上，且通过激光切割位于第一电路和第二电路之间的衬底部分，以形成隔离沟槽，从而增强电路隔离性能。
请参考图2所示，其为本发明在第一实施例中的具有隔离结构的芯片的俯视示意图。图2所示的具有隔离结构的芯片包括晶片200，所述晶片200是在晶圆制造完成后，被切割得到的独立晶片。所述晶片200包括：衬底(未标识)、第一电路Part_A、第二电路Part_B、隔离沟槽210和金属连接层220。
其中，第一电路Part_A形成于所述衬底上；第二电路Part_B形成于所述衬底上且与所述第一电路Part_A相邻；隔离沟槽210位于第一电路Part_A和第二电路Part_B之间的衬底部分，其中，第一电路Part_A和第二电路Part_B之间的衬底部分称为衬底间隙区230；金属连接层220位于所述衬底的第一表面且横跨所述衬底间隙区230，所述金属连接层220用于电连接第一电路Part_A和第二电路Part_B。
在图2所示的具体实施例中，所述隔离沟槽210自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽210贯穿一部分所述衬底间隙区230，仅保留右侧一个窄区域(该窄区域可称为“未被所述隔离沟槽贯穿的另一部分所述衬底间隙区230”)，以便保留(或支撑)第一电路Part_A和第二电路Part_B之间的金属连接层220，故所述衬底间隙区230右侧的该窄区域又称为连线区。所述金属连接层220横跨该连线区(即未被所述隔离沟槽贯穿的另一部分所述衬底间隙区)。
图2中的三条粗实线为示意的金属连接层220中的金属连接线，所述金属连接层220通过这三条金属连接线实现第一电路Part_A和第二电路Part_B之间的电连接。图2中“通过隔离沟槽210把第一电路Part_A和第二电路Part_B部分分开，仅保留右侧一个窄区域”的方式，可以极大增大寄生的衬底电阻，减少第一电路Part_A和第二电路Part_B之间的相互影响。
从等效寄生电阻的原理看:
电阻值
其中，R为电阻值，ρ为电阻率，L为电阻长度，A为截面积。图2中的实现方式，相当于减少的了衬底寄生电阻的截面积。
在一个优选的实施例中，通过激光切割第一电路Part_A和第二电路Part_B之间的衬底部分，以形成所述隔离沟槽210。
需要说明的是，对于图2实现方式中，切割后保留的连线区(即未被所述隔离沟槽贯穿的另一部分所述衬底间隙区230)也可以位于所述衬底间隙区230的左侧，也可以位于所述衬底间隙区230的中间，其保留的连线区域的宽度越小，隔离噪声的效果越好。
请参考图3所示，其为本发明在第二实施例中的具有隔离结构的芯片的俯视示意图。图3与图2的主要区别在于：图3中的隔离沟槽310自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽310贯穿整个所述衬底间隙区330，所述金属连接层320横跨整个所述衬底间隙区330。即在图3所示的实施例中，所述衬底间隙区330被完全切割产生隔离沟槽310，隔离沟槽310把第一电路Part_A和第二电路Part_B完全分开，保留晶片300顶层的绝缘层(未标识)和金属连接层320。
一般衬底为P型硅衬底，也有些半导体工艺中采用N型硅衬底，或者是P型或N型的其他半导体材料(例如锗硅，砷化镓，碳化硅等)。如图3所示，具有导电性的半导体衬底材料完全被切割掉了，这样可以实现完全的电气隔离效果，第一电路Part_A和第二电路Part_B之间完全不会有噪声干扰的问题了。
请参考图4所示，其为本发明基于图3实现方式，在一个实施例中位于隔离沟槽附近的剖视图。左边为Part_A，右边为Part_B，两者之间在位于下方中间位置存在切割后留下的隔离沟槽310；P-sub为P型衬底区域，在左边的Part_A和右边的Part_B各形成有电路结构。在图4所示的具体实施例中，两边的电路均为NMOS晶体管，其由源极、漏极，栅极等结构组成，N+区域一般为源极或漏极区域，一般对于普通NMOS晶体管，其源极和漏极区域物理上完全一样，只是根据载流子流向来定义源极和漏极。图4中网格填充区域为栅极。栅极的下部为栅极氧化层。图4中实线填充区域为金属连接层340中的金属连接线，可以连接Part_A和Part_B，金属连线通过接触孔340(如图4中横线填充图形所示)与NMOS的源极或漏极相连。
对于图2实现方式，切割可能导致芯片的侧面暴露潮气，导致受潮气侵蚀而影响芯片性能，一种改进办法是在晶片上预先设计封闭环，封闭环如图5中的点划线所示。请参考图5所示，其为本发明在第三实施例中的具有隔离结构的芯片的俯视示意图。其与图2的区别在于，图5所示晶片在切割前预先设计有密封环550，所述密封环550位于所述衬底的第一表面，所述密封环550沿所述晶片500的隔离沟槽510的边缘，以及被切割形成晶片时的切割边缘形成环形结构。
对于图3实现方式，切割可能导致芯片的侧面暴露潮气，导致受潮气侵蚀而影响芯片性能，一种改进办法是在晶片上预先设计封闭环，封闭环如图6中的点划线所示。请参考图6所示，其为本发明在第四实施例中的具有隔离结构的芯片的俯视示意图。其与图3的区别在于，图6所示晶片在切割前预先设计有密封环650，所述密封环650位于所述衬底的第一表面，所述密封环650沿所述晶片600的隔离沟槽610的边缘，以及被切割形成晶片时的切割边缘形成环形结构。
请参考图7所示，其为图5和图6中的封闭环在第一实施例中的剖面示意图。所述密封环包括：P+有源区，其自所述P-Sub衬底的第一表面延伸入所述P-Sub衬底内；接触孔层710，其位于所述P+有源区上方；金属层720，其位于所述接触孔层710的上方，所述金属层720通过所述接触孔层710与所述P+有源区相连。
请参考图8所示，其为图5和图6中的封闭环在第二实施例中的剖面示意图。所述密封环包括：N+有源区，其自所述N-Sub衬底的第一表面延伸入所述N-Sub衬底内；接触孔层810，其位于所述N+有源区上方；金属层820，其位于所述接触孔层810的上方，所述金属层820通过所述接触孔层810与所述N+有源区相连。
需要说明的是，在图7和图8所示的实施例中，所述衬底的杂质类型与有源区的杂质类型相同。
请参考图9所示，其为图5和图6中的封闭环在第三实施例中的剖面示意图。所述密封环包括：N型阱区(NWell)，其自P-Sub衬底的第一表面延伸入所述P-Sub衬底内；N+有源区，其自所述N型阱区的第一表面延伸入所述N型阱区内；接触孔层910，其位于所述N+有源区上方；金属层920，其位于所述接触孔层910的上方，所述金属层920通过所述接触孔层910与所述N+有源区相连。在另一个实施例中，可以将图9中的P-Sub衬底改为N-Sub衬底，将N型阱区改为P型阱区(PWell)，将N+有源区改为P+有源区，从而形成另一种密封环结构。也就是说，在图9所示的密封环结构中，所述衬底的杂质类型与阱区的杂质类型相反；所述阱区的杂质类型与有源区的杂质类型相同。
根据本发明的前述原理，也可以实现同一衬底上的3个或以上不同电路部分的隔离。请参考图10所示，其为本发明在第五实施例中的具有隔离结构的芯片的俯视示意图。在图10所示的实施例中，电路Part_A、Part_B、Part_C和Part_D4均位于同一衬底的第一表面，且这四个电路在所述衬底的第一表面相邻分布。其中，每相邻的两个电路之间的衬底部分(即衬底间隙区)被完全切割以形成隔离槽110，且所述金属连接层120横跨相邻的两个电路之间的衬底部分。
以下介绍本发明中具有隔离结构的芯片的制造方法。
请参考图11所示，其为本发明在一个实施例中的具有隔离结构的芯片的制造方法的流程示意图。以下基于图2和图3，介绍图11所示的具有隔离结构的芯片的制造方法。
步骤1110，提供晶片(200、300)，所述晶片(200、300)包括：衬底(未示出)；形成于所述衬底上的第一电路Part_A；形成于所述衬底上的与所述第一电路Part_A相邻的第二电路Part_B，其位于所述衬底的第一表面且与所述第一电路Part_A相邻；金属连接层(220、320)，其位于所述衬底的第一表面且横跨衬底间隙区(230、330)，所述金属连接层(220、320)用于电连接第一电路Part_A和第二电路Part_B，所述衬底间隙区(230、330)为第一电路Part_A和第二电路Part_B之间的衬底部分。
步骤1120，切割衬底间隙区(230、330)，以在所述衬底间隙区(230、330)形成隔离沟槽(210、310)。在一个实施例中，可以通过激光切割所述衬底间隙区(230、330)。
在图2所示的具体实施例中，在切割衬底间隙区230时，仅切割部分衬底间隙区230。所述隔离沟槽210自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽210贯穿一部分所述衬底间隙区230，所述金属连接层220横跨未被所述隔离沟槽210贯穿的另一部分所述衬底间隙区230。
在图3所示的具体实施例中，在切割衬底间隙区330时，切割整个衬底间隙区330。所述隔离沟槽310自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽310贯穿整个所述衬底间隙区330，所述金属连接层320横跨整个所述衬底间隙区330。即在图3所示的实施例中，所述衬底间隙区330被完全切割产生隔离沟槽310，隔离沟槽310把第一电路Part_A和第二电路Part_B完全分开，保留晶片300顶层的绝缘层(未标识)和金属连接层320。
对于图2和图3实现方式，切割可能导致芯片的侧面暴露潮气，导致受潮气侵蚀而影响芯片性能，一种改进办法是在晶片上预先设计封闭环，封闭环如图5和图6中的点划线所示。也就是说，提供晶片步骤1110中，所述晶片还包括所述密封环(550、650)，所述密封环(550、650)位于所述衬底的第一表面，所述密封环(550、650)沿所述晶片的隔离沟槽(510、610)的边缘，以及被切割形成晶片时的切割边缘形成环形结构。所述密封环(550、650)的具体结构可参照前文对图7-图9所示的密封环的描述。
为了方便激光切割，可以在切割晶片前，先对晶圆厚度进行减薄，通常是通过研磨晶圆的背面来实现。对应的，在一个实施例中，在提供晶片步骤1110前所述具有隔离结构的芯片的制造方法还包括：提供晶圆；研磨晶圆背面以减薄晶圆；对减薄后的晶圆进行切割，以得到独立的晶片。
需要特别说明的是，本发明通过激光切割位于第一电路和第二电路之间的衬底部分，以形成隔离沟槽，除了可以隔离噪声外，也可以起到隔热效果。因为有些发热严重的电路可能对其他对热比较敏感的电路产生不良效果，因此，本发明可以减小热传导，从而起到隔热效果。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (10)
1.一种具有隔离结构的芯片，其包括晶片，其特征在于，所述晶片包括：
衬底；
形成于所述衬底上的第一电路；
形成于所述衬底上的与所述第一电路相邻的第二电路；
隔离沟槽，其位于第一电路和第二电路之间的衬底部分，其中，第一电路和第二电路之间的衬底部分称为衬底间隙区；
金属连接层，其位于所述衬底的第一表面且横跨所述衬底间隙区，所述金属连接层用于电连接第一电路和第二电路。
2.根据权利要求1所述的具有隔离结构的芯片，其特征在于，
所述隔离沟槽自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽贯穿一部分所述衬底间隙区；
所述金属连接层横跨未被所述隔离沟槽贯穿的另一部分所述衬底间隙区。
3.根据权利要求1所述的具有隔离结构的芯片，其特征在于，
所述隔离沟槽自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽贯穿整个所述衬底间隙区；
所述金属连接层横跨整个所述衬底间隙区。
4.根据权利要求1所述的具有隔离结构的芯片，其特征在于，
所述晶片还包括密封环，所述密封环位于所述衬底的第一表面，所述密封环沿所述晶片的隔离沟槽的边缘，以及被切割形成晶片时的切割边缘形成环形结构。
5.根据权利要求4所述的具有隔离结构的芯片，其特征在于，
所述密封环包括：
有源区，其自所述衬底的第一表面延伸入所述衬底内；
接触孔层，其位于所述第一有源区上方；
金属层，其位于所述接触孔层的上方，所述金属层通过所述接触孔层与所述有源区相连。
6.根据权利要求5所述的具有隔离结构的芯片，其特征在于，
所述衬底的杂质类型与有源区的杂质类型相同。
7.根据权利要求4所述的具有隔离结构的芯片，其特征在于，
所述密封环包括：
阱区，其自所述衬底的第一表面延伸入所述衬底内；
有源区，其自所述阱区的第一表面延伸入所述阱区内；
接触孔层，其位于所述第一有源区上方；
金属层，其位于所述接触孔层的上方，所述金属层通过所述接触孔层与所述有源区相连。
8.根据权利要求7所述的具有隔离结构的芯片，其特征在于，
所述衬底的杂质类型与阱区的杂质类型相反；
所述阱区的杂质类型与有源区的杂质类型相同。
9.根据权利要求1所述的具有隔离结构的芯片，其特征在于，
所述隔离沟槽是通过激光切割所述衬底间隙区产生的。
10.根据权利要求1所述的具有隔离结构的芯片，
所述第一电路为数字电路，所述第二电路为模拟电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811424350.5A CN109686734B (zh) | 2018-11-27 | 2018-11-27 | 具有隔离结构的芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811424350.5A CN109686734B (zh) | 2018-11-27 | 2018-11-27 | 具有隔离结构的芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109686734A true CN109686734A (zh) | 2019-04-26 |
| CN109686734B CN109686734B (zh) | 2021-05-07 |
Family
ID=66185768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811424350.5A Active CN109686734B (zh) | 2018-11-27 | 2018-11-27 | 具有隔离结构的芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109686734B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410209A (zh) * | 2021-06-09 | 2021-09-17 | 合肥中感微电子有限公司 | 一种修调电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783314A (zh) * | 2009-01-21 | 2010-07-21 | 台湾积体电路制造股份有限公司 | 形成隔离结构的方法和相应的器件 |
| US20140151844A1 (en) * | 2012-12-05 | 2014-06-05 | Nxp B.V. | Integrated circuits separated by through-wafer trench isolation |
| US20160126267A1 (en) * | 2012-02-09 | 2016-05-05 | Semiconductor Components Industries, Llc | Imaging systems with backside isolation trenches |
| CN107230703A (zh) * | 2017-04-10 | 2017-10-03 | 南京中感微电子有限公司 | 一种晶圆 |
| US20180069106A1 (en) * | 2016-06-21 | 2018-03-08 | Globalfoundries Inc. | Fabrication of integrated circuit structures for bipolor transistors |
| CN108305851A (zh) * | 2016-11-02 | 2018-07-20 | 马维尔以色列(M.I.S.L.)有限公司 | 裸片上密封环 |
-
2018
- 2018-11-27 CN CN201811424350.5A patent/CN109686734B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783314A (zh) * | 2009-01-21 | 2010-07-21 | 台湾积体电路制造股份有限公司 | 形成隔离结构的方法和相应的器件 |
| US20160126267A1 (en) * | 2012-02-09 | 2016-05-05 | Semiconductor Components Industries, Llc | Imaging systems with backside isolation trenches |
| US20140151844A1 (en) * | 2012-12-05 | 2014-06-05 | Nxp B.V. | Integrated circuits separated by through-wafer trench isolation |
| US20180069106A1 (en) * | 2016-06-21 | 2018-03-08 | Globalfoundries Inc. | Fabrication of integrated circuit structures for bipolor transistors |
| CN108305851A (zh) * | 2016-11-02 | 2018-07-20 | 马维尔以色列(M.I.S.L.)有限公司 | 裸片上密封环 |
| CN107230703A (zh) * | 2017-04-10 | 2017-10-03 | 南京中感微电子有限公司 | 一种晶圆 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410209A (zh) * | 2021-06-09 | 2021-09-17 | 合肥中感微电子有限公司 | 一种修调电路 |
| CN113410209B (zh) * | 2021-06-09 | 2023-07-18 | 合肥中感微电子有限公司 | 一种修调电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109686734B (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772927A (en) | Thin film FET doped with diffusion inhibitor | |
| EP2560209B1 (en) | Buffered FinFET Device | |
| US9570465B2 (en) | Dual STI integrated circuit including FDSOI transistors and method for manufacturing the same | |
| US6838328B1 (en) | Back-biased MOS device fabrication method | |
| EP2472586A1 (en) | Thin Film Metal-Dielectric-Metal Transistor | |
| KR20020062200A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20130341733A1 (en) | Plural Differential Pair Employing FinFET Structure | |
| JPH1012717A (ja) | デジタル回路とアナログ回路が混在する半導体集積回路 装置およびその製造方法 | |
| CN1223005C (zh) | Mos器件及其制造方法 | |
| US4296428A (en) | Merged field effect transistor circuit and fabrication process | |
| CN102569300B (zh) | 半导体器件及其制造方法 | |
| JPH0652792B2 (ja) | 半導体装置 | |
| CN109686734A (zh) | 具有隔离结构的芯片 | |
| WO2020017384A1 (ja) | 半導体装置及びその製造方法 | |
| CN109599358A (zh) | 具有隔离结构的芯片的制造方法 | |
| US8294218B2 (en) | Method of fabricating an integrated circuit with gate self-protection, and an integrated circuit with gate self-protection | |
| WO2020017383A1 (ja) | 半導体装置及びその製造方法 | |
| KR20170120480A (ko) | 반도체 장치 및 그 레이아웃 설계 | |
| US4622571A (en) | CMOS integrated circuit device | |
| JPS6110268A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPS5984572A (ja) | 半導体装置 | |
| US20210351272A1 (en) | Transistor structure and related inverter | |
| JPS613449A (ja) | 集積回路装置 | |
| WO2020017385A1 (ja) | 半導体装置及びその製造方法 | |
| JPS62104068A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |