TW202331979A - 半導體裝置 - Google Patents

Abstract

本公開涉及半導體裝置。層間電介質層覆蓋電熔絲元件。由矽金屬製成的電阻層被佈置在層間電介質層上和電熔絲元件正上方。

Description

半導體裝置

本發明涉及半導體裝置，例如，可以將其適當地用於具有電熔斷器的半導體裝置。

公開了下文列出的技術。 [專利文獻1]日本未審查專利申請公開No. 2011-124370

通過電流被熔斷的電熔斷器是已知的。例如，專利文獻1公開了使這種電熔斷器更容易被切斷的技術。

在專利文獻1中，電熔斷器由第一佈線佈置。第二佈線和第三佈線被佈置在電熔斷器的被切斷部分的兩側。在被切斷部分和第二佈線之間、以及被切斷部分和第三佈線之間分別提供空氣隙。

在被切斷部分的側面上提供的空氣隙在電熔斷器的切斷期間充當熱遮罩區域。這樣減少了來自被切斷部分的熱輻射，被切斷部分被有效加熱，並且使電熔斷器容易被切斷。

然而，在專利文獻1中，第二佈線和第三佈線需要被佈置在電熔斷器的兩側上，在佈線和側面之間為空氣隙。因此，增大了該佈置的平面佔據面積以便於使電熔斷器熔斷。因此，增大了包括電熔斷器和用於切斷電熔斷器的切斷電晶體（cutting transistor）的電路的平面佔據面積。

從本說明書和附圖的描述，其他目的和新穎性特徵將變得顯而易見。

根據基於一個實施例的半導體裝置，由矽金屬製成的電阻層被佈置在電熔斷器正上方。

根據一個實施例，可以在具有電熔絲元件的佈置中實現可以容易地小型化的半導體裝置。

在下文中，將參考附圖詳細描述本公開的實施例。在說明書和附圖中，相同或對應的部件由相同附圖標記表示，並且其重複性描述將不會重複。在附圖中，為了描述方便，該佈置可以被省略或簡化。此外，可以將每個實施例的至少一部分和每個修改性示例彼此任意組合。

下文描述的實施例的半導體裝置不限於半導體晶片，可以是被分成半導體晶片之前的半導體晶圓，也可以是在其中利用樹脂密封半導體晶片的半導體封裝。而且，本說明書中的平面圖表示從垂直於半導體襯底表面的方向觀察的視角。 第一實施例 處於晶片狀態的半導體裝置的佈置

首先，將參考圖1描述作為根據第一實施例的半導體裝置的佈置的晶片狀態的佈置。

如圖1所示，本實施例中的半導體裝置SC例如是微型電腦。半導體裝置SC例如處於晶片狀態，並且具有半導體襯底。電氣元件被佈置在半導體襯底上和上方。半導體裝置SC包括例如RAM（隨機存取記憶體）區域RA、冗餘電路區域RB、電源電路區域RC、CPU（中央處理單元）區域RD和周邊電路區域RE。電源電路區域RC例如具有振盪電路區域RF。半導體裝置SC具有多個焊盤電極PD。多個焊盤電極PD中的每個焊盤電極PD電連接到被佈置在半導體裝置SC中的電氣元件。

振盪電路被佈置在振盪電路區域RF中。振盪電路例如通過重複對電容元件充電和放電的振盪操作，來生成預定振盪週期的輸出信號。振盪電路例如是HOCO（高速片上振盪器）電路，但可以是LOCO（低速片上振盪器）電路，並且可以包括HOCO電路和LOCO電路兩者。

空閒的冗餘電路部分被佈置在冗餘電路區域RB中。空閒的冗餘電路部分與具有預定功能的特定電路部分具有相同的功能。在冗餘電路區域RB中，為了替換冗餘電路部分中的特定電路部分，提供待被熔斷並去除的電熔斷器。 冗餘電路部分和電熔斷器的佈置和功能

接下來，將參考圖2和圖3來描述冗餘電路部分和電熔斷器的佈置和功能。

如圖2所示，在半導體裝置SC中，佈置了多個塊（特定電路部分）N1、N2、……、Nm。多個塊N1、N2、……Nm中的每個塊具有相同的功能。多個塊N1、N2、……、Nm中的每個塊都由例如RAM區域RA（圖1）中的多個記憶體單元佈置。

形成可切斷的熔斷器H1、H2、……、Hm以不啟動（deactivate）多個塊N1、N2、……、Nm中的每個塊。佈置具有相同功能的空閒冗餘塊RED，以便能夠替換未啟動的塊N1、N2、……、Nm的任何一個。冗餘塊RED被佈置在圖1中所示的冗餘電路區域RB中。

經由熔斷器HS將地電源GD的電勢施加到MOS（金屬氧化物半導體）電晶體TR的柵電極。於是，MOS電晶體TR保持在不導通狀態。於是，冗餘塊RED在半導體裝置SC中被電分離（electrically separated）。

另外，佈置測試焊盤電極PDa、PDb以檢測多個塊N1、N2、……、和Nm中的每個塊中的缺陷。

接下來，將描述如上所述佈置的半導體裝置的功能測試。在此，將描述熔斷器通過加電而被熔斷並去除的情況。

首先，從未示出的功能測試設備（下文也稱為測試儀）經由測試焊盤電極PDa、PDb施加電信號。如果半導體裝置SC正常，則從測試焊盤電極PDa、PDb輸出針對所施加電信號的預期信號。此時，測試儀基於被施加到半導體裝置SC的電信號和電信號輸出之間的關係，確定半導體裝置SC良好還是有缺陷。如果確定塊N1、N2、……、Nm中的任何塊有缺陷，則替換缺陷塊和冗餘塊RED。這樣確保了半導體裝置SC滿足其應當實現的功能，由此創建了半導體裝置SC將是合格品的可能性。

如下執行缺陷塊和冗餘塊RED的替換。當上述功能測試檢測到塊N1的缺陷時，例如，通過加電使熔斷器H1和HS熔斷並去除。由於熔斷的熔斷器H1的原因，缺陷塊N1在半導體裝置SC中被電分離。

另一方面，通過熔斷的熔斷器HS，電源PV的電壓經由電阻器RR被施加到MOS電晶體的柵電極。這使得MOS電晶體TR變為導通狀態，並且缺陷塊N1被冗餘塊RED替換。

接下來，將參考圖3描述通過加電而被熔斷並去除的電熔絲元件的熔斷去除。

如圖3所示，電熔絲元件EH是通過流過電流切斷而不是通過輻照雷射光束切斷的熔斷器。作為用於使電流流到電熔絲元件EH的開關元件，提供切斷電晶體（cutting transistor）CT。

電熔絲元件EH的一端電連接到電源電壓（Vdd）。電熔斷器EH的另一端電連接到切斷電晶體CT的漏極D。切斷電晶體CT的源極S連接到地電壓（GND）。

電平移位器LS電連接到切斷電晶體CT的柵極G。電平移位器LS向切斷電晶體CT的柵極G輸入用於使切斷電晶體CT導通和截止的信號。核心部分CO電連接到電熔絲元件EH的另一端和切斷電晶體CT的漏極中的每個。

如果確定塊N1、N2、……、Nm（圖2）中的任何塊有缺陷，則切斷電晶體CT被電平移位器LS導通。於是，電流流動通過電熔絲元件EH，電熔絲元件EH被熔斷並去除。核心部分CO是用於確定電熔絲元件EH的狀態的確定電路，並且如果確定電熔絲元件EH已經被熔斷並去除，則基於確定結果進行替換。 電熔絲元件的佈置

接下來，將參考圖4和圖5描述根據本實施例的半導體裝置中包括的電熔絲元件的佈置。

如圖5所示，在半導體襯底SB的表面上形成溝槽TRE。電介質層BI嵌入於溝槽TRE中。通過溝槽TRE和電介質層BI佈置STI（淺溝槽隔離）結構。

在STI結構上佈置電熔絲元件EH。電熔絲元件EH由例如引入雜質的多晶矽（在下文中稱為摻雜多晶矽）製成。

層間電介質層I1被佈置在半導體襯底SB的表面上，以便覆蓋電熔絲元件EH。層間電介質層I1例如由氧化矽膜製成。層間電介質層I1的上表面被平面化。

電阻層RL被佈置在電熔絲元件EH正上方並且在層間電介質層I1的上表面上。電阻層RL由矽金屬製成。矽金屬例如是矽鉻（SiCr）或摻雜碳的矽鉻（SiCrC）。

如圖4所示，電熔絲元件EH具有第一部分P1、第二部分P2和第三部分P3。第二部分P2被佈置在第一部分P1的一端處。第三部分P3被佈置在第一部分P1的另一端處。第一部分P1夾置於第二部分P2和第三部分P3之間。

第二部分P2和第三部分P3中的每者的至少一個部分具有大於第一部分P1的佈線寬度W1的佈線寬度W2、W3。在本實施例中，第二部分P2的最大佈線寬度W2和第三部分P3的最大佈線寬度W3中的每者都大於第一部分P1的佈線寬度W1。

第二部分P2在平面圖中具有錐形部分TP2和焊盤部分PD2。錐形部分TP2連接到第一部分P1。焊盤部分PD2連接到錐形部分TP2。錐形部分TP2被佈置在第一部分P1和焊盤部分PD2之間。錐形部分TP2被佈置為使得佈線寬度在平面圖中從第一部分P1朝向焊盤部分PD2逐漸增大。焊盤部分PD2例如在平面圖中具有矩形形狀。

第三部分P3在平面圖中具有錐形部分TP3和焊盤部分PD3。錐形部分TP3連接到第一部分P1。焊盤部分PD3連接到錐形部分TP3。錐形部分TP3被佈置在第一部分P1和焊盤部分PD3之間。錐形部分TP3被佈置為使得佈線寬度在平面圖中從第一部分P1朝向焊盤部分PD3逐漸增大。焊盤部分PD3例如在平面圖中具有矩形形狀。焊盤部分PD2、PD3可以直接連接到第一部分P1，而沒有錐形部分TP2、TP3。

焊盤部分PD2經由過孔VHA和嵌入在過孔VHA中的過孔導電層VCA電連接到佈線層ITA。焊盤部分PD3經由過孔VHB和嵌入在過孔VHB中的過孔導電層VCB電連接到佈線層ITB。佈線層ITA、ITB中的每個佈線層被佈置在電熔絲元件EH上方。佈線層ITA、ITB是從相同層彼此分開形成的層。佈線層ITA、ITB中的每個佈線層由金屬形成，例如鋁(Al)、銅(Cu)、鋁-銅（AlCu）等。

電阻層RL被佈置在佈線層ITA、ITB上方。佈置電阻層RL以便在平面圖中與電熔絲元件EH重疊。電阻層RL在平面圖中與整個電熔絲元件EH重疊。電阻層RL在平面圖中可以不與第二部分P2以及第三部分P3重疊，而是可以僅與第一部分P1重疊。

電阻層RL的佈線寬度W4優選地大於電熔絲元件EH的第一部分P1的佈線寬度W1。電阻層RL的佈線寬度W4優選地大於電熔絲元件EH的第二部分P2的佈線寬度W2和第三部分P3的佈線寬度W3。 效果

接下來，將描述根據本實施例的半導體裝置的效果。

在圖5所示的佈置中，本發明人已經研究過當由矽金屬製成的電阻層RL通過電流流動生成熱量時，電熔絲元件EH的溫度如何變化。在模擬中，將電阻層RL的佈線寬度W4設置為9.5 μm，並且將電熔絲元件EH的第一部分P1的佈線寬度W1設置為0.18 μm。圖6中示出了結果。

圖6的曲線圖中的橫軸是流動通過電阻層RL的電流量，縱軸是電阻層RL和電熔絲元件EH中的每者的溫度升高。從圖6的結果可以發現，流動通過電阻層RL的電流量越大，電阻層RL的溫度越高。並且隨著電阻層RL的溫度升高，發現電熔絲元件EH的溫度也升高。

在本實施例中，如圖5所示，電阻層RL由矽金屬製成。矽金屬是比多晶矽更容易生成熱量的材料。因此，電阻層RL容易通過為電阻層RL加電而生成熱量。通過由電阻層RL生成的熱量，位於電阻層RL正下方的電熔絲元件EH被加熱。被加熱的電熔絲元件EH容易通過加電而被熔斷。

當電熔絲元件EH例如由摻雜多晶矽製成時，通過利用由於加電導致的電遷移使電熔絲元件EH被熔斷。通過由電阻層RL生成的熱量對電熔絲元件EH進行加熱，促進了電熔絲元件EH中的電遷移，電熔絲元件EH容易地被熔斷。

如上所述，由於在使電熔絲元件EH熔斷時可以減小流動通過電熔絲元件EH的電流，所以可以減小切斷電晶體CT（圖3）的尺寸。因此，可以實現以小的平面佔據面積來使電熔絲元件EH熔斷的佈置。

一般來講，佈線等不佈置在電熔絲元件EH正上方。如果電熔絲元件EH被熔斷，因為這樣的佈線佈置在電熔絲元件EH正上方，所以會被損壞。然而，本文中的電阻層RL僅用於加熱電熔絲元件EH。因此，電阻層RL是在使電熔絲元件EH熔斷時可能受損的層，只要在使電熔絲元件EH熔斷時能夠加熱電熔絲元件EH即可。 第一實施例的修改性示例

接下來，將參考圖7描述根據第一實施例的半導體裝置的修改性示例。

如圖7所示，在本修改性示例中，在層間電介質層I1上形成層間電介質層I2，以便覆蓋電阻層RL。層間電介質層I2例如由氧化矽膜製成。例如，金屬層ML被佈置在電阻層RL正上方並且在層間電介質層I2上。金屬層ML由金屬製成，例如，鋁、銅或鋁-銅等。金屬層ML由具有高於層間電介質層I2的熱導率的材料製成。

由於本修改性示例除上述以外的佈置與第一實施例的佈置基本相同，相同的元件由相同附圖標記表示，並且將不再重複其描述。

在本修改性示例中，金屬層ML被佈置在電阻層RL正上方。金屬層ML由具有高於層間電介質層I2的熱導率的材料製成。因此，電阻層RL中所生成的熱量的一部分可以通過金屬層ML向上逃逸。於是，抑制了電阻層RL的溫度以免高於所需的溫度，抑制了電阻層RL的熔斷。 第二實施例

接下來，將參考圖8和圖9描述根據第二實施例的半導體裝置的佈置。

如圖8所示，在本實施例中，電阻層RL包括多個電阻部分RLa、RLb和RLc。多個電阻部分RLa、RLb和RLc中的每個電阻部分都由矽金屬製成，例如，矽鉻或其中引入碳的矽鉻。電阻層RL不限於三個電阻部分RLa到RLc，可以具有兩個或四個或更多電阻部分。

多個電阻部分RLa到RLc中的每個電阻部分被形成為與層間電介質層I1的上表面接觸。多個電阻部分RLa到RLc的佈置區域AR位於電熔絲元件EH正上方。多個電阻部分RLa到RLc中的至少一個電阻部分（例如，電阻部分RLb）優選地位於電熔絲元件EH正上方。

如圖9中所示，在平面圖中，多個電阻部分RLa到RLc的佈置區域AR與電熔絲元件EH重疊。此外，在平面圖中，優選地多個電阻部分RLa到RLc中的至少一個電阻部分（例如，電阻部分RLb）與電熔絲元件EH重疊。

多個電阻部分RLa到RLc的佈置區域AR是在平面圖中包括多個電阻部分RLa到RLc以及多個電阻部分RLa到RLc中彼此之間的空間的區域。

當電阻層RL由多個電阻部分RLa到RLc佈置時，電阻層RL被佈置在電熔絲元件EH正上方意味著多個電阻部分RLa到RLc的佈置區域AR被佈置在電熔絲元件EH正上方。

多個電阻部分RLa到RLc可以串聯電連接。在這種情況下，多個電阻部分RLa到RLc以例如電阻部分RLa、電阻部分RLb和電阻部分RLc的順序連接。

具體而言，電阻部分RLa的縱向方向上的一個末端部分經由佈線FI1電連接到電阻部分RLb的縱向方向上的一個末端部分。電阻部分RLb的縱向方向上的另一個末端部分經由佈線層FI2電連接到電阻部分RLc的縱向方向上的一個末端部分。

優選的是，多個電阻部分RLa到RLc中的每個電阻部分被佈置為使得電阻層RL中的電流路徑在平面圖中曲折行進（meander）。具體而言，多個電阻部分RLa到RLc中的每個電阻部分的縱向方向例如沿相同的方向，並且彼此平行。在這樣的佈置中，在縱向方向上彼此相鄰的電阻部分RLa到RLc的末端部分如上所述經由佈線層FI1、FI2彼此電連接。

如果電阻層RL的電流路徑在平面圖中曲折行進，則多個電阻部分RLa到RLc中的每個電阻部分的縱向方向可以不沿彼此相同的方向。

在平面圖中，電阻部分RLa的縱向方向上的另一末端部分經由佈線層FI3電連接到佈線層SI1。此外，在平面圖中，電阻部分RLc的縱向方向上的另一末端部分經由佈線層FI4電連接到佈線層SI2。

需注意，佈線層FI1到FI4中的每個佈線層是從相同導電層FI彼此分開形成的層，並且例如被佈置在電阻部分RLa到RLc的下部層中。佈線層SI1、SI2中的每個佈線層是從相同導電層SI彼此分開形成的層，並且例如被佈置在電阻部分RLa到RLc的上部層上。佈線層FI1到FI4和佈線層SI1、SI2中的每個佈線層由例如鋁、銅、鋁-銅等製成。

電阻部分RLa、RLb中的每個電阻部分經由過孔V1電連接到佈線層FI1。電阻部分RLb、RLc中的每個部分經由過孔V1電連接到佈線層FI2。

電阻部分RLa經由過孔V1電連接到佈線層FI3。電阻部分RLc經由過孔V1電連接到佈線層FI4。佈線層FI3經由過孔V2電連接到佈線層SI1。佈線層FI4經由過孔V2電連接到佈線層SI2。

由於本實施例除上述以外的佈置與第一實施例的佈置基本相同，相同的元件由相同附圖標記表示，並且將不再重複其描述。

根據本實施例，如圖9中所示，電阻層RL被劃分成多個電阻部分RLa到RLc。於是，可以減小電阻部分RLa到RLc的佈線寬度中的每個佈線寬度，並且能夠改善電阻層RL的熔斷電阻。

然而，減小了電阻部分RLa到RLc的佈線寬度中的每個佈線寬度，並且降低了熱量生成效率。因此，佈置多個電阻部分RLa到RLc以便在平面圖中在縱向方向上彼此平行延伸。具體而言，在本實施例中，多個電阻部分RLa到RLc被佈置為使得電阻層RL的電流路徑在平面圖中曲折行進。於是，改善了平面圖中佈置區域AR中的電阻部分RLa到RLc的佈置密度，可以提高熱量生成效率。

此外，多個電阻部分RLa到RLc串聯電連接。這使得能夠減小熱量生成所需的電流。 第二實施例的修改性示例

接下來，將參考圖10描述根據第二實施例的半導體裝置的修改性示例。

如圖10中所示，多個電阻部分RLa到RLc可以並聯電連接。在這種情況下，多個電阻部分RLa到RLc中的每個電阻部分的縱向方向例如沿相同的方向，並且彼此平行。在這樣的佈置中，多個電阻部分RLa到RLc的一個末端部分經由過孔V1通過佈線層FI11彼此電連接。多個電阻部分RLa到RLc的另一個末端部分經由過孔V1通過另一佈線層FI12彼此電連接。佈線層SI11經由過孔V2電連接到佈線層FI11。佈線層SI12經由過孔V2電連接到佈線層FI12。

如果多個電阻部分RLa到RLc彼此並聯連接，則多個電阻部分RLa到RLc中的每個電阻部分的縱向方向可以不沿彼此相同的方向。

需注意，佈線層FI11、FI12中的每個佈線層是從相同導電層FI彼此分開形成的層，並且例如布被置在電阻部分RLa到RLc的下部層中。佈線層SI11、SI12中的每個佈線層是從相同導電層SI彼此分開形成的層，並且例如被佈置在電阻部分RLa到RLc的上部層上。佈線層FI11、FI12和佈線層SI11、SI12中的每個佈線層由例如鋁、銅、鋁-銅等製成。

由於本修改性示例除上述以外的佈置與第二實施例的佈置基本相同，相同的元件由相同附圖標記表示，並且將不再重複其描述。

本發明人研究了當電流流動通過電阻層RL以在樣本A到C中的每個樣本中生成熱量時，電熔絲元件EH的溫度變化ΔT _EH和電阻層RL的溫度變化ΔT _RL的相對關係。樣本A、C中的電阻層RL中的每個電阻層具有如圖5所示的僅由單個電阻部分形成的佈置。樣本B中的電阻層RL具有如圖10所示的在其中多個電阻部分RLa到RLc並聯連接的佈置。

在樣本A中，圖5中所示的電阻層RL的佈線寬度W4被設置為1.9 μm。在樣本C中，圖5中所示的電阻層RL的佈線寬度W4被設置為9.5 μm。在樣本B中，圖9中所示的電阻部分RLa到RLc中的每個電阻部分的佈線寬度W5被設置為1.9 μm，電阻部分RLa到RLc中相鄰兩個電阻部分之間的距離W6被設置為1.9 μm。圖11中示出了以上模擬的結果。

在圖11的曲線圖中，橫軸代表電阻層RL的溫度變化ΔT _RL，縱軸代表電熔絲元件EH的溫度變化ΔT _EH。從圖11的結果可知，在樣本A中，發現電熔絲元件EH的溫度升高相對於電阻層RL的溫度升高小於樣本C。由此，在具有單個窄寬度的電阻部分的樣本A中，發現加熱電熔絲元件EH的效率低於具有單個寬寬度的電阻部分的樣本C。

另一方面，在樣本B中，發現電熔絲元件EH的溫度升高相對於電阻層RL的溫度升高與樣本C相當。因此，當電阻層RL被劃分成多個電阻部分RLa到RLc並且它們如樣本B中那樣並聯連接時，即使電阻部分RLa到RLc中的每個電阻部分的佈線寬度W5很窄，也發現加熱電熔絲元件EH的效率與樣本C相當。

根據本修改性示例，電阻層RL被劃分成多個電阻部分RLa到RLc並且並聯連接，即使電阻部分RLa到RLc中的每個電阻部分的佈線寬度W5很窄，也可以使電熔絲元件EH的加熱效率與使用具有寬寬度的電阻層RL的情況一樣高。

此外，根據本修改性示例，由於電阻部分RLa到RLc中的每個電阻部分的佈線寬度W5很窄，所以可以相對於具有寬寬度W4時改善電阻層RL自身的熔斷電阻。 第三實施例

接下來，將參考圖12和圖13描述根據第三實施例的半導體裝置的佈置。

如圖12所示，在本實施例中，熱傳遞主體HT被佈置在電熔絲元件EH和電阻層RL之間。熱傳遞主體HT比層間電介質層I1具有更高的熱導率。

熱傳遞主體HT例如具有多個熱傳遞層HT1、HT2、HT3。多個熱傳遞層HT1到HT3彼此層疊。多個熱傳遞層HT1到HT3中的每個熱傳遞層由例如鋁、銅、鋁-銅等製成。

熱傳遞層HT1被佈置為與覆蓋電熔絲元件EH的層間電介質層I1a的上表面接觸。熱傳遞層HT1由層間電介質層I1b覆蓋。熱傳遞層HT2被佈置為與層間電介質層I1a的上表面接觸。熱傳遞層HT2由層間電介質層I1c覆蓋。熱傳遞層HT3被佈置為與層間電介質層I1c的上表面接觸。熱傳遞層HT3由層間電介質層I1d覆蓋。電阻層RL被佈置為與層間電介質層I1d的上表面接觸。

層間電介質層I1a、I2b、I1c、I1d佈置成佈置在電熔絲元件EH和電阻層RL之間的層間電介質層I1。

熱傳遞主體HT具有連接部分CT1、CT2，連接部分CT1、CT2用於將多個熱傳遞層HT1到HT3中的每個熱傳遞層彼此電連接。連接部分CT1具有多個過孔導電層CT1。連接部分CT2具有多個過孔導電層CT2。

多個過孔導電層CT1中的每個過孔導電層嵌入在層間電介質層I1b中提供的多個過孔V3中。多個過孔V3從層間電介質層I1b的上表面到達熱傳遞層HT1。熱傳遞層HT1和熱傳遞層HT2通過多個過孔導電層CT1電連接。

多個過孔導電層CT2中的每個過孔導電層嵌入在層間電介質層I1c中提供的多個過孔V4中。多個過孔V4從層間電介質層I1c的上表面到達熱傳遞層HT2。熱傳遞層HT2和熱傳遞層HT3通過多個過孔導電層CT2電連接。

過孔導電層CT1、CT2中的每個過孔導電層由例如鎢（W）製成。過孔導電層CT1、CT2中的每個過孔導電層可以具有被佈置在鎢和層間電介質層I1b、I1c之間的阻擋件金屬（例如，氮化鈦(TiN)）。

例如，由多個熱傳遞層HT1到HT3以及多個過孔導電層CT1、CT2佈置多層佈線結構。熱傳遞層HT1到HT3中的每個熱傳遞層是虛設佈線。虛設佈線是與其他電氣元件電隔離並且不傳輸電信號的佈線。

如圖13所示，熱傳遞主體HT中包括的多個熱傳遞層HT1到HT3中的每個熱傳遞層在平面圖中與整個電熔絲元件EH重疊。多個熱傳遞層HT1到HT3中的每個熱傳遞層的佈線長度L _HT優選地等於或大於電阻層RL的佈線長度L _RL。多個熱傳遞層HT1到HT3中的每個熱傳遞層的佈線寬度W _HT例如等於或大於電阻層RL的佈線寬度W _RL。

多個熱傳遞層HT1到HT3中的每個熱傳遞層的佈線長度L _HT和電阻層RL的佈線長度L _RL中的每個佈線長度在平面圖中具有電流流動通過電熔絲元件EH的方向上的尺寸。多個熱傳遞層HT1到HT3中的每個熱傳遞層的佈線寬度W _HT和電阻層RL的佈線寬度W _RL中的每個佈線寬度在平面圖中具有與電流流動通過電熔絲元件EH的方向垂直的方向上的尺寸。

由於本實施例除上述以外的佈置與第一實施例的佈置基本相同，相同的元件由相同附圖標記表示，並且將不再重複其描述。

如圖14所示，本發明人研究了在單層熱傳遞主體HT被佈置在電熔絲元件EH和電阻層RL之間的佈置中，當改變熱傳遞主體HT的佈線長度L _HT和佈線寬度W _HT時，從電阻層RL到電熔絲元件EH的熱傳遞效率的變化。該模擬是利用固定在47.5 μm的電阻層RL的佈線長度L _RL和固定在9.5 μm的佈線寬度W _RL來執行的。圖15中示出了結果。

在圖15的曲線圖中，橫軸是熱傳遞主體HT的佈線長度L _HT與電阻層RL的佈線長度L _RL的比值(L _HT/L _RL)。縱軸是電熔絲元件EH的溫度變化ΔT (EH)相對於電阻層RL的溫度變化ΔT (RL)的比值（ΔT (EH)/ΔT (RL)），並且示出了從電阻層RL到電熔絲元件EH的熱傳遞效率。

從圖15的結果可以發現，當熱傳遞主體HT的佈線長度L _HT與電阻層RL的佈線長度L _RL的比值(L _HT/L _RL)達到80%或更高時，改善了熱傳遞效率(ΔT(EH)/ΔT(RL))。還發現，在80%或更大的比值(L _HT/L _RL)處，熱傳遞效率的改善（ΔT(EH)/ΔT(RL)）更顯著，因為熱傳遞HT的佈線寬度W _HT更大。

當電阻層RL的佈線長度L _RL和熱傳遞主體HT的佈線長度L _HT具有相同尺寸時（即，當比值(L _HT/L _RL)為100%時），發現熱傳遞效率（ΔT(EH)/ΔT(RL)）最大。進一步通過提供熱傳遞主體HT，與沒有熱傳遞主體HT的情況相比，還發現熱傳遞效率（ΔT (EH)/ΔT (RL)）改善了大約三倍。

在來自上文的本實施例中，由於熱傳遞主體HT被佈置在電熔絲元件EH和電阻層RL之間，所以可以高效率地向電熔絲元件EH傳遞由電阻層RL生成的熱量。因此，可以在使電熔絲元件EH熔斷時減小流動通過電熔絲元件EH的電流量。因此，可以進一步減小切斷電晶體CT的尺寸。

熱傳遞主體HT可以由單個層形成。例如，熱傳遞主體HT可以僅由圖12中的熱傳遞層HT1到HT3中的一層佈置。這使得能夠簡化熱傳遞主體HT的佈置。

此外，如圖12所示，通過熱傳遞主體HT包括多個熱傳遞層HT1到HT3，可以從電阻層RL向電熔絲元件EH高效率地傳遞熱量，即使電熔絲元件EH和電阻層RL之間的距離增大也如此。

此外，如圖12所示，通過熱傳遞主體HT包括用於將多個熱傳遞層HT1到HT3中的每個熱傳遞層彼此連接的連接部分CT1、CT2，可以在多個熱傳遞層HT1到HT3之間高效率地傳遞熱量。

還如圖13所示，多個熱傳遞層HT1到HT3中的至少一個熱傳遞層在平面圖中與整個電阻層RL重疊，並且具有比電阻層RL的平面佔據面積更大的平面佔據面積。因此，從電阻層RL生成的熱量可以被多個熱傳遞層HT1到HT3中的至少一個熱傳遞層廣泛地接收，並且可以將接收的熱量傳輸到電熔絲元件EH。因此，可以更高效率地向電熔絲元件EH傳遞熱量。 第三實施例的修改性示例

接下來，將參考圖16描述根據第三實施例的半導體裝置的修改性示例。

如圖16中所示，多個熱傳遞層HT1到HT3的佈線寬度隨著熱傳遞層更接近電熔絲元件EH而更小。具體而言，比熱傳遞層HT3位置更靠近電熔絲元件EH的熱傳遞層HT2具有比熱傳遞層HT3更小的佈線寬度。而且，比熱傳遞層HT2位置更靠近電熔絲元件EH的熱傳遞層HT1具有比熱傳遞層HT2更小的佈線寬度。

由於本修改性示例除上述以外的佈置與第三實施例的佈置基本相同，相同的元件由相同附圖標記表示，並且將不再重複其描述。

在本修改性示例中，由於多個熱傳遞層HT1到HT3的佈線寬度隨著熱傳遞層更接近電熔絲元件EH而更小，所以可以朝向電熔絲元件EH集中從電阻層RL生成的熱量。因此，可以更高效率地加熱電熔絲元件EH。

如圖17和圖18中所示，可以將在其中提供熱傳遞主體HT的佈置和如第二實施例中那樣在其中電阻層RL具有多個電阻部分RLa到RLc的佈置進行組合。於是，可以獲得第二實施例和第三實施例兩者的效果。附帶地，圖17和圖18中的多個電阻部分RLa到RLc可以串聯連接，可以並聯連接。 其他實施例

接下來，將參考圖19描述具有電熔絲元件EH和電阻層RL的具體佈置。

如圖19所示，半導體裝置具有電熔絲元件EH、熱傳遞主體HT、電阻層RL和金屬層ML。電熔絲元件EH被佈置在半導體襯底SB的STI結構上。電熔絲元件EH由例如摻雜多晶矽製成。

電熔絲元件EH由層間電介質層I1a覆蓋。佈線層ITA、ITB的中的每個佈線層被佈置在層間電介質層I1a上。佈線層ITA經由嵌入在層間電介質層I1a中的過孔VHA中的過孔導電層VCA電連接到電熔絲元件EH。佈線層ITB經由嵌入在層間電介質層I1a中的過孔VHB中的過孔導電層VCB電連接到電熔絲元件EH。

熱傳遞主體HT被佈置在電熔絲元件EH正上方。熱傳遞主體HT例如具有多層佈線結構。熱傳遞主體HT具有多個熱傳遞層HT1到HT3，以及連接部分CT1、CT2。熱傳遞層HT1與例如佈線層ITA、ITB從相同層分開地形成。

由於熱傳遞主體HT的佈置與圖12所示的熱傳遞主體HT的佈置基本相同，所以使用與圖12中的相同元件相同的附圖標記，並且將不重複其描述。

電阻層RL被佈置在熱傳遞主體HT正上方並且在電熔絲元件EH正上方。佈線層ITC和ITD中的每個佈線層電連接到電阻層RL。具體而言，電阻層RL經由嵌入在層間電介質層I1d中的過孔VHC中的過孔導電層VCC電連接到佈線層ITC。電阻層RL經由嵌入在層間電介質層I1d中的過孔VHD中的過孔導電層VCD電連接到佈線層ITD。佈線層ITC和ITD中的每個佈線層與例如熱傳遞層HT3從相同層分開地佈置。

電阻層RL由層間電介質層I2覆蓋。金屬層ML被佈置在層間電介質層I2上。金屬層ML被佈置在電阻層RL正上方。

在上文中，已經描述了電熔絲元件EH由摻雜多晶矽製成的情況，電熔絲元件EH可以由諸如銅的金屬製成。在這種情況下，半導體裝置可以具有例如圖20所示的佈置。

如圖20所示，多層佈線層IT1、IT2、IT3、IT4中的每個佈線層由例如銅或銅合金形成。電熔絲元件EH例如與佈線層IT3從相同層分開地形成，並且由銅或銅合金製成。

佈線層IT1被佈置在層間電介質層IA的上表面中提供的溝槽中。層間電介質層IB被佈置在層間電介質層IA上。佈線層IT2被佈置在層間電介質層IB的上表面中提供的溝槽中。佈線層IT2經由嵌入在層間電介質層IB中的過孔中的過孔導電層電連接到佈線層IT1。

層間電介質層IC被佈置在層間電介質層IB上。佈線層IT3和電熔絲元件EH中的每者被佈置在層間電介質層IC的上表面中提供的溝槽中。佈線層IT3經由嵌入在層間電介質層IC中的過孔中的過孔導電層電連接到佈線層IT2。

層間電介質層ID被佈置在層間電介質層IC上。佈線層IT4被佈置在層間電介質層ID的上表面中提供的溝槽中。佈線層IT4經由嵌入在層間電介質層ID中的過孔中的過孔導電層電連接到佈線層IT3。

層間電介質層IE被佈置在層間電介質層ID上。電阻層RL被佈置在層間電介質層IE上。電阻層RL被佈置在電熔絲元件EH正上方。電阻層RL由矽金屬製成。電阻層RL經由嵌入在層間電介質層IE中的過孔中的過孔導電層電連接到佈線層IT4。

儘管已經基於實施例具體描述了由本發明人做出的發明，但本發明不限於上述實施例，並且不言而喻，可以做出各種修改而不脫離本發明的實質。 優先權要求

於2021年9月2日提交的日本專利申請No. 2021-143196的公開內容，包括說明書、附圖和摘要通過引用全部併入本文。

AR:佈置區域 BI:電介質層 CO:核心部分 CT:切斷電晶體 CT1:連接部分；過孔導電層 CT2:連接部分；過孔導電層 D:漏極 EH:電熔絲元件 FI1:佈線層 FI11:佈線層 FI12:佈線層 FI2:佈線層 FI3:佈線層 FI4:佈線層 G:柵極 GD:地電源 H1:熔斷器 H2:熔斷器 Hm:熔斷器 HS:熔斷器 HT:熱傳遞主體 HT1:熱傳遞層 HT2:熱傳遞層 HT3:熱傳遞層 I1:層間電介質層 I1a:層間電介質層 I1b:層間電介質層 I1c:層間電介質層 I1d:層間電介質層 I2:層間電介質層 IA:層間電介質層 IB:層間電介質層 IC:層間電介質層 ID:層間電介質層 IE:層間電介質層 IT1:佈線層 IT2:佈線層 IT3:佈線層 IT4:佈線層 ITA:佈線層 ITB:佈線層 ITC:佈線層 ITD:佈線層 L _HT:佈線長度 L _RL:佈線長度 LS:電平移位器 ML:金屬層 P1:第一部分 P2:第二部分 P3:第三部分 PD:焊盤電極 PD2:焊盤部分 PD3:焊盤部分 PDa:測試焊盤電極 PDb:測試焊盤電極 PV:電源 RA:RAM（隨機存取記憶體）區域 RB:冗餘電路區域 RC:電源電路區域 RD:CPU（中央處理單元）區域 RE:周邊電路區域 RF:振盪電路區域 RL:電阻層 RL:電阻層 RLa:電阻部分 RLb:電阻部分 RLc:電阻部分 RR:電阻器 S:源極 SB:半導體襯底 SC:半導體裝置 SI1:佈線層 SI11:佈線層 SI12:佈線層 SI2:佈線層 TP2:錐形部分 TP3:錐形部分 TR:MOS（金屬氧化物半導體）電晶體 TRE:溝槽 V1:過孔 V2:過孔 V3:過孔 V4:過孔 VCA:過孔導電層 VCB:過孔導電層 VCC:過孔導電層 VHA:過孔 VHB:過孔 VHC:過孔 VHD:過孔 W1:佈線寬度 W2:佈線寬度 W3:佈線寬度 W4:佈線寬度 W5:佈線寬度 W6:距離 W _HT:佈線寬度 W _RL:佈線寬度

圖1是示出根據第一實施例的處於晶片狀態的半導體裝置的佈置的平面圖。

圖2是示意性示出在其中形成冗餘電路的半導體晶片的佈置的平面圖。

圖3是示出了具有電熔斷器的電路佈置的圖示。

圖4是示出根據第一實施例的半導體裝置的佈置的平面圖。

圖5是沿圖4中的V-V線的截面圖。

圖6是示出了加熱電阻器時電熔絲元件的溫度變化的圖示。

圖7是示出根據第一實施例的半導體裝置的修改性示例的佈置的截面圖。

圖8是示出根據第二實施例的半導體裝置的佈置的截面圖。

圖9是示出根據第二實施例的在其中多個電阻部分串聯連接的半導體裝置的佈置的平面圖。

圖10是示出根據第二實施例的在其中多個電阻部分並聯連接的半導體裝置的修改性示例的佈置的平面圖。

圖11是示出了在具有窄寬度的單個電阻部分、具有粗寬度的單個電阻部分、以及多個具有窄寬度的電阻部分中的每個電阻部分並聯連接的佈置中的每者中，電阻器的溫度變化與電熔絲元件的溫度變化之間的關係的圖示。

圖12是示出根據第三實施例的半導體裝置的佈置的截面圖。

圖13是示出根據第三實施例的半導體裝置的佈置的平面圖。

圖14是用於解釋類比中使用的佈置的透視圖。

圖15是示出了電熔絲元件和電阻器的長度比與電阻器到電熔絲元件的熱傳遞效率之間的關係的圖示。

圖16是示出根據第三實施例的半導體裝置的第一修改性示例的佈置的截面圖。

圖17是示出根據第三實施例的半導體裝置的第二修改性示例的佈置的截面圖。

圖18是示出根據第三實施例的半導體裝置的第二修改性示例的佈置的平面圖。

圖19是示出根據另一實施例的在半導體裝置中具有電熔絲元件和電阻層的具體佈置的截面圖。

圖20是示出根據另一實施例的在半導體裝置中電熔絲元件由諸如銅的金屬製成的佈置的截面圖。

BI:電介質層

EH:電熔絲元件

I1:層間電介質層

RL:電阻層

SB:半導體襯底

TRE:溝槽

W1:佈線寬度

W4:佈線寬度

Claims (10)

1. 一種半導體裝置，其包括： 一電熔絲元件； 一層間電介質層，其覆蓋該電熔絲元件；以及 一電阻層，其在該層間電介質層上，該電阻層由矽金屬形成並且被佈置在該電熔絲元件正上方。
2. 如請求項1之半導體裝置，其包括： 一金屬層，其被佈置在該電阻層正上方。
3. 如請求項1之半導體裝置， 其中該電阻層包括由矽金屬形成的多個電阻部分，並且 其中該多個電阻部分串聯電連接或並聯電連接。
4. 如請求項3之半導體裝置， 其中該多個電阻部分中的每個電阻部分串聯電連接，使得該電阻層中的一電流路徑在平面圖中曲折行進。
5. 如請求項1之半導體裝置，其包括： 一熱傳遞主體，其被佈置在該電熔絲元件和該電阻層之間，並且具有比該層間電介質層更高的一熱導率。
6. 如請求項5之半導體裝置， 其中該熱傳遞主體由一單個層配置。
7. 如請求項5之半導體裝置， 其中該熱傳遞主體包括彼此層疊的多個熱傳遞層。
8. 如請求項7之半導體裝置， 其中該熱傳遞主體包括一連接部分，該連接部分將該多個熱傳遞層中的每個熱傳遞層彼此連接。
9. 如請求項8之半導體裝置， 其中該多個熱傳遞層中的至少一個熱傳遞層的一平面佔據面積大於該電阻層的一平面佔據面積。
10. 如請求項8之半導體裝置， 其中該多個熱傳遞層的一佈線寬度隨著一熱傳遞層更接近該電熔絲元件而更小。