JP2010135435A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010135435A JP2010135435A JP2008307934A JP2008307934A JP2010135435A JP 2010135435 A JP2010135435 A JP 2010135435A JP 2008307934 A JP2008307934 A JP 2008307934A JP 2008307934 A JP2008307934 A JP 2008307934A JP 2010135435 A JP2010135435 A JP 2010135435A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- fuse
- terminal
- electric fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置は、基板(不図示)に形成された電気ヒューズ100を含む。電気ヒューズ100は、一端側に設けられた第1の配線112と、第1の配線112とは異なる層に形成された第2の配線122と、第1の配線112と第2の配線122と接触してこれらを接続する第1のビア130と、他端側に設けられ、第1の配線112と同層に第1の配線112から離間して形成された第3の配線142と、第3の配線142と第2の配線122と接触してこれらを接続し、第1のビア130よりも抵抗が低くなるよう構成された第2のビア132と、を含み、切断時に電気ヒューズ100を構成する導電体が外方に流出してなる流出部が形成されて切断される。
【選択図】図1
Description
基板と、
前記基板上に形成された電気ヒューズと、を含み、
前記電気ヒューズは、
当該電気ヒューズの一端側に設けられた第1の配線と、
前記第1の配線とは異なる層に形成された第2の配線と、
前記第1の配線と前記第2の配線と接触してこれらを接続する第1のビア部と、
前記電気ヒューズの他端側に設けられ、前記第1の配線と同層に当該第1の配線から離間して形成された第3の配線と、
前記第3の配線と前記第2の配線と接触してこれらを接続し、前記第1のビア部よりも抵抗が低くなるよう構成された第2のビア部と、
を含み、
前記電気ヒューズは、切断時に前記電気ヒューズを構成する導電体が外方に流出してなる流出部が形成されて切断される半導体装置が提供される。
半導体装置200は、シリコン基板等の半導体基板である基板(不図示)と、基板上に形成された電気ヒューズ100と、を含む。
図3に示すように、本実施の形態において、半導体装置200は、基板(不図示)上に層間絶縁膜202、エッチング阻止膜204、層間絶縁膜206、および層間絶縁膜210がこの順で積層した構成を有する。図3(a)は、切断前の状態を示す。
以上で説明した電気ヒューズ100によれば、製造ばらつきにより、電気ヒューズ100の切断時に流出部170が形成されるように設計された第1の配線112の膜厚が変動するような場合でも、第3の配線142が第1の配線112と同層に形成されているため、第1の配線112の膜厚に追随して第3の配線142の膜厚も変動する。ここで、第1の配線112と第3の配線142とは、間に第1のビア130、第1の配線112、および第2のビア132を挟んで電気ヒューズ100のほぼ両端に配置されている。そのため、膜厚の変動により、第1の配線112の抵抗が変化した場合でも、第3の配線142も同様に抵抗が変化し、第1の端子114と第2の端子144との間の抵抗分布の変化が緩和される。これにより、膜厚ばらつきが生じても、当初の設定通り、第1の配線112の第1のビア130との接続箇所近くが最も高温となるようにすることができる。これにより、流出部170形成箇所を安定化させることができ、安定した電気ヒューズ100切断を行うことができる。
12 上層ヒューズ配線
14 端子
22 下層ヒューズ配線
24 端子
30 ビア
50 半導体装置
70 流出部
72 切断箇所
100 電気ヒューズ
112 第1の配線
114 第1の端子
122 第2の配線
130 第1のビア
132 第2のビア
142 第3の配線
144 第2の端子
150 銅含有金属膜
152 バリアメタル膜
170 流出部
172 切断箇所
200 半導体装置
202 層間絶縁膜
204 エッチング阻止膜
206 層間絶縁膜
210 層間絶縁膜
Claims (6)
- 基板と、
前記基板上に形成された電気ヒューズと、を含み、
前記電気ヒューズは、
当該電気ヒューズの一端側に設けられた第1の配線と、
前記第1の配線とは異なる層に形成された第2の配線と、
前記第1の配線と前記第2の配線と接触してこれらを接続する第1のビア部と、
前記電気ヒューズの他端側に設けられ、前記第1の配線と同層に当該第1の配線から離間して形成された第3の配線と、
前記第3の配線と前記第2の配線と接触してこれらを接続し、前記第1のビア部よりも抵抗が低くなるよう構成された第2のビア部と、
を含み、
前記電気ヒューズは、切断時に前記電気ヒューズを構成する導電体が外方に流出してなる流出部が形成されて切断される半導体装置。 - 請求項1に記載の半導体装置において、
前記第2のビア部は、前記第1のビア部と前記第2の配線との接触面積よりも前記第2の配線との接触面積が広い半導体装置。 - 請求項1または2に記載の半導体装置において、
前記第2のビア部は、スリットビアにより構成された半導体装置。 - 請求項1から3いずれかに記載の半導体装置において、
前記電気ヒューズにおいて、切断時に前記電気ヒューズを構成する導電体が前記第1の配線から外方に流出して前記流出部が形成される半導体装置。 - 請求項4に記載の半導体装置において、
前記電気ヒューズは、前記第1のビア部に切断箇所が形成される半導体装置。 - 請求項1から5いずれかに記載の半導体装置において、
前記第1の配線は、前記第2の配線よりも上層に設けられ、前記第1の配線、前記第2の配線、および前記第1のビア部は、それぞれ、銅含有金属膜と、当該銅含有金属膜の側面および底面を覆うバリアメタル膜とにより構成され、切断前において、前記第2の配線と前記第1のビア部との間には、当該第2の配線および当該第1のビア部を構成する前記銅含有金属膜に接して前記バリアメタル膜が設けられている半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307934A JP5518322B2 (ja) | 2008-12-02 | 2008-12-02 | 半導体装置 |
US12/591,727 US8324662B2 (en) | 2008-12-02 | 2009-11-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307934A JP5518322B2 (ja) | 2008-12-02 | 2008-12-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135435A true JP2010135435A (ja) | 2010-06-17 |
JP5518322B2 JP5518322B2 (ja) | 2014-06-11 |
Family
ID=42222001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008307934A Expired - Fee Related JP5518322B2 (ja) | 2008-12-02 | 2008-12-02 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8324662B2 (ja) |
JP (1) | JP5518322B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120286390A1 (en) * | 2011-05-11 | 2012-11-15 | Kuei-Sheng Wu | Electrical fuse structure and method for fabricating the same |
KR20150032609A (ko) | 2013-09-16 | 2015-03-27 | 삼성전자주식회사 | 퓨즈 구조물 및 그 블로잉 방법 |
US9087841B2 (en) * | 2013-10-29 | 2015-07-21 | International Business Machines Corporation | Self-correcting power grid for semiconductor structures method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163269A (ja) * | 2001-09-13 | 2003-06-06 | Texas Instruments Inc | 低電圧ヒューズ素子として使用される矩形コンタクト |
JP2007305693A (ja) * | 2006-05-09 | 2007-11-22 | Nec Electronics Corp | 半導体装置および電気ヒューズの切断方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6667533B2 (en) * | 2002-03-11 | 2003-12-23 | International Business Machines Corporation | Triple damascene fuse |
JP4284242B2 (ja) * | 2004-06-29 | 2009-06-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP4480649B2 (ja) * | 2005-09-05 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | ヒューズ素子及びその切断方法 |
-
2008
- 2008-12-02 JP JP2008307934A patent/JP5518322B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-30 US US12/591,727 patent/US8324662B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163269A (ja) * | 2001-09-13 | 2003-06-06 | Texas Instruments Inc | 低電圧ヒューズ素子として使用される矩形コンタクト |
JP2007305693A (ja) * | 2006-05-09 | 2007-11-22 | Nec Electronics Corp | 半導体装置および電気ヒューズの切断方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100133650A1 (en) | 2010-06-03 |
US8324662B2 (en) | 2012-12-04 |
JP5518322B2 (ja) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5307437B2 (ja) | 半導体装置 | |
JP4861051B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP4284242B2 (ja) | 半導体装置およびその製造方法 | |
JP4861060B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP5248170B2 (ja) | 半導体装置 | |
US20080157269A1 (en) | Reversible electric fuse and antifuse structures for semiconductor devices | |
JP5638188B2 (ja) | 半導体装置 | |
US7911025B2 (en) | Fuse/anti-fuse structure and methods of making and programming same | |
JP4871031B2 (ja) | 半導体装置およびヒューズの判定方法 | |
US7215001B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007305939A (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP5518322B2 (ja) | 半導体装置 | |
JP2009141266A (ja) | 半導体装置 | |
US8080861B2 (en) | Semiconductor device | |
JP5331408B2 (ja) | 半導体装置 | |
JP2010161122A (ja) | 半導体装置 | |
JP2004140180A (ja) | 半導体装置とその製造方法 | |
JP2011023391A (ja) | 電子部品装置および変化部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5518322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |