JP2010135435A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010135435A
JP2010135435A JP2008307934A JP2008307934A JP2010135435A JP 2010135435 A JP2010135435 A JP 2010135435A JP 2008307934 A JP2008307934 A JP 2008307934A JP 2008307934 A JP2008307934 A JP 2008307934A JP 2010135435 A JP2010135435 A JP 2010135435A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
fuse
terminal
electric fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008307934A
Other languages
English (en)
Other versions
JP5518322B2 (ja
Inventor
Yoshitaka Kubota
吉孝 窪田
Hiromichi Takaoka
洋道 高岡
Koji Tsuda
浩嗣 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008307934A priority Critical patent/JP5518322B2/ja
Priority to US12/591,727 priority patent/US8324662B2/en
Publication of JP2010135435A publication Critical patent/JP2010135435A/ja
Application granted granted Critical
Publication of JP5518322B2 publication Critical patent/JP5518322B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】製造ばらつきに関わらず、切断箇所を制御できる構成の電気ヒューズを得る。
【解決手段】半導体装置は、基板(不図示)に形成された電気ヒューズ100を含む。電気ヒューズ100は、一端側に設けられた第1の配線112と、第1の配線112とは異なる層に形成された第2の配線122と、第1の配線112と第2の配線122と接触してこれらを接続する第1のビア130と、他端側に設けられ、第1の配線112と同層に第1の配線112から離間して形成された第3の配線142と、第3の配線142と第2の配線122と接触してこれらを接続し、第1のビア130よりも抵抗が低くなるよう構成された第2のビア132と、を含み、切断時に電気ヒューズ100を構成する導電体が外方に流出してなる流出部が形成されて切断される。
【選択図】図1

Description

本発明は、電気ヒューズを含む半導体装置に関する。
近年、クラックアシスト型と呼ばれる、新たな電気ヒューズの切断方法が提案されている。この方法では、電気ヒューズの構成や電気ヒューズへの電圧印加方法等を制御することにより、電気ヒューズ切断時に、電気ヒューズの一部で電気ヒューズを構成する導電体を強制的に外方、すなわち導電体の周囲の絶縁膜中に流出させ、材料の移動・供給のバランスを崩すことにより、他の部分に大きな切断箇所を形成する。これにより、切断された電気ヒューズが再接続される可能性を大幅に低減することができ、切断状態を良好に保つことができる(たとえば特許文献1(特開2007−305693号公報))。
図5は、特許文献1に記載されたのと同様の電気ヒューズ10を含む半導体装置50の構成を示す平面図である。電気ヒューズ10は、端子14および端子24と、端子14に接続された上層ヒューズ配線12と、端子24に接続された下層ヒューズ配線22と、上層ヒューズ配線12と下層ヒューズ配線22とを接続するビア30とを含む。
図6は、図5のC−C’断面図である。半導体装置50は、基板(不図示)上に層間絶縁膜202、エッチング阻止膜204、層間絶縁膜206、および層間絶縁膜210がこの順で積層された構成を含む。端子24、および下層ヒューズ配線22は層間絶縁膜202に設けられ、ビア30、上層ヒューズ配線12、および端子14は層間絶縁膜206に設けられている。
このような構成の電気ヒューズ10において、端子14と端子24との間に電圧を印加すると、下層ヒューズ配線22から上層ヒューズ配線12の方向に電流が流れる(図6(a))。これにより、ビア30および上層ヒューズ配線12が加熱されてくる。また、ビア30および上層ヒューズ配線12を構成する銅等の導電体が膨張し、ビア30では、もとのビア径よりも膨れてくる(図6(b))。この後、上層ヒューズ配線12の膨張がある程度まで進行すると、上層ヒューズ配線12周囲の層間絶縁膜206にクラックが生じ、導電体が流出して流出部70が形成される(図6(c))。正常な電気ヒューズ10の切断が行われる場合、この導電体の流出に伴い、ビア30の導電体も移動してビアに切断箇所が形成される。
特開2007−305693号公報
ところで、本発明者は、特許文献1に記載されたような構成の電気ヒューズをクラックアシスト型で切断する際に以下に述べる課題があることを見出した。
図7は、図5に示した電気ヒューズ10の上層ヒューズ配線12、ビア30、および下層ヒューズ配線22を示す断面図である。このような構成の電気ヒューズ10において、端子14と端子24との間に電圧を印加する際、端子14と端子24との間で抵抗の高いところが発熱が多く、最も高温になる。また、面積の大きい端子14および端子24はヒートシンクとして機能するため、電気ヒューズ10の切断時に電気ヒューズ10が最も高温となる箇所は、端子14や端子24からの距離が離れた発熱量の多い場所の近辺となる。また、電気ヒューズ10を切断する際に流出部70が形成される箇所は、各構成要素の面積等に依存する。
ここで、上層ヒューズ配線12に流出部70が形成されるとともに、ビア30に切断箇所が形成されるようにするために、上層ヒューズ配線12や下層ヒューズ配線22の幅や長さをそれぞれ適切に制御して、上層ヒューズ配線12のビア30との接続箇所近くが最も高温となるように設定しておくことができる(図7(a))。しかし、半導体装置50の製造時に、たとえば膜生成または研磨ばらつき等の製造ばらつきにより、たとえば図7(b)に示すように、上層ヒューズ配線12の膜厚が予め設定された図7(a)のd1からd2(d1>d2)に薄くなることがある。このような場合、上層ヒューズ配線12の抵抗が変化して高くなり、切断時に最も高温となる箇所が、ビア30から離れた上層ヒューズ配線12の中心部にずれてしまう。
このように切断時に最も高温となる箇所がビア30から離れて中心に近づきすぎると、ビア30が充分に加熱されないために、ビア30が切断されない切断不良が生じてしまう。図8を参照して説明する。図8は、図5のC−C’断面図であり、電気ヒューズ10切断時の図6の続きを示す図である。ビア30を構成する導電体が充分加熱されず、移動可能になるほど溶融する前に上層ヒューズ配線12で流出が生じると、上層ヒューズ配線12中にボイドが形成され、上層ヒューズ配線12に切断箇所72が形成される(図8(a))。この場合、ビア30での導電体の移動が起こらない。この後、導電体は、室温になるまで熱収縮を続け、ビア30上部および上層ヒューズ配線12中に切断箇所72を残して固まる(図8(b))。しかし、このように上層ヒューズ配線12に切断箇所72が形成された構成では、この後の半導体装置50の組立工程等の熱履歴や高温での実使用時に、導電体が凝集する等して変形した際に、再接続するおそれがある。
また、たとえば図7(c)に示すように、上層ヒューズ配線12の膜厚が予め設定された図7(a)のd1からd3(d3>d1)に厚くなることもある。このような場合も、上層ヒューズ配線12の抵抗が変化して低くなり、切断時に最も高温となる箇所が、ビア30底部の方向にずれてしまう。しかし、このように切断時に最も高温となる箇所がビア30底部に近づくと、ビア30底部でも導電体の流出が生じ、上層ヒューズ配線12から流出した導電体との間でショートが生じるおそれがある。
本発明によれば、
基板と、
前記基板上に形成された電気ヒューズと、を含み、
前記電気ヒューズは、
当該電気ヒューズの一端側に設けられた第1の配線と、
前記第1の配線とは異なる層に形成された第2の配線と、
前記第1の配線と前記第2の配線と接触してこれらを接続する第1のビア部と、
前記電気ヒューズの他端側に設けられ、前記第1の配線と同層に当該第1の配線から離間して形成された第3の配線と、
前記第3の配線と前記第2の配線と接触してこれらを接続し、前記第1のビア部よりも抵抗が低くなるよう構成された第2のビア部と、
を含み、
前記電気ヒューズは、切断時に前記電気ヒューズを構成する導電体が外方に流出してなる流出部が形成されて切断される半導体装置が提供される。
この構成によれば、製造ばらつきにより、電気ヒューズの切断時に流出部が形成されるように設計された第1の配線の膜厚が変動するような場合でも、第3の配線が第1の配線と同層に形成されているため、第1の配線の膜厚に追随して第3の配線の膜厚も変動する。ここで、第1の配線と第3の配線とは、電気ヒューズの一端側と他端側にそれぞれ配置されている。そのため、膜厚の変動により、第1の配線の抵抗が変化した場合でも、第3の配線も同様に抵抗が変化し、電気ヒューズの抵抗分布の変化が緩和される。これにより、膜厚ばらつきが生じても、当初の設定通り、第1の配線の第1のビアとの接続箇所近くが最も高温となるようにすることができる。これにより、流出部形成箇所を安定化させることができ、安定した電気ヒューズ切断を行うことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、製造ばらつきに関わらず、切断箇所を制御できる構成の電気ヒューズを得ることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態における半導体装置の構成の一例を示す平面図である。図2は、図1のA−A’断面図である。図3および図4は、図1のB−B’断面図である。
半導体装置200は、シリコン基板等の半導体基板である基板(不図示)と、基板上に形成された電気ヒューズ100と、を含む。
電気ヒューズ100は、第1の配線112、第1の配線112とは異なる層に設けられた第2の配線122、第1の配線112の一端および第2の配線122の一端と接触してこれらを接続する第1のビア130(第1のビア部)、第1の配線112と同層に形成された第3の配線142、および第3の配線142の一端および第2の配線122の他端と接触してこれらを接続する第2のビア132(第2のビア部)を含む。
本実施の形態において、ビアによる第3の配線142と第2の配線122との間の接続が、第1の配線112と第2の配線122との間の接続よりも抵抗が低くなるような構成とすることができる。第2のビア132は、第1のビア130よりも抵抗が低くなるように構成する。たとえば、第2のビア132は、第1のビア130と第2の配線122との接触面積よりも第2の配線122との接触面積が広くなるように形成することができる。たとえば、第2のビア132は、第1のビア130よりも太く形成することができる。たとえば、第2のビア132は、スリットビアにより構成することができる。
また、他の例として、第3の配線142と第2の配線122との間を複数のビアで接続するようにして、ビアによる第3の配線142と第2の配線122との間の接続が、第1の配線112と第2の配線122との間の接続よりも抵抗が低くなるようにすることもできる。各ビアを同じ材料で構成した場合、たとえば、第3の配線142と第2の配線122とを接続するビア(第2のビア132)の第2の配線122との接触面積が、第1の配線112と第2の配線122とを接続するビア(第1のビア130)の第2の配線122との接触面積の2倍以上となるようにすることができる。
半導体装置200は、さらに、基板上の少なくとも第1の配線112と同層に設けられ、第1の配線112の他端と接続された第1の端子114と、少なくとも第3の配線142と同層に設けられ、第3の配線142の他端と接続された第2の端子144とを含む。
本実施の形態において、電気ヒューズ100は、クラックアシスト型で切断され、切断時に電気ヒューズ100を構成する導電体が第1の配線112から外方に流出してなる流出部が形成されて切断される構成とすることができる。また、本実施の形態において、第1のビア130に切断箇所が形成される構成とすることができる。
クラックアシスト型で切断される電気ヒューズ100では、電流によって発生するジュール熱が切断を支配する。そのため、切断したい箇所以外での好ましくない配線の断線を防ぐために、切断したい箇所以外の第1の端子114や第2の端子144は、大電流を流しても発熱しないような構成とする必要がある。第1の端子114および第2の端子144は、たとえば、電気ヒューズに電圧を印加するための共通配線やパッド配線等とすることができる。また、第1の端子114および第2の端子144は、共通配線やパッド配線等に接続された引出配線とすることもできる。いずれにしても、第1の端子114および第2の端子144は、電気ヒューズ100の電流の流れる方向と直交する方向の幅(以下、単に配線幅という。)が第1の配線112や第2の配線122の最も広い箇所以上となる構成とすることができる。また、第1の端子114および第2の端子144は、電気ヒューズ100の切断時に切断箇所の位置等に影響を与えない構成とすることができる。
電気ヒューズ100において、第1の端子114と第2の端子144との間に所定の電圧を印加した際、第1の端子114と第2の端子144との間で抵抗の高いところが発熱が多くなる。また、配線幅の広い第1の端子114や第2の端子144は、電気ヒューズ100を切断するために必要な熱を放熱するヒートシンクとして機能する。このため、電気ヒューズ100の切断時に最も高温となる箇所は、第1の端子114や第2の端子144からの距離が離れた発熱量が多い場所の近辺になる。また、電気ヒューズ100を切断する際に流出部が形成される箇所は、各構成要素の面積等に依存する。
本実施の形態において、第2のビア132は、第1のビア130に比べて抵抗が低くなるように形成されている。そのため、抵抗の高い第1のビア130付近で発熱が多くなる。また、第1の端子114からの距離を長くするために、第1の配線112の方が、第3の配線142よりも長くなるようにすることができる。これにより、第1の配線112が、第3の配線142や第2の配線122に比べてより高温になるとともに膨張して第1の配線112で導電体の流出が生じるように制御することができる。
また、本実施の形態において、第1の配線112と同層に第3の配線142が設けられている。そのため、第1の配線112の膜厚が変動した場合、第3の配線142の膜厚も同じように変動することになる。以下、図2を参照して説明する。
まず、第1の配線112に流出部が形成されるとともに、第1のビア130に切断箇所が形成されるようにするために、第1の配線112、第1のビア130、第2の配線122、第2のビア132、および第3の配線142の幅や長さをそれぞれ適切に制御して、第1の配線112の第1のビア130との接続箇所近くが最も高温となるように設定しておく(図2(a))。
ここで、たとえば、図2(b)に示すように、第1の配線112の膜厚が予め設定された図2(a)のd1からd2(d1>d2)に薄くなることがある。このような場合、第1の配線112の抵抗が変化して高くなる。しかし、本実施の形態において、第1の配線112と同層に形成された第3の配線142の膜厚も、第1の配線112の膜厚と同様にd1からd2に薄くなるため、第3の配線142の抵抗も高くなる。そのため、第1の端子114と第2の端子144との間の抵抗分布の変化は緩和され、膜厚ばらつきが生じても、当初の設定通り、第1の配線112の第1のビア130との接続箇所近くが最も高温となるようにすることができる。
同様に、たとえば、図2(c)に示すように、第1の配線112の膜厚が予め設定された図2(a)のd1からd3(d3>d1)に厚くなることもある。このような場合も、第1の配線112の抵抗が変化して低くなる。しかし、本実施の形態において、第1の配線112と同層に形成された第3の配線142の膜厚も、d1からd3に厚くなるため、第3の配線142の抵抗も低くなる。そのため、第1の端子114と第2の端子144との間の抵抗分布の変化は緩和され、膜厚ばらつきが生じても、当初の設定通り、第1の配線112の第1のビア130との接続箇所近くが最も高温となるようにすることができる。
次に、本実施の形態における電気ヒューズ100の切断手順を説明する。
図3に示すように、本実施の形態において、半導体装置200は、基板(不図示)上に層間絶縁膜202、エッチング阻止膜204、層間絶縁膜206、および層間絶縁膜210がこの順で積層した構成を有する。図3(a)は、切断前の状態を示す。
第2の配線122は、層間絶縁膜202中に設けられる。第1のビア130は、エッチング阻止膜204および層間絶縁膜206中に設けられる。第1の配線112は、層間絶縁膜206中に設けられる。また、第1のビア130と第1の配線112とはデュアルダマシンプロセスで形成してもよく、またシングルダマシンプロセスで形成してもよい。なお、ここでは、図示していないが、第2のビア132も、エッチング阻止膜204および層間絶縁膜206中に設けられる。第3の配線142も、層間絶縁膜206中に設けられる。また、第2のビア132と第3の配線142とは、第1のビア130と第1の配線112と同様、デュアルダマシンプロセスで形成してもよく、またシングルダマシンプロセスで形成してもよい。
なお、ここでは、すべての層を示しているとは限らず、各層の間には、適宜保護膜やエッチング阻止膜が形成された構成とすることができる。また、第1のビア130が形成された層および第1の配線112が形成される層は、異なる層間絶縁膜で形成することもできる。層間絶縁膜は、たとえばポーラス有機膜等の低誘電率膜により構成される。エッチング阻止膜はたとえばSiOC等で構成することができる。
第1の端子114、第1の配線112、第1のビア130、第2の配線122、第2のビア132、第3の配線142および第2の端子144は、銅含有金属膜150により構成することができる。また、第1の端子114、第1の配線112、第1のビア130、第2の配線122、第2のビア132、第3の配線142および第2の端子144をそれぞれ構成する銅含有金属膜150の側面および底面には、バリアメタル膜152が設けられた構成とすることができる。バリアメタル膜152は、高融点金属を含む構成とすることができる。バリアメタル膜152は、たとえば、Ta、TaN、Ti、TiN、W、WN等により構成することができる。
つまり、切断前の状態において、第2の配線122と第1のビア130との間には、これらを構成する銅含有金属膜150に接してバリアメタル膜152が設けられる。
このような構成の電気ヒューズ100において、第1の端子114と第2の端子144との間に電圧を印加して電気ヒューズ100に適切なパワーを印加する。とくに限定されないが、たとえば、第2の端子144に高電圧(Vdd)を印加し、第1の端子114を接地することにより、電気ヒューズ100に適切なパワーを印加すると、第3の配線142から第2の配線122を介して第1の配線112の方向に電流が流れる(図3(a))。これにより、電気ヒューズ100を構成する導電体が加熱されて膨張する。
このとき、図2を参照して説明したように、第1の配線112の第1のビア130との接続箇所近くが最も高温となる。高温になった部分で導電体である銅含有金属膜150の体積増加が大きい。本実施の形態において、高温箇所近傍の第1のビア130および第1の配線112を構成する銅含有金属膜150が膨張し、第1のビア130は、もとのビア径よりも膨れてくる。また、第1の配線112の上部では、層間絶縁膜210を構成するシリコンや炭素等が高温の導電体と接して導電体中に取り込まれる(図3(b))。この後、第1の配線112の膨張がある程度まで進行すると、体積の大きい第1の配線112周囲の層間絶縁膜206にクラックが生じ、銅含有金属膜150が流出して流出部170が形成される(図3(c))。
この後、時間経過とともに導電体が溶融し、抵抗が大きくなるため、熱供給が小さくなり、銅含有金属膜150が固体化し始める(図4(a))。このとき銅含有金属膜150が熱収縮し、表面張力により表面積が小さくなるように移動し、第1のビア130にボイドが発生し、切断箇所172が形成される(図4(b))。この後、銅含有金属膜150は、室温になるまで熱収縮を続け、第1のビア130と第2の配線122との間に切断箇所172を残して固まる(図4(c))。
本実施の形態において、第1の配線112と第2の配線122とは、第1のビア130と接続された領域を除いて、平面視で互いに重ならないように形成することができる。これにより、流出部170が形成されたときに、流出部170を介して第1の配線112と第2の配線122とが接続しないようにすることができる。なお、第1のビア130との接続を確実にするために、第1の配線112および第2の配線122は、平面視で第1のビア130のビア径よりも幅広に設けられるとともに、第1のビア130からひさし状に延在して設けることができる。ここで、「第1のビア130と接続された領域」は、このような領域も含む。
また、本実施の形態において、第1のビア130と第2の配線122との間にバリアメタル膜152が設けられているため、バリアメタル膜152が第2の配線122から剥離しやすく、バリアメタル膜152と第1の配線112との間に切断箇所172が形成されやすくなる。さらに、切断状態において、第1のビア130を構成する銅含有金属膜150がバリアメタル膜152とともに移動してバリアメタル膜152と第2の配線122との間に切断箇所172が形成される。そのため、この後の組立工程等の熱履歴や高温での実使用時に、バリアメタル膜や銅含有金属膜により構成された導電体が凝集する等して変形して第2の配線122との間で再接続が生じるのを防ぐことができる。これにより、半導体装置200の耐熱性を向上することができる。
電気ヒューズ100を、以上のようなメカニズムのクラックアシスト型で切断することにより、必然的に切断箇所172が流出部170とは異なる領域に形成される。これによって、電気ヒューズ100の再接続を防ぐことができる。
次に、本実施の形態における半導体装置200の効果を説明する。
以上で説明した電気ヒューズ100によれば、製造ばらつきにより、電気ヒューズ100の切断時に流出部170が形成されるように設計された第1の配線112の膜厚が変動するような場合でも、第3の配線142が第1の配線112と同層に形成されているため、第1の配線112の膜厚に追随して第3の配線142の膜厚も変動する。ここで、第1の配線112と第3の配線142とは、間に第1のビア130、第1の配線112、および第2のビア132を挟んで電気ヒューズ100のほぼ両端に配置されている。そのため、膜厚の変動により、第1の配線112の抵抗が変化した場合でも、第3の配線142も同様に抵抗が変化し、第1の端子114と第2の端子144との間の抵抗分布の変化が緩和される。これにより、膜厚ばらつきが生じても、当初の設定通り、第1の配線112の第1のビア130との接続箇所近くが最も高温となるようにすることができる。これにより、流出部170形成箇所を安定化させることができ、安定した電気ヒューズ100切断を行うことができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態においては、第1の配線112および第3の配線142が第2の配線122より上層にある構成としたが、第1の配線112および第3の配線142が第2の配線122層より下層にある構成とすることもできる。
本発明の実施の形態における半導体装置の構成の一例を示す平面図である。 図1のA−A’断面図である。 図1のB−B’断面図である。 図1のB−B’断面図である。 従来の半導体装置の構成を示す平面図である。 図5のC−C’断面図である。 従来の問題点を説明するための図である。 従来の問題点を説明するための図である。
符号の説明
10 電気ヒューズ
12 上層ヒューズ配線
14 端子
22 下層ヒューズ配線
24 端子
30 ビア
50 半導体装置
70 流出部
72 切断箇所
100 電気ヒューズ
112 第1の配線
114 第1の端子
122 第2の配線
130 第1のビア
132 第2のビア
142 第3の配線
144 第2の端子
150 銅含有金属膜
152 バリアメタル膜
170 流出部
172 切断箇所
200 半導体装置
202 層間絶縁膜
204 エッチング阻止膜
206 層間絶縁膜
210 層間絶縁膜

Claims (6)

  1. 基板と、
    前記基板上に形成された電気ヒューズと、を含み、
    前記電気ヒューズは、
    当該電気ヒューズの一端側に設けられた第1の配線と、
    前記第1の配線とは異なる層に形成された第2の配線と、
    前記第1の配線と前記第2の配線と接触してこれらを接続する第1のビア部と、
    前記電気ヒューズの他端側に設けられ、前記第1の配線と同層に当該第1の配線から離間して形成された第3の配線と、
    前記第3の配線と前記第2の配線と接触してこれらを接続し、前記第1のビア部よりも抵抗が低くなるよう構成された第2のビア部と、
    を含み、
    前記電気ヒューズは、切断時に前記電気ヒューズを構成する導電体が外方に流出してなる流出部が形成されて切断される半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記第2のビア部は、前記第1のビア部と前記第2の配線との接触面積よりも前記第2の配線との接触面積が広い半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記第2のビア部は、スリットビアにより構成された半導体装置。
  4. 請求項1から3いずれかに記載の半導体装置において、
    前記電気ヒューズにおいて、切断時に前記電気ヒューズを構成する導電体が前記第1の配線から外方に流出して前記流出部が形成される半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記電気ヒューズは、前記第1のビア部に切断箇所が形成される半導体装置。
  6. 請求項1から5いずれかに記載の半導体装置において、
    前記第1の配線は、前記第2の配線よりも上層に設けられ、前記第1の配線、前記第2の配線、および前記第1のビア部は、それぞれ、銅含有金属膜と、当該銅含有金属膜の側面および底面を覆うバリアメタル膜とにより構成され、切断前において、前記第2の配線と前記第1のビア部との間には、当該第2の配線および当該第1のビア部を構成する前記銅含有金属膜に接して前記バリアメタル膜が設けられている半導体装置。
JP2008307934A 2008-12-02 2008-12-02 半導体装置 Expired - Fee Related JP5518322B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008307934A JP5518322B2 (ja) 2008-12-02 2008-12-02 半導体装置
US12/591,727 US8324662B2 (en) 2008-12-02 2009-11-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008307934A JP5518322B2 (ja) 2008-12-02 2008-12-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2010135435A true JP2010135435A (ja) 2010-06-17
JP5518322B2 JP5518322B2 (ja) 2014-06-11

Family

ID=42222001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008307934A Expired - Fee Related JP5518322B2 (ja) 2008-12-02 2008-12-02 半導体装置

Country Status (2)

Country Link
US (1) US8324662B2 (ja)
JP (1) JP5518322B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
KR20150032609A (ko) 2013-09-16 2015-03-27 삼성전자주식회사 퓨즈 구조물 및 그 블로잉 방법
US9087841B2 (en) * 2013-10-29 2015-07-21 International Business Machines Corporation Self-correcting power grid for semiconductor structures method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163269A (ja) * 2001-09-13 2003-06-06 Texas Instruments Inc 低電圧ヒューズ素子として使用される矩形コンタクト
JP2007305693A (ja) * 2006-05-09 2007-11-22 Nec Electronics Corp 半導体装置および電気ヒューズの切断方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667533B2 (en) * 2002-03-11 2003-12-23 International Business Machines Corporation Triple damascene fuse
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
JP4480649B2 (ja) * 2005-09-05 2010-06-16 富士通マイクロエレクトロニクス株式会社 ヒューズ素子及びその切断方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163269A (ja) * 2001-09-13 2003-06-06 Texas Instruments Inc 低電圧ヒューズ素子として使用される矩形コンタクト
JP2007305693A (ja) * 2006-05-09 2007-11-22 Nec Electronics Corp 半導体装置および電気ヒューズの切断方法

Also Published As

Publication number Publication date
US20100133650A1 (en) 2010-06-03
US8324662B2 (en) 2012-12-04
JP5518322B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
JP5307437B2 (ja) 半導体装置
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4284242B2 (ja) 半導体装置およびその製造方法
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP5248170B2 (ja) 半導体装置
US20080157269A1 (en) Reversible electric fuse and antifuse structures for semiconductor devices
JP5638188B2 (ja) 半導体装置
US7911025B2 (en) Fuse/anti-fuse structure and methods of making and programming same
JP4871031B2 (ja) 半導体装置およびヒューズの判定方法
US7215001B2 (en) Semiconductor device and method of manufacturing the same
JP2007305939A (ja) 半導体装置および電気ヒューズの切断方法
JP5518322B2 (ja) 半導体装置
JP2009141266A (ja) 半導体装置
US8080861B2 (en) Semiconductor device
JP5331408B2 (ja) 半導体装置
JP2010161122A (ja) 半導体装置
JP2004140180A (ja) 半導体装置とその製造方法
JP2011023391A (ja) 電子部品装置および変化部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R150 Certificate of patent or registration of utility model

Ref document number: 5518322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees