CN100587952C - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN100587952C CN100587952C CN200410062043A CN200410062043A CN100587952C CN 100587952 C CN100587952 C CN 100587952C CN 200410062043 A CN200410062043 A CN 200410062043A CN 200410062043 A CN200410062043 A CN 200410062043A CN 100587952 C CN100587952 C CN 100587952C
- Authority
- CN
- China
- Prior art keywords
- conducting element
- fuse
- linear segment
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000008878 coupling Effects 0.000 claims description 49
- 238000010168 coupling process Methods 0.000 claims description 49
- 238000005859 coupling reaction Methods 0.000 claims description 49
- 238000007514 turning Methods 0.000 claims description 23
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 description 17
- 239000004020 conductor Substances 0.000 description 16
- 230000027756 respiratory electron transport chain Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明的半导体器件包括半导体衬底和形成在半导体衬底上且能够在预定电流流经时断开的导电元件，其中导电元件转向多次。
Description
该申请基于日本专利申请No.2003-183369和No.2004-168131，其内容引入这里以作参考。
技术领域
本发明涉及半导体器件，更为具体地，涉及含有熔丝的半导体器件。
背景技术
当半导体器件含有熔丝时，能够通过断开一些熔丝来调节电阻值，或能够通过断开一个连接于有缺陷的元件的熔丝来将有缺陷的元件替换为功能元件。将有缺陷的元件替换为功能元件的这种方法应用于具有冗余的半导体器件。常规地，通常由激光辐射来断开熔丝。然而，在由激光辐射断开熔丝中存在一些问题。
首先，为了避免当断开熔丝时对除熔丝之外的元件造成损害，将熔丝中要被断开的部分放置成以预定间隔远离元件。因此，增加了半导体器件的尺寸。
另外，为了形成由激光辐射断开的熔丝，需要额外的光刻工艺。通常，绝缘层形成在熔丝上。因此，需要附加步骤来调节绝缘层的厚度以在用于激光辐射的熔丝上形成开口。另外，当检验含有熔丝的半导体器件时，需要下述三个步骤。首先，检验器件的电特性，然后断开熔丝，且最后，再次检验电特性。因此增加了半导体器件的制造工艺且使半导体器件的制造成本更大。
为了解决由激光辐射带来的问题，已经试图通过电流来断开熔丝。例如，日本专利申请No.2002-197884公开了一种通过电流断开的熔丝。在该申请中，熔丝部分制作得很窄，或熔丝包含角形部分以促进熔丝烧断。
发明内容
然而，本发明的发明者发现在上述申请中公开的熔丝仍然存在问题，因为需要大量的电流或电压来断开熔丝。
考虑到上述情形，构思出本发明，目的是提供含有与常规熔丝相比需要较小电流或电压来断开的熔丝的半导体器件。
根据本发明，提供一种半导体器件，其包括：半导体衬底；和形成在半导体衬底上的且能够当预定电流流过时断开的导电元件，其中导电元件转向多次。
这里，“能够当预定电流流过时断开的导电元件”是熔丝。术语“转向”意味着导线旋转大于90度。
因为导电元件转向多次，可以如此形成导电元件，以至于导电元件中央部分被导电元件剩余部分包围。采用该结构，由导电元件的剩余部分来加热导电元件的中央部分。因此，导电元件的中央部分可以保持在相对较高的温度以便于当预定电流流经时导电元件容易断开。
导电元件可以包括在第一方向上延伸的一第一路线性部分、在第二方向上延伸的另一路线性部分和在第一方向上延伸的一第二路线性部分，第二方向为基本上与第一方向相反方向。第一路线性部分、另一路线性部分和第二路线性部分可以彼此平行设置且彼此电连接。
采用该结构，第一线路部分、另一线路部分和第二线路部分的任意一个放置成被其它部分包围。因此，被其它部分包围的部分可以保持相对较高的温度。因此，当预定电流流经时很容易断开导电元件。
导电元件可以包括在第一方向上延伸的一第一路线性部分、在第二方向上延伸的另一路线性部分和在第一方向上延伸的一第二路线性部分、连接第一路线性部分的一边和另一路线性部分的一边的第一连接部分、以及连接另一路线性部分的另一边和第二路线性部分的一边的第二连接部分，第二方向为基本上与第一方向相反方向。第一路线性部分、另一路线性部分、第二路线性部分、第一连接部分和第二连接部分可以彼此电连接。
导电元件可以包括多个设置成彼此平行且各自在第一方向上延伸的第一线性部分和多个设置成彼此平行且各自在不同于第一方向的第二方向上延伸的第二线性部分。多个第一线性部分和多个第二线性部分可以如此放置以便于多个第一线性部分中的至少一个或多个第二线性部分的至少一个在四个侧面被多个第一线性部分和多个第二线性部分的剩余部分包围。
采用该结构，在四个侧面被其它线性部分包围的线性部分可以保持相对较高的温度。因此，当预定电流流经时在被其它线性部分包围的线性部分很容易断开导电元件。
可以如此放置多个第一线性部分和多个第二线性部分，以便于当电流从导电元件的一边流向导电元件的另一边时，在彼此相邻的第一线性部分中电流分别流向不同的方向且在彼此相邻的第二线性部分中电流分别流向不同的方向。
采用该结构，即使当电流流过导电元件时也避免磁场产生。
导电元件可以包括多个设置成彼此平行且各自在第一方向上延伸的第一线性部分、多个设置成彼此平行且各自在不同于第一方向的第二方向上延伸的第二线性部分、电流输入端和电连接于电流输入端的电流输出端。可以如此放置多个第一线性部分和多个第二线性部分，以便于当电流从电流输入端流向电流输出端时，在彼此相邻的第一线性部分中电流分别流向不同的方向且在彼此相邻的第二线性部分中电流分别流向不同的方向。
采用该结构，即使当电流流过导电元件时也避免磁场产生。
导电元件可以包括形成宽度比导电元件的剩余部分宽度窄的窄部分。
采用该结构，当电流流经时容易断开导电元件。
导电元件可以包括形成宽度比导电元件的剩余部分宽度宽的宽部分。
由于宽部分能够使导电元件的电子迁移变大，容易在宽部分与电流输出端之间的位置断开导电元件。
导电元件还可以包括电流输入端和电流输出端，宽部分可以形成在电流输入端与转向部分之间。宽部分可以形成在导电元件转向部分的附近。
因为拐角处的导电元件的电子迁移小，所以在宽部分与转向部分之间的位置容易断开导电元件。
宽部分可以形成在电流输入端附近。如上所述，导电元件转向多次，且位于导电元件附近的宽部分可以保持在相对较高的温度。因此，随着宽部分和导电元件的电子迁移，容易在宽部分附近断开导电元件。
宽部分可以基本形成在导电元件的中央。
如上所述，导电元件转向多次，且导电元件的中央部分保持在相对较高的温度。因此，当电流流经时容易在其中央部分断开导电元件。另外，通过在导电元件的中央部分形成宽部分，容易通过电流断开导电元件。
根据本发明，提供一种半导体器件，其包括：半导体衬底；和形成在半导体衬底上且能够在预定电流流过时被断开的导电元件，其中导电元件形成为具有拐角且包括形成宽度比导电元件剩余部分宽度宽的宽部分。
由于宽部分能够使导电元件的电子迁移变大，容易在宽部分与电流输出端之间的位置断开导电元件。另外，拐角处的导电元件的电子迁移小，所以在宽部分与拐角部分之间的位置容易通过电流断开上述形成的导电元件。
导电元件还可以包括电流输入端和电流输出端，宽部分可以形成在电流输入端与拐角之间。宽部分可以形成在导电元件的拐角附近。
宽部分可以基本形成在导电元件的中央。
半导体器件还可以包括形成为包围导电元件的第二导电元件，其中导电元件和第二导电元件彼此绝缘。
采用该结构，当电流流经时在导电部分产生的热通过第二导电元件被反射并保留在第二导电元件的内侧。由此，更容易断开导电元件。
第二导电元件可以包括形成在导电元件侧面的通路导电元件。
第二导电元件可以包括形成在导电元件之上或之下的导电板。
导电元件可以由主要包括铜、含有杂质的多晶硅、SiGe(硅锗)或硅化物的材料构成。
半导体器件还可以包括形成在半导体衬底上的晶体管。通过接通和断开晶体管来控制施加到导电元件的电流。晶体管可以为MOSFET。
值得注意的是，无论是涉及方法、设备或系统的上述结构部件的任意组合和表达都是有效的且被本实施例包含。
而且，本发明内容不必描述所有需要的特征以便于本发明还可以为这些描述的特征的子组合。
附图说明
图1示出根据本发明第一实施例的熔丝的平面图。
图2A和2B示出转向一次的熔丝。
图3示出根据本发明第二实施例的熔丝的平面图。
图4示出在各熔丝中转向的次数与需要断开每个熔丝的电压之间的关系。
图5示出在各熔丝中转向的次数与需要断开每个熔丝的电流之间的关系。
图6示出根据本发明第三实施例的熔丝的平面图。
图7是沿图6中示出的I-I线的剖面图。
图8是根据本发明第四实施例的熔丝的平面图。
图9是沿图8中示出的J-J线的剖面图。
图10示出根据本发明的熔丝的实例。
图11示出图1中示出的熔丝的选择实例。
图12示出图1中示出的熔丝的另一个选择实例。
图13示出图3中示出的熔丝的选择实例。
图14示出根据本发明的实施例的熔丝的平面图。
图15A和15B是示出在根据本发明的实施例中怎样断开熔丝的图。
图16示出根据本发明的实施例的熔丝的选择实例。
图17A和17B示出根据本发明实施例中的熔丝的选择实例。
图18示出根据本发明实施例中的熔丝的另一个选择实例。
图19示出根据本发明实施例中的熔丝的又一个选择实例。
具体实施方式
现在根据优选的实施例来详细描述本发明，这些优选实施例并非旨在限制本发明的范围而是示例性地解释本发明。在实施例中描述的所有特征和其组合并非为本发明必需的。
图10示出根据本发明的熔丝的实例。熔440包括导线441、形成在导线441两端部的电流输入端101和电流输出端102。在该实例中，熔丝440的导线441有多个线性部分和角连接部分，每一个角连接部分连接彼此相邻的线性部分。
熔丝440转向多次。在本说明书中，术语“转向”意为导线旋转大于90度。在图10中示出的该实例中，导线441在一个线性部分和一个角部分之间的拐角处旋转90度，并在该角部分与一个线性部分之间的再一拐角处再次旋转。因此，在该实例中，转向包括两个拐角。
因此，位于多个线性部分中央的一些线性部分保持相对较高的温度，因为它们被包围它们的其它线性部分加热。因此，熔440的导线441具有如图10中示出的温度分布。因此，这关系到可以在导线441的中央容易断开熔丝440。
下面阐述本发明的实施例。
图1示出根据本发明第一实施例的平面图。在该实施例中，熔丝100转向两次。
例如，在形成于半导体衬底上的绝缘层上形成熔丝100。在这种情况中，绝缘层包括形成在半导体衬底上的任意平面的任意层。绝缘层包括隔离元件的绝缘层、绝缘中间层或形成在沟槽底部的层间绝缘层。
熔丝100包括在其端部的电流输入端101和电流输出端102。熔丝100还包括在电流输入端101和电流输出端102之间的一个第一路线性部分103、另一第一路线性部分104和一个第二路线性部分113。熔丝100还包括连接一个第一路线性部分103和另一第一路线性部分104的第一角连接部分106和连接另一第一路线性部分104和一个第二路线性部分113的第二角连接部分107。
熔丝100具有包括在一个第一路线性部分103与第一角连接部分106之间的第一拐角和在第一角连接部分106与另一第一路线性部分104之间的第二拐角的第一转向以及包括在另一第一路线性部分104与第二角连接部分107之间的第三拐角和在第二角连接部分107与一个第二路线性部分113之间的第四拐角的第二转向。
在如上形成的熔丝100中，当特定的电流从电流输入端101流向电流输出端102时，在形成于熔丝100外侧的阴影部分产生的热被添加到在形成于熔丝100内侧的阴影部分109产生的热。例如，阴影部分108和阴影部分109可以为绝缘层且可以由绝缘材料构成。因此，位于阴影部分109之间的另一第一路线性部分104被阴影部分109加热且容易被断开。因此，熔丝100容易被切断。熔丝由主要包括铜、含有杂质的多晶硅、SiGe(硅锗)或硅化物的材料构成。
图11示出图1中示出的熔丝100的选择实例。图11中示出的熔丝100在各拐角处基本上垂直旋转。如图中所示，熔丝100可以在点A或点B的各拐角处旋转大于90度。在这种情况中，熔100具有一个第一路线性部分432、另一第一路线性部分434和一个第二路线性部分436。一个第一路线性部分432和另一第一路线性部分434形成小于90度的锐角。另一第一路线性部分434与一个第二路线性部分436形成小于90度的锐角。采用图11中示出的该结构，位于在线性部分432和436中间的另一第一路线性部分434被线性部分432和436加热。因此，另一第一路线性部分434容易被电流断开。
图12示出图1中示出的熔丝100的另一选择实施例。
由于电流输入端101和电流输出端102形成为具有大面积，关系到在端101和102的连接点附近的熔丝中会发生大量的热辐射。因此，会减小关于断开熔丝容易度的多个转向引入的效果。图12中示出的熔丝具有如此结构以至于熔丝的转向远离端101和102。因此，热不会从该实例中的熔丝的转向辐射出。因此，通过电流容易断开熔丝100。
图2A和2B分别示出转向一次的熔丝。
图2A示出图1中示出的熔丝100的单个单元的熔丝200的平面图。熔丝200包括在其端部的电流输入端201和电流输出端202。熔丝200还包括一个路线性部分203、另一路线性部分204和连接一个路线性部分203和另一路线性部分204的角连接部分206。
图2B示出图2A中示出的熔丝200的选择实例。熔丝210还包括位于一个路线性部分203与角连接部分206之间的以及角连接部分206与另一路线性部分204之间的倾斜连接部分256。采用该结构，电流有效地供给到熔丝要被断开的位置。
根据本发明实施例的熔丝可以包括图2A和2B中示出的单元。
图3示出根据本发明第二实施例的熔丝的平面图。在该实施例中，熔丝300转向四次。
例如，在形成于半导体衬底上的绝缘层上形成熔丝300。熔丝300包括在其端部的电流输入端301和电流输出端302。熔丝300还包括在电流输入端301与电流输出端302之间的一个第一路线性部分303、另一第一路线性部分304、一个第二路线性部分313、另一第二路线性部分314以及一个第三路线性部分323。熔丝300还包括连接一个第一路线性部分303与另一第一路线性部分304的第一角连接部分306、连接另一第一路线性部分304与一个第二路线性部分313的第二角连接部分307、连接一个第二路线性部分313与另一第二路线性部分314的第三角连接部分316、以及连接另一第二路线性部分314与一个第三路线性部分323的第四角连接部分317。
在如上形成的熔丝300中，当特定电流从电流输入端301流向电流输出端302时，在形成于熔丝300外侧的阴影部分308产生的热被添加到在形成于熔丝300内侧的阴影部分309产生的热。因此，容易断开放置在熔丝300中央的三个线性部分，另一第一路线性部分304、一个第二路线性部分313和另一第二路线性部分314。逻辑上，这三个线性部分中，放置在另两个线性部分中央的一个第二路线性部分313最容易被断开。在该实施例中，使用在熔丝300周边产生的热分布很容易断开熔丝300。
图13示出熔丝300的选择实例。图13中示出的熔丝300转向六次。
熔300包括在其端部的电流输入端301和电流输出端302。熔丝300还包括在电流输入端301与电流输出端302之间的一个第一路线性部分402、另一第一路线性部分406、一个第二路线性部分410、另一第二路线性部分414、一个第三路线性部分416、另一第三路线性部分420以及一个第四路线性部分424。熔丝300还包括连接一个第一路线性部分402与另一第一路线性部分406的第一角连接部分404、连接另一第一路线性部分406与一个第二路线性部分410的第二角连接部分408、连接一个第二路线性部分410与另一第二路线性部分414的第三角连接部分412、连接另一第二路线性部分414与一个第三路线性部分416的第四角连接部分415、连接一个第三路线性部分416与另一第三路线性部分420的第五角连接部分418、以及连接另一第三路线性部分420与一个第四路线性部分424的第六角连接部分422。
采用上述结构，另一第二路线性部分414容易被断开。因为另一第二路线性部分414在四个侧面被线性部分和角连接部分包围，所以另一第二路线性部分414保持在相对较高的温度且在其中央容易断开熔丝。
另外，熔丝300的线性部分(或角连接部分)优选被设计成如此放置以至于当电流从电流输入端301流向电流输出端302时，在彼此相邻的线性部分中电流在相反方向上流动。
在图13中，当电流从电流输入端301流向电流输出端302时，在一个第一路线性部分402中电流从右流向左。另一方面，同时在图13中，在相邻于一个第一路线性部分402的另一第三路线性部分420中电流从左流向右。
相似地，在图13中，当电流从电流输入端301流向电流输出端302时，在第一角连接部分404中电流从底部流向顶部。另一方面，同时在图13中，在相邻于第一角连接部分404的第五角连接部分418中电流从顶部流向底部。
采用该结构，即使当电流流经熔丝300时也避免磁场产生。
如上所述，根据本发明的实施例中的熔丝包括至少一个被其它线性部分包围的线性部分。采用该结构，被其它线性部分包围的线性部分保持较高的温度以便于容易通过电流断开该线性部分。
图4和5示出在各熔丝中的转向次数与需要断开各熔丝的电压或电流之间的关系。这里，形成在各熔丝的电流输入端与电流输出端之间的各导线具有相同长度。水平轴上的数字“0(零)”表示熔丝的电流输入端和电流输出端放置在一条线上且经由线性导线连接。图4中示出的垂直轴上的值表示在电流输入端与电流输出端之间供给的需要断开各熔丝的电压。图5中示出的垂直轴上的值表示在电流输入端与电流输出端之间供给的需要断开各熔丝的电流。
如图4和5中所示，随着熔丝中的转向的数目增加，需要断开熔丝的电压或电流下降。当转向的数目进一步增加时，电压值或电流值的下降会到达极限。
如上所述，根据本发明的第一实施例和第二实施例，能够减小为了断开熔丝而必须提供给熔丝的电压或电流。
图6和7示出根据本发明第三实施例的熔丝。图6是示出该实施例的熔丝的平面图。图7是沿图6中示出的I-I线的剖面图。在该实施例中，熔丝由导电部分而非熔丝自身的导线的导电部分覆盖。
现在，参考图6和7，将阐述熔丝600的结构。
在第二绝缘层654上形成熔丝600，该第二绝缘层654形成在形成于半导体衬底651上的第一绝缘层652上。这里，为了简化解释，示出为单层的第二绝缘层654。事实上，第二绝缘层654由多层绝缘层构成。熔丝在其底部、顶部和侧面分别由底板653、顶板660和通路656和659覆盖。形成通路656和659以分别填充通路孔655和658。通路656和659通过与熔丝600同时形成的焊盘端657彼此连接。只要通路656和659形成为充当防止导电材料从熔丝600扩散出且防止在断开熔600时影响其它器件的壁时，通路656和659不必通过焊盘端657连接。
当特定电流从电流输入端601流向电流输出端602时断开熔丝600。熔丝600包括连接于电流输入端601的一个第一路线性部分603、另一第一路线性部分604和连接一个第一路线性部分603与另一第一路线性部分604的第一角连接部分606。熔600还包括连接于电流输出端602的一个第五路线性部分643、另一第四路线性部分634和连接一个第五路线性部分643与另一第四路线性部分634的第八角连接部分647。逻辑上，最容易断开在熔丝600的九个线性部分中央的一个第三路线性部分623。
利用在熔丝600周边产生的热分布，很容易断开熔丝600。另外，在该实施例中，当断开熔丝600时从熔丝600扩散的导电材料被底板653、顶板660和通路656和659阻挡以至于它们不会影响其它器件。而且，通过用除构成熔丝600的材料之外的诸如底板653、顶板660以及通路656和659的导电材料覆盖熔丝600，当电流流经时在熔丝600产生的热由这些导电材料反射并保留在那些导电材料内侧。因此，很容易断开熔丝600。
虽然在该实施例中公开了熔丝600的四个侧面由导电材料覆盖，本发明不限于该实例。例如，仅熔丝600的上部和下部由导电材料覆盖，或仅熔丝600的左侧和右侧由导电材料覆盖。
图8和9示出根据本发明第四实施例的熔丝。图8是示出该实施例的熔丝的平面图。图9是沿图8中示出的J-J线的剖面图。如在第三实施例的熔丝一样，在该实施例中的熔丝在顶部、下部和侧面由非熔丝自身的导线的导电部分覆盖。另外，该实施例的熔丝包括窄部分。
如图8中所示，位于构成熔丝610的九个线性部分中央的一个第三线性部分623包含在窄线性部分683。
由于该窄线性部分683，可以用低于需要用于第三实施例的熔丝600的电流或电压断开熔丝610。
图14示出根据本发明第五实施例的熔丝的平面图。在该实施例中，熔丝442基本上具有与图3中示出的第二实施例的熔丝相同的结构，并转向四次。熔丝442包括含有多个线性线和多个角连接部分的导线443、形成在导线443端部的电流输入端301和电流输出端302。熔丝442还包括形成在位于多个线性部分中央的线性部分上的宽部分444。形成的宽部分444的宽度比线性部分宽度宽。该宽部分444能够使构成熔丝442的导电材料的电迁移变大。因此，容易在宽部分444与邻近宽部分444的一个转向之间的点断开熔丝442。
图15A和15B是示出在该实施例中如何断开熔丝的图。如图15A中所示，一个第二路线性部分313和第三角连接部分316成直角。这样，构成熔丝442的导电材料在部分313和316的连接点C的电迁移小。另一方面，在宽部分444中构成熔丝442的导电材料的电迁移大，因为宽部分444的宽度比熔丝442剩余部分的宽度宽。因为导电材料的这些电迁移，容易断开一个第二路线线性部分313，如图15B中所示。
图16、17A和17B示出本实施例的熔丝的多个选择实例。
如图16中所示，熔丝包括在电流输入端301与呈直角结合线性部分452的拐角D。由于宽部分444，在拐角D与宽部分444之间的位置容易断开线性部分452。
如图17A中所示，除端301和302之外，熔丝还可以包括电流输入端301与电流输出端302之间的一个第一路线性部分456、第一角连接部分458和另一第一路线性部分460。熔丝还可以包括在电流输入端301与拐角E之间的宽部分444，在拐角E，一个第一线性部分456连接于第一角连接部分458。采用宽部分444，容易在宽部分444与拐角E之间的位置断开一个第一路线性部分456，如图17B中所示。
图18示出本实施例的熔丝的另一选择实例。这里，熔丝转向六次。
熔470包括在其端部的电流输入端301和电流输出端302。熔丝470还包括在电流输入端301与电流输出端302之间的一个第一路线性部分402、另一第一路线性部分406、一个第二路线性部分410、另一第二路线性部分414、一个第三路线性部分416、另一第三路线性部分420、以及一个第四路线性部分424。熔470还包括连接一个第一路线性部分402与另一第一路线性部分406的第一角连接部分404、连接另一第一路线性部分406与一个第二路线性部分410的第二角连接部分408、连接一个第二路线性部分410与另一第二路线性部分414的第三角连接部分412、连接另一第二路线性部分414和一个第三路线性部分416的第四角连接部分415、连接一个第三路线性部分416与另一第三路线性部分420的第五角连接部分418、以及连接另一第三路线性部分420与一个第四路线性部分424的第六角连接部分422。
熔470还包括形成在位于熔丝470的多个线性部分中央的另一第二路线性部分414上的宽部分444。
采用该结构，容易在宽部分444与处于另一第二路线性部分414与第四角连接部分415之间的拐角之间的位置断开另一第二路线性部分414。如上所述，由于熔丝的宽部分，在宽部分导电材料的电迁移大且容易断开熔丝。另一方面，拐角保留在熔丝中产生的大量热会由宽部分辐射且不容易断开熔丝。然而，采用图14和18中示出的结构，宽部分形成在熔丝的中央，且因此，通过来自包围宽部分的熔丝剩余部分的热将宽部分保持在相对较高的温度。因此，通过利用不受辐射热损失影响的导电材料的电迁移的优点容易断开熔丝。特别地，在图18中示出的熔丝中，宽部分444保持在较高的温度下，因为其在四个侧面由线性部分和角连接部分包围。因此，更容易断开熔丝470。
本发明的熔丝可以包括诸如图19中示出的结构。如上所述，由于熔丝的宽部分，在宽部分导电材料的电迁移大且容易断开熔丝。另一方面，所关心的是保留在熔丝中产生的大量热会由宽部分辐射且不容易断开熔丝。然而，采用图19中示出的结构，导电元件转向多次，且位于导电元件附近的宽部分444保持在相对较高的温度。因此，采用宽部分444和导电元件的电迁移，在宽部分444附近容易断开导电元件。
虽然上述实施例描述了构成形成在平行于半导体衬底的平面上的熔丝的导电材料，本发明不限于这些实施例。例如，一个路线性部分与另一个路线性部分可以形成为垂直于半导体衬底的通路且形成为贯穿绝缘层。在这种情况中，连接于一个路线性部分和其次的另一个路线性部分之一的角连接部分可以形成在平行于半导体衬底的平面上。在该实例中，熔丝的电流输入端和电流输出端与角连接部分同时形成。这里，电流输入端和电流输出端两者都可以形成在绝缘层之上或之下，或者电流输入端或电流输出端的任意之一形成在绝缘层之上，而另一端形成在绝缘层之下。
虽然已经通过示例性实施例描述了本发明，在不脱离由附属权利要求限定的本发明的范围下本领域普通技术人员应该理解还可以进行许多改变和替换。
Claims (18)
1.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件，其中所述导电元件具有转向多次的路径；以及，
形成在所述导电元件之上和之下的第二导电元件，
其中，所述导电元件和所述第二导电元件彼此绝缘。
2.如权利要求1所述的半导体器件，其中所述导电元件包括在第一方向上延伸的一个第一路线性部分、在基本上相反于所述第一方向的第二方向上延伸的另一路线性部分、以及在所述第一方向上延伸的一个第二路线性部分，所述一个第一路线性部分、所述另一路线性部分以及所述一个第二路线性部分设置成彼此平行且彼此电连接。
3.如权利要求1所述的半导体器件，其中所述导电元件包括在第一方向上延伸的一个第一路线性部分、在基本上相反于所述第一方向的第二方向上延伸的另一路线性部分、在所述第一方向上延伸的一个第二路线性部分、连接所述一个第一路线性部分的一边与所述另一路线性部分的一边的第一连接部分、以及连接所述另一路线性部分的另一边与所述一个第二路线性部分的一边的第二连接部分，所述一个第一路线性部分、所述另一路线性部分、所述一个第二路线性部分、所述第一连接部分以及所述第二连接部分彼此电连接。
4.如权利要求1所述的半导体器件，其中所述导电元件由主要包括铜、含有杂质的多晶硅、SiGe(硅锗)或硅化物的材料构成。
5.如权利要求1所述的半导体器件，其中所述第二导电元件包括形成在所述导电元件侧面的通路导电元件。
6.如权利要求1所述的半导体器件，其中所述第二导电元件包括形成在所述导电元件之上和之下的导电板。
7.一种半导体器件，包括：
半导体衬底；和
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件，
其中所述导电元件转向多次，其中所述导电元件包括多个设置成彼此平行且各自在第一方向延伸的第一线性部分、和多个设置成彼此平行且各自在不同于所述第一方向的第二方向上延伸的第二线性部分，如此放置所述多个第一线性部分和所述多个第二线性部分以便于所述多个第一线性部分的至少一个或所述多个第二线性部分的至少一个在四个侧面由所述多个第一线性部分和所述多个第二线性部分的剩余部分包围。
8.如权利要求7所述的半导体器件，其中如此放置所述多个第一线性部分和所述多个第二线性部分，以便于当电流从所述导电元件的一边流向所述导电元件的另一边时，在彼此相邻的所述第一线性部分中电流分别流向不同的方向，且在彼此相邻的所述第二线性部分中电流分别流向不同的方向。
9.一种半导体器件，包括：
半导体衬底；和
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件，
其中所述导电元件转向多次，其中所述导电元件包括多个设置成彼此平行且各自在第一方向延伸的第一线性部分、多个设置成彼此平行且各自在不同于所述第一方向的第二方向上延伸的第二线性部分、电流输入端、以及电连接于所述电流输入端的电流输出端，如此放置所述多个第一线性部分和所述多个第二线性部分，以便于当电流从所述电流输入端流向电流输出端时，在彼此相邻的所述第一线性部分中电流分别流向不同的方向，且在彼此相邻的所述第二线性部分中电流分别流向不同的方向。
10.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件；以及
形成在所述导电元件之上和之下的第二导电元件，
其中，所述导电元件和所述第二导电元件彼此绝缘，以及
其中，所述导电元件转向多次，其中所述导电元件包括形成宽度比所述导电元件剩余部分的宽度宽的宽部分，所述导电元件还包括电流输入端和电流输出端，所述宽部分形成在所述电流输入端与所述转向部分之间。
11.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件；以及
形成在所述导电元件之上和之下的第二导电元件，
其中，所述导电元件和所述第二导电元件彼此绝缘，以及
其中，所述导电元件转向多次，其中所述导电元件包括形成宽度比所述导电元件剩余部分的宽度宽的宽部分，所述宽部分形成在所述导电元件的中央。
12.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件；以及
形成在所述导电元件之上和之下的第二导电元件，
其中，所述导电元件和所述第二导电元件彼此绝缘，以及
其中，所述导电元件包括多个线性线、连接所述线性线的多个角形连接部分和形成在所述线性线的一个上的宽部分，所述宽部分被形成为宽度比所述线性线和所述角形连接部分的宽度更宽。
13.如权利要求12所述的半导体器件，其中所述导电元件由主要包括铜、含有杂质的多晶硅、SiGe(硅锗)或硅化物的材料构成。
14.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件；以及
形成在所述导电元件之上和之下的第二导电元件，
其中，所述导电元件和所述第二导电元件彼此绝缘，以及
其中，所述导电元件形成为具有拐角且包括形成宽度比所述导电元件剩余部分的宽度宽的宽部分，其中所述导电元件还包括电流输入端和电流输出端，所述宽部分形成在所述电流输入端与所述拐角之间。
15.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件；以及
形成在所述导电元件之上和之下的第二导电元件，
其中，所述导电元件和所述第二导电元件彼此绝缘，以及
其中，所述导电元件形成为具有拐角且包括形成宽度比所述导电元件剩余部分的宽度宽的宽部分，其中所述宽部分形成在所述导电元件的中央。
16.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上且能够当预定电流流经时断开的导电元件，其中所述导电元件形成为具有拐角且包括形成宽度比所述导电元件剩余部分的宽度宽的宽部分；和
形成为包围所述导电元件以及在所述导电元件之上和之下的第二导电元件，
其中所述导电元件和所述第二导电元件彼此绝缘。
17.如权利要求16所述的半导体器件，其中所述第二导电元件包括形成在所述导电元件侧面的通路导电元件。
18.如权利要求16所述的半导体器件，其中所述第二导电元件包括形成在所述导电元件之上和之下的导电板。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP183369/2003 | 2003-06-26 | ||
| JP2003183369 | 2003-06-26 | ||
| JP168131/2004 | 2004-06-07 | ||
| JP2004168131A JP2005039220A (ja) | 2003-06-26 | 2004-06-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1577831A CN1577831A (zh) | 2005-02-09 |
| CN100587952C true CN100587952C (zh) | 2010-02-03 |
Family
ID=33543532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200410062043A Expired - Lifetime CN100587952C (zh) | 2003-06-26 | 2004-06-28 | 半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7795699B2 (zh) |
| JP (1) | JP2005039220A (zh) |
| CN (1) | CN100587952C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752396A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4699102B2 (ja) * | 2005-06-22 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7579673B2 (en) * | 2005-08-24 | 2009-08-25 | Nec Electronics Corporation | Semiconductor device having electrical fuse |
| JP2007088435A (ja) * | 2005-08-24 | 2007-04-05 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4880950B2 (ja) * | 2005-09-05 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4741907B2 (ja) | 2005-09-05 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4851755B2 (ja) | 2005-09-07 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4865302B2 (ja) | 2005-11-11 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4959267B2 (ja) | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
| JP2012094928A (ja) * | 2006-03-07 | 2012-05-17 | Renesas Electronics Corp | 半導体装置 |
| JP4861051B2 (ja) * | 2006-05-09 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
| JP4908055B2 (ja) | 2006-05-15 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
| JP4884077B2 (ja) * | 2006-05-25 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4861060B2 (ja) | 2006-06-01 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
| JP4903015B2 (ja) * | 2006-06-06 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法 |
| JP5132162B2 (ja) | 2006-08-11 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US7826261B2 (en) | 2007-06-07 | 2010-11-02 | Nec Electronics Corporation | Semiconductor memory device, method of writing data therein, and method of reading data therefrom |
| JP5245324B2 (ja) * | 2007-08-20 | 2013-07-24 | 日本電気株式会社 | スイッチ素子を搭載した半導体装置 |
| JP2009141266A (ja) | 2007-12-10 | 2009-06-25 | Nec Electronics Corp | 半導体装置 |
| JP5307437B2 (ja) | 2008-04-14 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2010045132A (ja) | 2008-08-11 | 2010-02-25 | Nec Electronics Corp | 電気ヒューズおよび半導体装置 |
| JP5331408B2 (ja) | 2008-08-11 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101043841B1 (ko) * | 2008-10-14 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 |
| JP5405796B2 (ja) | 2008-10-17 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2010192647A (ja) * | 2009-02-18 | 2010-09-02 | Renesas Electronics Corp | 半導体装置、及び半導体装置の製造方法 |
| KR101139485B1 (ko) | 2009-03-09 | 2012-05-02 | 에스케이하이닉스 주식회사 | 반도체소자의 퓨즈 및 그 형성방법 |
| DE102009055439A1 (de) * | 2009-12-31 | 2011-07-07 | GLOBALFOUNDRIES Dresden Module One Limited Liability Company & Co. KG, 01109 | Halbleiterbauelement mit halbleiterbasierten e-Sicherungen mit besserer Programmiereffizienz durch erhöhte Metallagglomeration und/oder Hohlraumbildung |
| KR101113187B1 (ko) * | 2010-01-29 | 2012-02-15 | 주식회사 하이닉스반도체 | 열 확산을 방지할 수 있는 전기적 퓨즈를 구비하는 반도체 집적 회로 |
| DE102010003450B4 (de) * | 2010-03-30 | 2021-12-02 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Halbleiterbauelement mit E-Sicherung auf Metallbasis mit verbesserter Programmiereffizienz durch Erhöhen der Wärmeerzeugung |
| US8922328B2 (en) * | 2011-08-16 | 2014-12-30 | United Microelectronics Corp. | Electrical fuse structure |
| CN103633066B (zh) * | 2012-08-20 | 2016-12-07 | 北大方正集团有限公司 | 一种双层熔丝及其制造方法 |
| CN103094250B (zh) * | 2012-12-25 | 2015-12-23 | 杭州士兰集成电路有限公司 | 一种修调电阻及其制造方法 |
| US20140264731A1 (en) * | 2013-03-15 | 2014-09-18 | Globalfoundries Inc. | Programmable e-fuse for an integrated circuit product |
| CN104347588B (zh) * | 2013-07-24 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构 |
| CN104617079A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| US9655265B2 (en) * | 2014-05-26 | 2017-05-16 | Infineon Technologies Ag | Electronic module |
| CN105826297B (zh) * | 2015-01-06 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝及其形成方法 |
| JP2019197748A (ja) * | 2018-05-07 | 2019-11-14 | トヨタ自動車株式会社 | 半導体装置 |
| CN110556380B (zh) * | 2018-05-30 | 2022-08-02 | 中芯国际集成电路制造(上海)有限公司 | 熔丝单元、熔丝位单元结构及其制造方法 |
| CN109244040B (zh) * | 2018-07-23 | 2021-08-20 | 珠海市杰理科技股份有限公司 | 芯片熔丝结构及芯片 |
| CN113013140A (zh) * | 2021-04-28 | 2021-06-22 | 上海华力微电子有限公司 | efuse熔丝的版图结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064493A (en) * | 1976-06-03 | 1977-12-20 | Motorola, Inc. | P-ROM Cell having a low current fusible programming link |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3842490A (en) * | 1971-04-21 | 1974-10-22 | Signetics Corp | Semiconductor structure with sloped side walls and method |
| JPS58133738A (ja) * | 1982-02-02 | 1983-08-09 | 株式会社東芝 | ポリシリコンヒユ−ズ素子 |
| JPS62246220A (ja) * | 1986-04-18 | 1987-10-27 | 三菱電機株式会社 | 半導体装置 |
| JPH0328737A (ja) * | 1989-06-26 | 1991-02-06 | Idemitsu Petrochem Co Ltd | 吸水性樹脂のゲル強度測定方法及びその装置 |
| JP2532944B2 (ja) * | 1989-07-11 | 1996-09-11 | シャープ株式会社 | 半導体装置 |
| JP3141417B2 (ja) * | 1990-05-22 | 2001-03-05 | セイコーエプソン株式会社 | 半導体集積回路装置及びその製造方法 |
| US5780918A (en) * | 1990-05-22 | 1998-07-14 | Seiko Epson Corporation | Semiconductor integrated circuit device having a programmable adjusting element in the form of a fuse mounted on a margin of the device and a method of manufacturing the same |
| JPH0433230A (ja) * | 1990-05-29 | 1992-02-04 | Mitsubishi Materials Corp | チップ型ヒューズ |
| EP0563852A1 (en) | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
| US5472901A (en) * | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
| JPH1093027A (ja) * | 1996-09-12 | 1998-04-10 | Nec Corp | ヒューズ |
| US6028756A (en) * | 1998-03-11 | 2000-02-22 | Lucent Technologies, Inc. | Using topological features to lower the blowing current needed for fuses |
| US5949323A (en) * | 1998-06-30 | 1999-09-07 | Clear Logic, Inc. | Non-uniform width configurable fuse structure |
| JP2002189767A (ja) * | 2000-12-22 | 2002-07-05 | Mitsubishi Electric Corp | インダクタ認識方法、レイアウト検査方法、レイアウト検査プログラムを記録したコンピュータ読取可能な記録媒体および半導体装置の製造方法 |
| JP2002197884A (ja) | 2000-12-28 | 2002-07-12 | Toshiba Corp | 電流溶断型ヒューズアレイ、半導体記憶装置及び半導体記憶システム |
| JP4225708B2 (ja) * | 2001-06-12 | 2009-02-18 | 株式会社東芝 | 半導体装置 |
| JP2004031536A (ja) * | 2002-06-25 | 2004-01-29 | Renesas Technology Corp | 半導体集積回路の製造方法 |
| US6753210B2 (en) * | 2002-09-17 | 2004-06-22 | Taiwan Semiconductor Manufacturing Company | Metal fuse for semiconductor devices |
-
2004
- 2004-06-07 JP JP2004168131A patent/JP2005039220A/ja active Pending
- 2004-06-14 US US10/865,796 patent/US7795699B2/en not_active Expired - Lifetime
- 2004-06-28 CN CN200410062043A patent/CN100587952C/zh not_active Expired - Lifetime
-
2009
- 2009-02-10 US US12/368,659 patent/US20090146251A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064493A (en) * | 1976-06-03 | 1977-12-20 | Motorola, Inc. | P-ROM Cell having a low current fusible programming link |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752396A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构 |
| CN104752396B (zh) * | 2013-12-30 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7795699B2 (en) | 2010-09-14 |
| JP2005039220A (ja) | 2005-02-10 |
| US20040262710A1 (en) | 2004-12-30 |
| CN1577831A (zh) | 2005-02-09 |
| US20090146251A1 (en) | 2009-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100587952C (zh) | 半导体器件 | |
| US7960808B2 (en) | Reprogrammable fuse structure and method | |
| US7572682B2 (en) | Semiconductor structure for fuse and anti-fuse applications | |
| US7732892B2 (en) | Fuse structures and integrated circuit devices | |
| US5808351A (en) | Programmable/reprogramable structure using fuses and antifuses | |
| US5572409A (en) | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board | |
| US6661330B1 (en) | Electrical fuse for semiconductor integrated circuits | |
| US5537108A (en) | Method and structure for programming fuses | |
| US5917229A (en) | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect | |
| US7994895B2 (en) | Heat sink for integrated circuit devices | |
| CN101241900B (zh) | 半导体集成电路 | |
| JP2000091438A (ja) | 半導体デバイスとその製造方法 | |
| CN101322244B (zh) | 用于高功率应用的激光熔丝结构及其熔断方法 | |
| US5813881A (en) | Programmable cable and cable adapter using fuses and antifuses | |
| JP2003163269A (ja) | 低電圧ヒューズ素子として使用される矩形コンタクト | |
| JP2004527907A (ja) | 電気的接続素子を備えた集積回路 | |
| US9111934B2 (en) | Semiconductor device | |
| US6469363B1 (en) | Integrated circuit fuse, with focusing of current | |
| JP3427929B2 (ja) | ヒューズ、ヒューズ・アレイ、ヒューズ構成 | |
| CN110556380B (zh) | 熔丝单元、熔丝位单元结构及其制造方法 | |
| CN103094277B (zh) | 半导体装置 | |
| CN105304610A (zh) | 半导体装置及半导体装置的电熔丝结构 | |
| US7067859B2 (en) | Multi-layer staggered power bus layout design | |
| US20050067669A1 (en) | Fuse circuit and semiconductor device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MOBI SCIENCE AND TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: WEINBERG ERAN Effective date: 20101101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: NO.1518, BEICHENGLIN, LOS ANGELES CITY, CALIFORNIA, USA STATE TO: 90232 CALIFORNIA STATE, UNITED STATES |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20101103 Address after: Kanagawa, Japan Patentee after: Renesas Electronics Corp. Address before: Kanagawa, Japan Patentee before: NEC ELECTRONICS Corp. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corp. Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corp. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20100203 |
|
| CX01 | Expiry of patent term |