JP2532944B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2532944B2
JP2532944B2 JP1179500A JP17950089A JP2532944B2 JP 2532944 B2 JP2532944 B2 JP 2532944B2 JP 1179500 A JP1179500 A JP 1179500A JP 17950089 A JP17950089 A JP 17950089A JP 2532944 B2 JP2532944 B2 JP 2532944B2
Authority
JP
Japan
Prior art keywords
metal film
layer metal
trimming resistor
fusing part
fusing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1179500A
Other languages
English (en)
Other versions
JPH0344063A (ja
Inventor
勝 久保
哲也 山中
直樹 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1179500A priority Critical patent/JP2532944B2/ja
Publication of JPH0344063A publication Critical patent/JPH0344063A/ja
Application granted granted Critical
Publication of JP2532944B2 publication Critical patent/JP2532944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、半導体装置に関し、特にトリミング抵抗内
蔵半導体装置に係る。
<従来技術> 第5図は従来のトリミング抵抗を有する半導体装置の
要部概略平面図である。
従来の電流溶断法によるトリミングの一例を第5図に
基づいて説明すると、電流溶断部1は、一層目金属膜ま
たは二層目金属膜によつて形成されており、トリミング
抵抗4と並列に配置されている。そして、トリミング抵
抗4が適当な抵抗値となるよう、例えばA−B間に過大
な電流を流して溶断部1を溶断することによつて、抵抗
4a、パツド3a,3b,3cを通る回路を構成し、抵抗値の修正
を行なつていた。
なお、第5図中、5はコンタクト窓、6はパツド窓で
ある。
<発明が解決しようとする課題> しかし、上記の方法によると、溶断部1を電流によつ
て溶断する際、高温の熱が発生し、溶断部1の近傍の絶
縁膜中、または絶縁膜上に多量の汚染イオンが発生して
しまう。この汚染イオンとしては、例えばナトリウムイ
オンやカリウムイオン等のアルカリイオン、または銅イ
オン等の金属イオンが知られている。こうした汚染イオ
ンが絶縁膜中または絶縁膜上を移動すること、および溶
断部1の金属膜の発散が近傍の素子へ悪影響を与え、素
子の電気特性、信頼性を著しく低下させていた。
このため、溶断部1から素子を十分に遠ざけて設ける
必要があり、高集積化の障害となつていた。
そこで、本発明は、上記課題に鑑み、多層金属膜配線
の溶断時に発生する電荷や汚染イオンによる溶断部近傍
の素子への悪影響を防止することができ、素子の信頼性
の向上、素子の高集積化に貢献する半導体装置の提供を
目的とする。
<課題を解決するための手段> 本発明による課題解決手段は、第1図ないし第4図の
如く、半導体基板10中に能動素子11とトリミング抵抗12
とが組み込まれ、前記半導体基板10上に一層目金属膜13
および二層目金属膜14が形成され、前記一層目金属膜13
または二層目金属膜14で形成された溶断部16を溶断して
前記トリミング抵抗12の抵抗値が調整される半導体装置
において、前記能動素子11と前記溶断部16との間および
トリミング抵抗12と前記溶断部16との間に、一層目金属
膜13と二層目金属膜14とを導通させるための導通窓17a,
17bが夫々形成され、前記二層目金属膜14で前記溶断部1
6の近傍の能動素子11およびトリミング抵抗12の夫々の
上部全体、または前記溶断部16が被覆され、前記二層目
金属膜14の電位がグランド電位または定電位に設定され
たものである。
<作 用> 上記課題解決手段において、半導体基板10中に組み込
まれた能動素子11やトリミング抵抗12を配線するよう一
層目金属膜13を形成し、一層目金属膜13の形成後、一層
目金属膜13と二層目金属膜14とを導通させたい部分、す
なわち能動素子11と一層目金属膜13または二層目金属膜
14の溶断部16となる部分との間およびトリミング抵抗12
と溶断部16となる部分との間に窓開けを施して導通窓17
a,17bを形成し、溶断部16の近傍の能動素子11およびト
リミング抵抗12の夫々の上部全体、または溶断部16を被
覆するよう二層目金属膜14を形成する。これにより、一
層目金属膜13と二層目金属膜14とは導通窓17a,17bで導
通される。このとき、二層目金属膜14の電位は、グラン
ド電位または定電位に設定される。
そして、トリミング時に溶断部16に過大な電流を流
す、あるいはレーザー光を照射して溶断部16を溶断して
トリミング抵抗12の抵抗値が調整される。この溶断の
際、高温の熱が発生し、溶断部16の近傍の絶縁膜中、ま
たは絶縁膜上に多量のイオンが発生する。この汚染イオ
ンは絶縁膜中または絶縁膜上を移動し、また溶断部16の
金属膜の発散が近傍の能動素子11およびトリミング抵抗
12へ悪影響を与え、能動素子11およびトリミング抵抗12
の電気特性、信頼性を著しく低下させる場合がある。
しかし、一層目金属膜13と二層目金属膜14との導通を
図るための導通窓17a,17bを能動素子11と溶断部16との
間およびトリミング抵抗11と溶断部16との間に設け、二
層目金属膜14で溶断部16の近傍の能動素子11およびトリ
ミング抵抗12の夫々の上部全体、または溶断部16を被覆
しているので、溶断部16とその近傍の能動素子11および
トリミング抵抗12の素子を遮蔽することができる。
また、二層目金属膜14の電位をグランド電位または定
電位に設定しているので、電荷が外部に流出される。
したがつて、金属膜配線の溶断時に発生する電荷や汚
染イオンによる溶断部近傍の素子への悪影響を防止する
ことができ、素子の信頼性の向上、素子の高集積化に貢
献することができる。
<実 施 例> 以下、本発明の一実施例を第1図ないし第3図に基づ
いて説明する。
第1図は本発明の一実施例を示す半導体装置の要部概
略平面図、第2図は第1図のC−C部分の断面図、第3
図は同じくその製造工程を示す図である。
図示の如く、本実施例のトリミング抵抗内蔵半導体装
置は、半導体基板10中に能動素子(トランジスタ)11と
トリミング抵抗12とが組み込まれ、半導体基板10上に一
層目金属膜13および二層目金属膜14が形成され、二層目
金属膜14で形成された溶断部16を溶断してトリミング抵
抗12の抵抗値が調整されるものである。
そして、前記能動素子11と二層目金属膜14の溶断部16
との間、およびトリミング抵抗12と二層目金属膜14の溶
断部16との間に、後述の層間絶縁膜21で絶縁された一層
目金属膜13と二層目金属膜14とを導通させるための導通
窓17a,17bが形成され、前記二層目金属膜14で溶断部16
の近傍の能動素子11およびトリミング抵抗12が被覆さ
れ、該二層目金属膜14の電位がグランド電位または定電
位となるよう設定されている。
前記半導体基板10は、第2図の如く、P形の基板上に
エピタキシヤルN形層を成長させておき、これに表面か
ら必要に応じてP、N層を拡散させてトランジスタ11、
トリミング抵抗12等の回路素子が組み込まれている。該
トランジスタ11およびトリミング抵抗12等の回路素子を
分離絶縁するために、P+層を表面から基板のP層に届く
まで拡散させているので、トランジスタ11およびトリミ
ング抵抗12の周囲はP+層の壁で囲まれている。
前記トランジスタ11は、第1図の如く、二層目金属膜
14の溶断部16を挾んでトリミング抵抗12と平行に配置さ
れており、複数の抵抗素子を有している。
そして、トランジスタ11およびトリミング抵抗12の表
面には、第2図の如く、SiO2等によりフイールド絶縁膜
18が被覆形成されており、これによりトランジスタ11お
よびトリミング抵抗12の表面状態の変化による特性の変
化を制御し、表面に発生する雑音等を小さくしている。
なお、トランジスタ11およびトリミング抵抗12には、コ
ンタクト窓19が設けられている。
前記一層目金属膜13は、第1,2図の如く、トランジス
タ11やトリミング抵抗12等の回路素子を配線するようフ
イールド絶縁膜18上にAl蒸着等により薄膜形成されてお
り、また、一層目金属膜13は導通窓17a,17bの下側にも
形成されている。そして、該一層目金属膜13の表面に
は、二層目金属膜14との層間絶縁を図るためにSiO2等に
より層間絶縁膜21が被覆形成されている。
前記二層目金属膜14は、第2図の如く、層間絶縁膜21
上にAl蒸着等により薄膜形成されており、該二層目金属
膜14の表面は、保護樹脂により表面保護膜22が被覆形成
されている。
前記溶断部16は、第1,2図の如く、二層目金属膜14で
形成されており、トリミング抵抗12と並列に配置されて
いる。なお、溶断部16には、パツド窓20が接続されてい
る。
前記導通窓17a,17bは、第3図の如く、一層目金属膜1
3上に層間絶縁膜21を形成した後、一層目金属膜13と二
層目金属膜14とを導通させたい部分、すなわちトランジ
スタ11と溶断部16との間およびトリミング抵抗12と溶断
部16との間に窓開けして形成されており、該導通窓17a,
17bで一層目金属膜13と二層目金属膜14とを導通させて
いる。
そして、トランジスタ11側の導通窓17aは、第1図の
如く、トランジスタ11と平行に溶断部16の並列方向を長
手方向とする長寸法の短冊形孔とされている。一方、ト
リミング抵抗12側の導通窓17bは、短寸法の短冊形孔と
してトリミング抵抗12と平行に複数個(二個)配されて
いる。
上記半導体装置の製造方法を第3図に基づいて説明す
る。
まず、半導体基板10中に組み込まれたトランジスタ11
やトリミング抵抗12等の回路素子の表面にSiO2等により
フイールド絶縁膜18を形成し、フイールド絶縁膜18上に
Al蒸着等によりトランジスタ11やトリミング抵抗12等の
回路素子を配線するよう一層目金属膜13を形成する。
そして、一層目金属膜13の形成後、一層目金属膜13と
二層目金属膜14との層間絶縁をするためにSiO2等により
層間絶縁膜21を形成する。つづいて、層間絶縁膜21上に
おいて、一層目金属膜13と二層目金属膜14とを導通させ
たい部分、すなわちトランジスタ11と二層目金属膜14の
溶断部16となる部分との間、およびトリミング抵抗12と
溶断部16となる部分との間に、窓開けを施して導通窓17
a,17bを形成する。
次に、二層目金属膜14の溶断部16とその近傍のトラン
ジスタ11およびトリミング抵抗12の層間絶縁膜21上にAl
蒸着等により二層目金属膜14を形成する。
しかる後、二層目金属膜14上に表面保護膜22が形成さ
れる。
このように製造された半導体装置は、そのトリミング
時に二層目金属膜14の溶断部16に過大な電流を流す、あ
るいはレーザー光を照射して溶断部16を溶断してトリミ
ング抵抗12の抵抗値が調整される。
この溶断の際、高温の熱が発生し、溶断部16の近傍の
絶縁膜中、または絶縁膜上に多量のイオンが発生する。
この汚染イオンは絶縁膜中または絶縁膜上を移動し、ま
た溶断部16の金属膜の発散が近傍のトランジスタ11およ
びトリミング抵抗12へ悪影響を与え、トランジスタ11お
よびトリミング抵抗12の電気特性、信頼性を著しく低下
させる場合がある。
しかし、本実施例では、一層目金属膜13と二層目金属
膜14との導通を図るための導通窓17a,17bをトランジス
タ11と二層目金属膜14の溶断部16との間、およびトリミ
ング抵抗11と二層目金属膜14の溶断部16との間に設け、
二層目金属膜14で二層目金属膜14の溶断部16の近傍のト
ランジスタ11およびトリミング抵抗12とを被覆している
ので、溶断部16に対してその近傍のトランジスタ11およ
びトリミング抵抗12の素子を遮蔽することができる。
また、二層目金属膜14の電位をグランド電位または定
電位に設定しているので、電荷が外部に流出される。
したがつて、金属膜配線の溶断時に発生する電荷や汚
染イオンによる溶断部近傍の素子への悪影響を防止する
ことができ、素子の信頼性の向上、素子の高集積化に貢
献することができる。
なお、本発明は、上記実施例に限定されるものではな
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
例えば、上記実施例では、素子部を二層目金属膜で被
覆しているが、溶断部のみを多層金属膜で被覆する構成
としても良い。
また、第4図の如く、溶断部を一層目金属膜で形成し
ても良く、この場合、二層目金属膜は溶断部を被覆して
いるが、近傍の素子側を被覆してもよい。また、溶断時
にフイールド絶縁膜中に発生する汚染イオンや電荷を遮
断するには、一層目金属膜とコンタクトを取るコンタク
ト窓を設けておくとその効果は大きくなる。
<発明の効果> 以上の説明から明らかな通り、本発明によると、一層
目金属膜と二層目金属膜との導通を図るための導通窓を
能動素子と一層目または二層目金属膜の溶断部との間お
よびトリミング抵抗と一層目または二層目金属膜の溶断
部との間に設け、二層目金属膜で溶断部の近傍の能動素
子およびトリミング抵抗の夫々の上部全体、または溶断
部を被覆しているので、溶断部に対してその近傍の能動
素子およびトリミング抵抗の素子を遮蔽することができ
る。
また、二層目金属膜の電位をグランド電位または定電
位に設定しているので、電荷が外部に流出される。
したがつて、金属膜配線の溶断時に発生する電荷や汚
染イオンによる溶断部近傍の素子への悪影響を防止する
ことができ、素子の信頼性の向上、素子の高集積化に貢
献することができるといつた優れた効果がある。
【図面の簡単な説明】 第1図は本発明の一実施例を示す半導体装置の要部概略
平面図、第2図は第1図のC−C部分の断面図、第3図
は同じくその製造工程を示す図、第4図は本発明の他の
実施例を示す半導体装置の断面図、第5図は従来の半導
体装置の平面図である。 10:半導体基板、11:能動素子(トランジスタ)、12:ト
リミング抵抗、13:一層目金属膜、14:二層目金属膜、1
6:溶断部、17a,17b:導通窓。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−63148(JP,A) 特開 昭58−63147(JP,A) 特開 昭61−134053(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板中に能動素子とトリミング抵抗
    とが組み込まれ、前記半導体基板上に一層目金属膜およ
    び二層目金属膜が形成され、前記一層目または二層目金
    属膜で形成された溶断部を溶断して前記トリミング抵抗
    の抵抗値が調整される半導体装置において、前記能動素
    子と前記溶断部との間およびトリミング抵抗と前記溶断
    部との間に、一層目金属膜と二層目金属膜とを導通させ
    るための導通窓が形成され、前記二層目金属膜で前記溶
    断部の近傍の能動素子およびトリミング抵抗の夫々の上
    部全体、または前記溶断部が被覆され、前記二層目金属
    膜の電位がグランド電位または定電位に設定されたこと
    を特徴とする半導体装置。
JP1179500A 1989-07-11 1989-07-11 半導体装置 Expired - Fee Related JP2532944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1179500A JP2532944B2 (ja) 1989-07-11 1989-07-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1179500A JP2532944B2 (ja) 1989-07-11 1989-07-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH0344063A JPH0344063A (ja) 1991-02-25
JP2532944B2 true JP2532944B2 (ja) 1996-09-11

Family

ID=16066906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1179500A Expired - Fee Related JP2532944B2 (ja) 1989-07-11 1989-07-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2532944B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814561A (ja) * 1981-07-17 1983-01-27 Nec Corp トリミング用受動素子
JPS5863148A (ja) * 1981-10-09 1983-04-14 Toshiba Corp 半導体装置
JPS61134053A (ja) * 1984-12-04 1986-06-21 Nec Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JPH0344063A (ja) 1991-02-25

Similar Documents

Publication Publication Date Title
JP3750680B2 (ja) パッケージ型半導体装置
US4617723A (en) Method and device for creating an activatable conducting link in a semiconductor device
KR0157348B1 (ko) 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
US7994895B2 (en) Heat sink for integrated circuit devices
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
US4928838A (en) Trimming process by a laser beam
JPH01184942A (ja) トリミング素子とその電気短絡方法
EP0981157A2 (en) Circuitry and method of forming the same
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
JP2532944B2 (ja) 半導体装置
JP2000299319A (ja) 半導体素子用電極パッド、半導体装置及びその製造方法
JPS6351382B2 (ja)
US20190051573A1 (en) Semiconductor device
JPS6381948A (ja) 多層配線半導体装置
JPH0541481A (ja) 半導体集積回路
JPH0760853B2 (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
JP4202077B2 (ja) ヒューズの切断方法
JP3353748B2 (ja) 半導体装置およびその製造方法
JP2833275B2 (ja) 半導体装置
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
JPH079942B2 (ja) 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路
JP4305605B2 (ja) 半導体集積回路装置の製造方法
JPH0136267B2 (ja)
JP2001035853A (ja) 半導体装置およびその製造方法
JPH07130861A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees