JP2004031536A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法 Download PDF

Info

Publication number
JP2004031536A
JP2004031536A JP2002183946A JP2002183946A JP2004031536A JP 2004031536 A JP2004031536 A JP 2004031536A JP 2002183946 A JP2002183946 A JP 2002183946A JP 2002183946 A JP2002183946 A JP 2002183946A JP 2004031536 A JP2004031536 A JP 2004031536A
Authority
JP
Japan
Prior art keywords
coil
circuit
semiconductor integrated
integrated circuit
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002183946A
Other languages
English (en)
Inventor
Hiroyuki Nagamura
長村 浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Renesas Technology Corp
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2002183946A priority Critical patent/JP2004031536A/ja
Publication of JP2004031536A publication Critical patent/JP2004031536A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】不所望な起電力により電気回路が破壊されるのを防止する。
【解決手段】コイル(10)の両端子(La,Lb)が短絡された状態で上記コイルを覆うようにコイル保護膜を形成し、上記コイル保護膜形成後に上記コイルの短絡状態を解除することでコイルオンチップ型半導体集積回路を構成する。コイル保護膜形成にプラズマCVD法を採用し、プラズマを発生させるために電極間に高周波の電界をかけたにもかかわらず、コイルの両端子が短絡されているため、上記コイルでの不所望な起電力によって起電回路(12)や通信制御回路(13)などの電気回路が破壊されないで済む。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路の製造技術、特にチップ表面にコイルが一体形成されたコイルオンチップ型半導体集積回路の製造方法に適用して有効な技術に関する。
【0002】
【従来の技術】
情報処理の効率化やセキュリティーの観点から、データの記録や処理を行う半導体集積回路チップを搭載したICカードが使われている。ICカードには、カードの外部端子と外部処理装置の端子とを接続してデータの送受信を行う接触方式のものと、電波によってデータの送受信を行うアンテナコイルとデータ処理を行うための半導体チップを内蔵した非接触方式のものとがある。非接触方式のものものは、外部処理装置との間の読み書きや、ICカードにおける内部回路への電源供給は電磁誘導を利用して行われる。
【0003】
尚、コイルオンチップ型のモジュールについて記載された文献の例としては、特許公開2000−137779号公報がある。
【0004】
また、半導体集積回路における保護膜の形成手法として、プラズマ励起化学的気相成長法(「プラズマCVD法」という)を挙げることができる。このプラズマCVD法は、放電プラズマにより低温(250〜400℃)下で反応ガスを分解、反応させて薄膜の形成を可能にする。このようにプラズマCVD法は、低温で薄膜を形成可能であるため、金属配線以後のパッシベーション膜、層間絶縁膜の形成に使用される。
【0005】
【発明が解決しようとする課題】
コイルオンチップ型半導体集積回路における保護膜仕様について本願発明者が検討したところ、コイルの保護膜形成においてプラズマCVD法を採用した場合に上記コイルに不所望な起電力を生じ、当該コイルに結合された電気回路が破壊されてしまうおそれのあることが見いだされた。
【0006】
すなわち、プラズマを発生させるには、電極間に、高周波の電界をかける必要があり、電極間に高周波を印加すると、存在する自由電子が電界により加速されて大きなエネルギーを得ることができるが、この過程で生成された電子が電界により加速、衝突し、なだれ的に電離が進行し、電界強度、圧力等の条件で決定されるプラズマ密度に飽和する。上記コイルを覆うようにコイル保護膜が形成される際に上記電極に印加される高周波により、上記コイルに不所望な起電力を生じる。上記コイルは、起電及び通信用として半導体集積回路における電気回路に結合されているため、上記コイルに生じた起電力によって上記電気回路が破壊されることがある。
【0007】
本発明の目的は、不所望な起電力により電気回路が破壊されるのを防止するための技術を提供することにある。
【0008】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0010】
すなわち、コイルを電気回路に結合させる第1工程と、上記コイルの両端子が短絡された状態で上記コイルを覆うようにコイル保護膜を形成する第2工程と、上記コイル保護膜形成後に上記コイルの短絡状態を解除する第3工程とを含んで半導体集積回路を製造する。
【0011】
上記の手段によれば、コイルの両端子が短絡された状態で上記コイルを覆うようにコイル保護膜を形成し、上記コイル保護膜形成後に上記コイルの短絡状態を解除するようにしているので、コイル保護膜を形成の際に電極に印加される高周波により、上記コイルに不所望な起電力を生じないで済む。すなわち、コイル保護膜形成にプラズマCVD法を採用し、プラズマを発生させるために電極間に、高周波の電界をかけたにもかかわらず、コイルの両端子が短絡されているため、このコイルに生じた不所望な起電力が電気回路に供給されることはない。このことが、不所望な起電力により電気回路の破壊防止を達成する。
【0012】
このとき、上記第1工程には、ヒューズ又は導電層を介して上記コイルの両端子を結合させることで上記コイルを短絡状態にする工程を含めることができる。
【0013】
また、上記第3工程には、レーザ光照射による上記ヒューズ又は金属配線の切断工程を含めることができる。
【0014】
【発明の実施の形態】
図1には本発明方法が適用されるコイルオンチップ型半導体集積回路が示される。図1に示されるコイルオンチップ型半導体集積回路100は、特に制限されないが、それ自体公知である単結晶シリコン基板などの一つの半導体基板に形成されており、ICカードに搭載される。ICカードは、図示されないカードリーダ/ライタモジュールから非接触状態で動作用の電源供給が行われる。また、図示されないカードリーダ/ライタモジュールとの間において非接触状態で各種情報のやり取りが可能とされる。
【0015】
上記半導体基板には、特に制限されないが、起電回路12、通信制御回路13、EEPROM(エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ)モジュール14などのの電気回路ブロックが形成され、その上にコイル10が設けられる。コイル10の端子La,Lbは、起電回路12及び通信制御回路13に結合される。尚、図1においては、コイル10の端子La,Lbを短絡するようにヒューズ11が設けられているが、このヒューズ11は、上記コイル10を覆うようにコイル保護膜が形成された後のヒューズ切断工程において切断される。
【0016】
起電回路12は、図示されないカードリーダ/ライタモジュールからの電波によってコイル10に誘起された起電力(交流電圧)を整流及び昇圧することによって所定レベルの直流電圧を形成する機能を有し、得られた直流電圧は、通信制御回路13やEEPROMモジュール14など、当該コイルオンチップ型半導体集積回路100における各部へそれらの動作用電源として供給される。この起電回路12は、特に制限されないが、図2に示されるように、キャパシタ121,129と、抵抗128と、ダイオード122,123,124〜127とが結合されて成る。ダイオード122と123とが直列接続され、この直列接続ノードに、抵抗128を介してダイオード124〜127の直列回路が結合される。上記ダイオード122,123,124〜127には、特に制限されないが、図3に示されるようにpチャネル型MOSトランジスタがダイオード結合されたものが適用される。
【0017】
図示されないカードリーダ/ライタモジュールからの電波によってコイル10に誘起された起電力(交流電圧)において、端子Lbが正極の場合には、ダイオード122で整流されることにより、キャパシタ121への電荷蓄積が行われる。また、図示されないカードリーダ/ライタモジュールからの電波によってコイル10に誘起された起電力(交流電圧)において、端子Laが正極の場合には、ダイオードD123で整流されることにより、キャパシタ129への電荷蓄積が行われる。このとき、キャパシタ121の端子電圧が重畳されることにより、コイル10に誘起された起電力の倍電圧整流が行われることで、各部に供給される直流電圧Vccが得られる。例えば図13〜15に示されるように、コイル10に誘起された交流電圧のレベルが高いほど、起電回路12から出力される直流電圧Vccのレベルが高くなる。すなわち、コイル10に誘起される交流電圧が3V、5V、7Vの場合を比べてみると、交流電圧が3V、5V、7Vの順に直流電圧Vccのレベルが高くなる。尚、図13〜15において、横軸は時間であり、縦軸は電圧レベルである。
【0018】
通信制御回路13は、上記起電回路12からの電源供給によって動作され、コイル10を介して、図示されないカードリーダ/ライタモジュールとの間でのデータ通信を制御する。
【0019】
EEPROM14は、上記起電回路12からの電源供給によって動作され、各種データの記憶を可能とする。通信制御回路13の制御によりコイル10を介して取り込まれたデータをEEPROM14に書き込むことができる。また、EEPROM14に記憶されているデータは、通信制御回路13の制御によりコイル10を介して外部出力可能とされる。EEPROM14は、不揮発性メモリであるため、電源が遮断された状態においても記憶情報の保持が可能とされる。
【0020】
次に、上記コイルオンチップ型半導体集積回路100の製造工程について説明する。ここでは、特に制限されないが、素子の安定化などの目的でゲート電極としてポリシリコン(Poiy Si)を採用するものについて説明する。
【0021】
先ず、図4に示されるように、単結晶シリコン基板などの半導体基板41にポリシリコン層42によりトランジスタのゲートが形成される。すなわち、図10では省略されているが、半導体基板41には、トランジスタのソースやドレインなどとして使用される拡散層、素子の分離に使用されるフィールド酸化膜、イオン打ち込みによるチャネル領域などが既に形成されており、このチャネル領域に上記ポリシリコン(Poiy Si)層42によるゲートが積層される。
【0022】
そして、図5に示されるようにポリシリコン(Poiy Si)層42の上に、層間絶縁膜51が積層され、図6に示されるように、上記層間絶縁膜51の上にポリシリコン(Poiy Si)によるヒューズ61が形成される。このヒューズ61は、後に形成されるコイルの両端を短絡するのに使用される。
【0023】
次に、図7に示されるように、ヒューズ61を覆うように層間絶縁膜71が形成され、さらに、図8に示されるように、コンタクトホール81,82,83,84が設けられる。コンタクトホール81,82は、拡散層と金属配線層85,86とを結合するのに使用され、コンタクトホール83,84は、後に形成されるコイルと、ヒューズ83,84とを結合するのに使用される。
【0024】
そして、図9に示されるように、金属配線85,86を覆うように層間絶縁膜91が形成される。そして、図10に示されるように、上記層間絶縁膜91の上にコイル101が形成される。特に制限されないが、このコイル101は、図16に示されるように、半導体チップの形状に対応して角形とされ、アルミニウムや銅などの金属によって形成される。コイル101の端子La,Lbは、金属配線によって起電回路12や通信制御回路13に結合される。スルーホール102,103及びコンタクトホール83,84を介してヒューズ61に結合される。それによりコイル101の端子La,Lbは短絡される。このようにコイル101の端子La,Lbが短絡された状態で、図11に示されるように、コイル101を覆うようにコイル保護膜111が形成される。このコイル保護膜111は、特に制限されないが、プラズマCVD法によるプラズマシリコン窒化膜(P−Sin)とされ、放電プラズマにより低温(250〜400℃)下で反応ガスを分解、反応させることによって形成される。このコイル保護膜111の形成においては、プラズマCVD法を採用しているにもかかわらず、コイル101の端子La,Lbがヒューズ61によって短絡されているため、このコイル101の端子La,Lbの電位はほぼ零ボルトである。そのため、コイル保護膜111の形成において、コイル101の端子La,Lbの電位によって電気回路(起電回路12や通信制御回路13)が破壊されることはない。つまり、従来技術のようにコイル101の端子La,Lbが短絡されていない状態では、プラズマCVD法によるコイル酸化膜の形成においてコイル101に不所望な起電力を生じ、それが電気回路に印加されるおそれがあるが、本例においては、上記ヒューズ61によってコイル101の端子La,Lbが短絡されているため、コイル101に生ずる不所望な起電力によって電気回路が破壊されないで済む。
【0025】
そして上記コイル保護膜111が形成された後に、図12に示されるように、ヒューズ61に向けてレーザ光が照射され、このレーザ光によりヒューズ61が切断される。このヒューズ61の切断により、コイル101の端子La,Lbの短絡状態が解除される。このようにコイル101の端子La,Lbの短絡状態が解除された後には、パッケージング工程に移行され、半導体チップのパッケージングが行われる。
【0026】
上記の例によれば、以下の作用効果を得ることができる。
【0027】
(1)プラズマCVD法によるコイル酸化膜形成においては、コイル101の端子La,Lbがヒューズ61によって短絡されているため、コイル保護膜111の形成において、コイル101の端子La,Lbの電位によって電気回路(起電回路12や通信制御回路13)が破壊されることはない。
【0028】
(2)ヒューズ61は、ポリシリコンにより簡単に形成することができるし、また、レーザ光の照射により簡単に切断することができるので、ヒューズ61の形成やその切断工程が増えたとしても、従来に比べて製造コストの大幅な上昇を伴わないで済む。
【0029】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0030】
例えば、上記の例では、コイル10の端子La,Lbを短絡するためのヒューズ61を形成したが、このヒューズ61に代えて金属配線などの導電層を適用することができる。すなわち、図17に示されるように、コイル10が形成されるとき、端子Laとは別に、この端子Laから延在形成された端子Lcを設ける。
端子La,Lc間は、図16におけるヒューズ61に対応するもので、コイル10の形成の際に、それと同一の導電層によって形成される。コイル10のもう一つの端子Lbと端子Lcとの間は、半導体チップにおける金属配線とされる。そのような構成において、コイル保護膜111が形成され、その後に、端子La,Lc間の導電層に向けてレーザ光が照射され、このレーザ光により端子La,Lc間の導電体が切断される。この導電層の切断により、コイル101の端子La,Lbの短絡状態が解除される。このようにしても、上記の例の場合と同様の作用効果を得ることができる。
【0031】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるICカードに搭載されるコイルオンチップ型半導体集積回路の製造方法に適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体集積回路の製造方法に広く適用することができる。
【0032】
本発明は、少なくとも電位回路にコイルが結合されていることを条件に適用することができる。
【0033】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0034】
すなわち、コイルの両端子が短絡された状態で上記コイルを覆うようにコイル保護膜を形成し、このコイル保護膜形成後に上記コイルの短絡状態を解除するようにしているので、コイル保護膜形成にプラズマCVD法を採用し、プラズマを発生させるために電極間に高周波の電界をかけたにもかかわらず、上記のようにコイルの両端子が短絡されているため、上記コイルでの不所望な起電力によって電気回路が破壊されないで済む。
【図面の簡単な説明】
【図1】本発明方法が適用されるコイルオンチップ型半導体集積回路の構成例ブロック図である。
【図2】上記コイルオンチップ型半導体集積回路に含まれる起電回路の構成例回路図である。
【図3】上記起電回路に含まれるダイオードの等価回路図である。
【図4】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図5】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図6】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図7】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図8】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図9】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図10】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図11】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図12】上記コイルオンチップ型半導体集積回路の製造工程を示す断面図である。
【図13】上記コイルオンチップ型半導体集積回路におけるコイルの端子間電圧と回路内部電源との関係が示される波形図である。
【図14】上記コイルオンチップ型半導体集積回路におけるコイルの端子間電圧と回路内部電源との関係が示される波形図である。
【図15】上記コイルオンチップ型半導体集積回路におけるコイルの端子間電圧と回路内部電源との関係が示される波形図である。
【図16】上記コイルオンチップ型半導体集積回路の別の構成例説明図である。
【図17】上記コイルオンチップ型半導体集積回路の別の構成例ブロック図である。
【符号の説明】
10 コイル
11 ヒューズ
12 起電回路
13 通信制御回路
14 EEPROMモジュール
61 ヒューズ
100 コイルオンチップ型半導体集積回路
111 コイル保護膜

Claims (4)

  1. 半導体基板に形成された電気回路にコイルが結合されて成る半導体集積回路の製造方法であって、
    上記コイルを形成し、それを上記電気回路に結合させる第1工程と、
    上記コイルの両端子が短絡された状態で上記コイルを覆うようにコイル保護膜を形成する第2工程と、
    上記コイル保護膜形成後に上記コイルの短絡状態を解除する第3工程と、を含むことを特徴とする半導体集積回路の製造方法。
  2. 上記第1工程は、ヒューズ又は導電層を介して上記コイルの両端子を結合させることで上記コイルを短絡状態にする工程を含む請求項1記載の半導体集積回路の製造方法。
  3. 上記第2工程は、プラズマCVD法による薄膜形成工程を含む請求項1又は2記載の半導体集積回路の製造方法。
  4. 上記第3工程は、レーザ光照射による上記ヒューズ又は導電層の切断工程を含む請求項2又は3記載の半導体集積回路の製造方法。
JP2002183946A 2002-06-25 2002-06-25 半導体集積回路の製造方法 Withdrawn JP2004031536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002183946A JP2004031536A (ja) 2002-06-25 2002-06-25 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002183946A JP2004031536A (ja) 2002-06-25 2002-06-25 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JP2004031536A true JP2004031536A (ja) 2004-01-29

Family

ID=31179967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002183946A Withdrawn JP2004031536A (ja) 2002-06-25 2002-06-25 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP2004031536A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039220A (ja) * 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP2011081829A (ja) * 2004-03-26 2011-04-21 Semiconductor Energy Lab Co Ltd 薄型半導体装置
JP2017045839A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039220A (ja) * 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
US7795699B2 (en) 2003-06-26 2010-09-14 Nec Electronics Corporation Semiconductor device
JP2011081829A (ja) * 2004-03-26 2011-04-21 Semiconductor Energy Lab Co Ltd 薄型半導体装置
US9030298B2 (en) 2004-03-26 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Thin semiconductor device and operation method of thin semiconductor device
JP2017045839A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR101258424B1 (ko) 반도체 디바이스
US7912439B2 (en) Semiconductor device and operating method thereof
CN101739584B (zh) 半导体器件
KR101137709B1 (ko) 반도체 디바이스
CN102176238B (zh) 限幅器以及采用限幅器的半导体器件
JP5948389B2 (ja) 半導体装置
TWI276001B (en) Semiconductor device having identification number, manufacturing method thereof and electronic device
JP2007519215A (ja) 柔軟な半導体デバイス及び識別ラベル
JP5298216B2 (ja) 半導体装置
JP2004031536A (ja) 半導体集積回路の製造方法
CN101194276B (zh) 半导体器件
US20070045652A1 (en) Semiconductor device
US8134883B2 (en) Semiconductor device
JP2008113547A (ja) 整流回路、該整流回路を用いた半導体装置及びその駆動方法
US8390453B2 (en) Integrated circuit with a rectifier element
JP5004537B2 (ja) 半導体装置
JP4996383B2 (ja) 蓄電装置
JP2004273538A (ja) 半導体装置及びその製造方法
US11367720B2 (en) Method for protecting an integrated circuit module using an antifuse, and corresponding device
JP2007073948A (ja) 半導体装置の作製方法
JP3406202B2 (ja) 半導体装置の製造方法
JP4025114B2 (ja) 半導体集積回路及びicカード
TWI247412B (en) Plasma damage protection circuit
JP2007134683A (ja) 半導体装置
JP2009076883A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906