JP2008113547A

JP2008113547A - 整流回路、該整流回路を用いた半導体装置及びその駆動方法

Info

Publication number: JP2008113547A
Application number: JP2007258304A
Authority: JP
Inventors: Takeshi Nagata; 剛長多
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-10-06
Filing date: 2007-10-02
Publication date: 2008-05-15
Anticipated expiration: 2027-10-02
Also published as: JP5138327B2

Abstract

【課題】半導体素子が有する寄生容量や寄生インダクタンスによる電力の損失を抑えることが出来る、整流回路の提供を課題とする。
【解決手段】入力された交流電圧の振幅に従い、前段の回路と該整流回路の間におけるインピーダンスを整合または不整合にする。入力される交流電圧が規定の振幅以下である場合は、インピーダンスを整合にし、該交流電圧をそのまま整流回路に印加する。逆に入力される交流電圧が規定の振幅よりも大きい場合は、インピーダンスを不整合にし、反射により該交流電圧の振幅を小さくしてから整流回路に印加する。
【選択図】図１

Description

本発明は、リミッタとしての機能を兼ね備えた整流回路に関する。さらに本発明は、該整流回路により整流化された電圧を用いることで、無線での通信を行うことが出来る半導体装置及びその駆動方法に関する。

集積回路及びアンテナが組み込まれた媒体（タグ）との間で、非接触にて信号の送受信を行う技術（ＲＦＩＤ：Ｒａｄｉｏｆｒｅｑｕｅｎｃｙｉｄｅｎｔｉｆｉｃａｔｉｏｎ）は、様々な分野において実用化が進められており、新しい情報通信の形態としてさらなる市場の拡大が見込まれている。ＲＦＩＤで用いられるタグの形状は、カード状、或いはカードよりもさらに小型のチップ状であることが多いが、用途に合わせて様々な形状を採りうる。

ＲＦＩＤでは、タグとリーダの間の通信は電波を用いて行なうことができる。具体的には、リーダから発せられる電波がタグ内のアンテナにおいて電気信号に変換され、該電気信号に従い、タグ内の集積回路が動作する。そして、集積回路から出力された電気信号に従って変調された電波が、アンテナから発せられることで、非接触にて信号をリーダに送ることができる。

なおタグは、アクティブタイプとパッシブタイプの２つに大別することができる。アクティブタイプは一次電池を内蔵しており、タグ内で電気エネルギーの生成は行わない。

一方パッシブタイプは、リーダからの電波を用い、電気エネルギーをタグ内において生成することができる。具体的には、リーダから受信した電波をアンテナにおいて交流電圧に変換した後、該交流電圧を整流回路において整流化し、タグ内の各回路に供給している。よってアンテナにおいて受信できる電波のエネルギーが高ければ高いほど、高い電気エネルギーの生成が可能である。しかしリーダから発せられる電波の強度は規定により定められているため、タグ内において生成される電気エネルギーは、通常、所定の範囲内に収められる。

ところが、リーダからの電波にノイズが含まれていたり、リーダ以外の電子機器から不要輻射が発せられていたりすると、規定を上回る強力な電波にタグがさらされてしまう。この場合、所定の範囲を逸脱するような過度に大きい交流電圧がアンテナにおいて生じる。その結果、集積回路内の半導体素子に供給される電流値が急激に上昇し、絶縁破壊により集積回路が破壊または劣化されてしまう恐れがある。

特に通信距離を伸ばすために高い周波数の電波を用いて通信を行う場合、集積回路をより高速で動作させることが出来るように、集積回路を構成している半導体素子を微細化する傾向がある。しかし半導体素子を微細化すると、より耐圧が低くなり、さらに過電流によりタグが壊れやすくなる。

またタグとリーダ間の通信距離が近い場合の電波の強度と、タグとリーダ間の通信距離が遠い場合の電波の強度とが同じだと、タグにおいて生成される電気エネルギーは、タグとリーダ間の通信距離が近いほど大きくなる。よって、通信距離が短いときに、余分な電気エネルギーが生成されてしまう場合がある。

そこで、余分な電気エネルギーを放出する機能を有するリミッタを、集積回路内に設けることは、タグの信頼性を向上させるのに非常に有効である。リミッタは、入力された電圧に関わらず出力される電圧を設定電圧（リミット電圧）以下に抑える機能を有している。リミッタを用いることで、上述した過電流による半導体素子の劣化または破壊を防いでいる。

タグの場合、最も過電流により半導体素子が劣化または破壊されやすい回路は、アンテナからの交流電圧が直接入力される回路である。整流回路はその一つであり、下記の特許文献１には、リミッタとして機能するダイオードを入力側に設けた整流回路について記載されている。
特開２００２−１７６１４１号公報（第６頁、第１図）

しかしリミッタをアンテナと整流回路の間に設けた場合、過電流が生じていなくても、リミッタ内の寄生容量や寄生インダクタンスにより整流回路がグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまうという問題があった。

図１９（Ａ）に、アンテナ１９０１と、リミッタ１９０２と、整流回路１９０３の一般的な構成を示す。リミッタ１９０２と整流回路１９０３は集積回路の一部に相当し、リミッタ１９０２はアンテナ１９０１が有する端子Ａ１及び端子Ａ２と接続されている。また整流回路１９０３はリミッタ１９０２の後段に接続されている。

図１９（Ｂ）に、図１９（Ａ）に示したアンテナ１９０１、リミッタ１９０２、整流回路１９０３の等価回路図を示す。なお図１９（Ｂ）では、端子Ａ２をＧＮＤに落とした状態における回路図を示している。アンテナ１９０１は並列に接続されたインダクタ１９１０と共振容量１９１１とを有している。リミッタ１９０２は、端子Ａ１と端子Ａ２の間の接続を制御するスイッチ１９１２を有している。また整流回路１９０３はリミッタ１９０２の後段において、端子Ａ１と端子Ａ２に接続されている。

規定より低い電圧が端子Ａ１と端子Ａ２の間に印加されると、スイッチ１９１２は開放し、端子Ａ１と端子Ａ２の間の電圧はそのまま整流回路１９０３に印加される。逆に規定より大きい振幅の電圧が端子Ａ１と端子Ａ２の間に印加されると、スイッチ１９１２が短絡することで過電流は端子Ａ２（ＧＮＤ）側へ流れ、結果的に整流回路１９０３に印加される電圧が抑えられるという仕組みになっている。

ところで、このスイッチ１９１２は通常トランジスタやダイオードなどの半導体素子を用いて形成されているため、寄生容量や寄生インダクタンスを有している。そのため端子Ａ１と端子Ａ２の間に高い周波数の交流電圧が印加されると、スイッチ１９１２が開放している場合であっても、該寄生容量や寄生インダクタンスにより、端子Ａ２側にも該交流電圧が印加され、電力が損失してしまう。タグ内において形成できる電気エネルギーには限りがあるので、不要な電力の損失は極力避けたいというのが現状である。

本発明は上記問題に鑑み、半導体素子が有する寄生容量や寄生インダクタンスによる電力の損失を抑えることが出来る、整流回路の提供を課題とする。さらに本発明は、該整流回路により整流化された電圧を用い、無線での通信を行うことが出来る半導体装置及びその駆動方法に関する。

本発明の整流回路は、入力された交流電圧の振幅に従い、前段の回路と該整流回路の間におけるインピーダンスを整合または不整合にすることを特徴とする。入力される交流電圧が規定の振幅以下である場合は、インピーダンスを整合にし、該交流電圧をそのまま整流回路に印加する。逆に入力される交流電圧が規定の振幅よりも大きい場合は、インピーダンスを不整合にし、反射により該交流電圧の振幅を小さくしてから整流回路に印加する。

そして本発明では、整流回路に可変容量を設け、該可変容量を用いて整流回路の入力インピーダンスを調整する。詳述すると、可変容量の容量値は整流回路に入力される交流電圧の振幅に従って変化する。そして整流回路の入力インピーダンスの虚数部に相当するリアクタンスは、可変容量の容量値に従って変化する。よって、整流回路と前段の回路の間のインピーダンスマッチングは、交流電圧の振幅に合わせて該可変容量の容量値を変化させることで、整合または不整合とすることが出来る。

不整合は、整流回路の入力インピーダンスを前段の回路の出力インピーダンスよりも大きくすることでも実現できるが、逆に整流回路の入力インピーダンスを前段の回路の出力インピーダンスよりも小さくすることでも実現可能である。

また本発明の半導体装置は、アンテナにおいて生成される交流電圧の振幅に従い、アンテナと整流回路の間におけるインピーダンスを整合または不整合にすることを特徴とする。アンテナにおいて生成される交流電圧が規定の振幅以下である場合は、インピーダンスを整合にし、該交流電圧をそのまま整流回路に印加する。逆にアンテナにおいて生成される交流電圧が規定の振幅よりも大きい場合は、インピーダンスを不整合にし、反射により該交流電圧の振幅を小さくしてから整流回路に印加する。

そして本発明の半導体装置では、整流回路に可変容量を設ける。整流回路の入力インピーダンスの虚数部に相当するリアクタンスは、該可変容量の容量値によって決定する。よって、インピーダンスの整合と不整合の選択は、交流電圧の振幅に合わせて該可変容量の容量値を変化させることで、行うことが出来る。整流回路の入力インピーダンスをアンテナの出力インピーダンスよりも大きくすることで、インピーダンスを不整合にすることが出来る。逆に整流回路の入力インピーダンスをアンテナの出力インピーダンスよりも小さくすることで、インピーダンスを不整合にすることも出来る。

可変容量は少なくとも２つの電極を有する。またアンテナは少なくとも２つの端子を有する。そしてアンテナが有する２つの端子のうち、いずれか一方から供給される交流電圧が、可変容量の２つの電極のいずれか一方に印加されるように、可変容量は整流回路内において接続されている。

なお本発明の半導体装置は、少なくとも集積回路を有していれば良く、アンテナを有していなくても良い。本発明の半導体装置が有する集積回路は、アンテナにおいて生成された交流電圧を整流化して直流の電源電圧を生成する整流回路と、該電源電圧を用いて動作する演算回路と、該演算回路から生成された信号を用いて電波を変調するための変調回路とを有していれば良い。

本発明の整流回路はリミッタとしての機能を兼ね備えているので、従来のように整流回路の前段にリミッタを設けなくとも、過電流による整流回路内の半導体素子の劣化または破壊を抑えることができる。

そして、過度の電波に半導体装置がさらされていない場合であっても、リミッタのスイッチとして機能する半導体素子が予め有している寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出来る。本発明ではインピーダンスの不整合により生じる反射を敢えて用いることで、アンテナにおいて生成される交流電圧の振幅を小さく抑えることが出来るので、過電流により整流回路内の半導体素子が劣化または破壊されるのを防ぎつつ、なおかつ半導体装置の信頼性を向上させることが出来る。さらに半導体装置内の電力の損失を抑えることで、半導体装置をより高機能化させる、或いは通信距離を伸ばすことが可能である。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
図１を用いて、本発明の整流回路の構成について説明する。図１（Ａ）において、整流回路１０１はアンテナ１０２が有する端子Ａ１、端子Ａ２に接続されており、アンテナ１０２が有する端子Ａ１、端子Ａ２が、整流回路１０１の入力端子として機能する。なお図１（Ａ）ではアンテナ１０２がコイル状になっている場合を図示しているが、本発明にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ１０２はコイル状である必要はない。

整流回路１０１は、可変容量１０３と、端子Ａ１と端子Ａ２の間に印加された交流電圧を整流化するためのダイオード１０４及びダイオード１０５と、整流化された電圧を平滑化するための平滑用容量１０６とを有している。可変容量１０３は少なくとも２つの電極を有している。この第１の電極と第２の電極の間に印加される電圧の値に従って、可変容量１０３はその容量値が変化する。本実施の形態では可変容量１０３として、可変容量ダイオードを用いる。

平滑用容量１０６は、整流回路１０１が有する出力端子ＯＵＴ１と出力端子ＯＵＴ２の間に接続されている。なお図１（Ａ）に示した整流回路は、整流化された電圧の平滑化のために平滑用容量１０６を用いているが、必ずしも平滑用容量１０６は用いなくとも良い。ただし平滑用容量１０６を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減させることが出来る。

また整流回路１０１が有するダイオードの数及びその接続は、図１（Ａ）に示した構成に限定されない。本発明の整流回路１０１では、少なくとも２つのダイオード１０４、１０５が、直列に、なおかつ各ダイオードの順方向が揃うように接続されている。そして上記２つのダイオード１０４、１０５のうち、一方は可変容量１０３の第２の電極と整流回路１０１の出力端子ＯＵＴ１との間において直列に接続されており、他方は可変容量１０３の第２の電極と整流回路１０１の出力端子ＯＵＴ２との間において直列に接続されている。

具体的に図１（Ａ）に示す整流回路１０１では、可変容量１０３が有する第１の電極が端子Ａ１に接続されている。また、可変容量１０３が有する第２の電極は、ダイオード１０４が有する第２の電極（カソード）及びダイオード１０５が有する第１の電極（アノード）に接続されている。ダイオード１０４が有する第１の電極（アノード）は端子Ａ２及び出力端子ＯＵＴ２に接続されている。ダイオード１０５が有する第２の電極（カソード）は出力端子ＯＵＴ１に接続されている。平滑用容量１０６が有する第１の電極は出力端子ＯＵＴ１に接続され、平滑用容量１０６が有する第２の電極は出力端子ＯＵＴ２に接続されている。

端子Ａ２をグラウンド（ＧＮＤ）に落とした場合の、図１（Ａ）に示した整流回路１０１とアンテナ１０２の等価回路図を、図１（Ｂ）に示す。

アンテナ１０２は、インダクタ１０７と共振容量１０８とを有している。インダクタ１０７は少なくとも２つの端子を有し、一方の端子は端子Ａ１に接続され、他方の端子はＧＮＤに落とされる。また共振容量１０８は少なくとも２つの電極を有し、一方の電極は端子Ａ１に接続され、他方の電極はＧＮＤに落とされる。このようにインダクタ１０７と共振容量１０８とが並列に接続されることで、アンテナ１０２では並列共振回路が形成されている。

また図１（Ｂ）では、ダイオード１０４が有する第１の電極がＧＮＤに落とされる。平滑用容量１０６が有する第２の電極はＧＮＤに落とされる。

アンテナ１０２が特定の範囲の波長を有する電波にさらされると、アンテナ１０２において交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。

端子Ａ２よりも高い電圧Ｖｈが端子Ａ１に印加されると、該電圧Ｖｈは可変容量１０３の第１の電極に与えられる。すると可変容量１０３の第２の電極側には負の電荷が蓄積されるため、可変容量１０３の第２の電極の電圧は端子Ａ２の電圧（この場合ＧＮＤ）よりも低くなる。するとダイオード１０４がオンとなり、可変容量１０３の第２の電極に端子Ａ２の電圧（この場合ＧＮＤ）が与えられる。次に端子Ａ２よりも低い電圧Ｖｌ（＝−Ｖｈ）が端子Ａ１に印加されると、該電圧Ｖｌは可変容量１０３の第１の電極に与えられる。ここで、可変容量１０３に蓄積されている電荷は保存されるので、可変容量１０３の第２の電極における電圧は、電圧Ｖｈを２倍にした高さとなる。そしてダイオード１０４はオフ、ダイオード１０５はオンとなり、電圧Ｖｈの２倍の電圧が出力端子ＯＵＴ１に与えられる。

なお可変容量１０３は、第１の電極に印加される電圧の値によって、その容量値が変化する。整流回路１０１の入力インピーダンスは、可変容量１０３の容量値に従って変化させることが可能である。よって可変容量１０３の第１の電極に印加される電圧と、容量値の関係は、予め設計の段階で定めておく。すなわち、可変容量１０３の第１の電極に印加される電圧の値が所定の範囲内に収まっている場合、整流回路１０１とアンテナ１０２の間においてインピーダンスの整合が取れるように、可変容量１０３の特性を予め定めておく。また、可変容量１０３の第１の電極に所定の範囲を逸脱するような大きい振幅の電圧が印加された場合、整流回路１０１とアンテナ１０２の間においてインピーダンスが不整合となるように、可変容量１０３の特性を予め定めておく。

図１（Ｂ）に示した整流回路１０１の場合、可変容量１０３が有する第１の電極に所定の範囲内の電圧が印加されると、整流回路１０１とアンテナ１０２の間においてインピーダンスが整合となる。そして、可変容量１０３が有する第１の電極に印加された交流電圧は、可変容量１０３の後段の半導体素子に印加される。具体的にはダイオード１０４の第２の電極及びダイオード１０５の第１の電極に印加される。

一方、図１（Ｂ）に示した整流回路１０１の場合、可変容量１０３が有する第１の電極に所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量１０３の容量値が小さくなる。整流回路１０１の入力端子に相当する端子Ａ１と出力端子ＯＵＴ１の間において直列に接続されている可変容量１０３の場合、ωを角周波数、Ｃを容量値、ｊを虚数単位とすると、インピーダンスＺは１／（ｊωＣ）で表される。よって、可変容量１０３の容量値を小さくすればするほど、整流回路１０１の入力インピーダンスは大きくなり、整流回路１０１とアンテナ１０２の間においてインピーダンスを不整合とすることが出来る。その結果、第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量１０３の後段の半導体素子に印加される。具体的にはダイオード１０４の第２の電極及びダイオード１０５の第１の電極に印加される。

なお、どこまでが整合であり、どこまでが不整合であるかの判断は、反射により低下する電圧の値によって、設計者が適宜定めれば良い。例えば、アンテナ１０２において発生する交流電圧の振幅と、実際に整流回路１０１に入力される交流電圧の振幅とを比較し、電圧の低下が３％未満であるときは整合が取れているものとし、電圧の低下が１０％以上であるときは整合が取れていない、すなわち不整合であると判断することができる。

なお実際の設計では、配線の特性インピーダンスも考慮に入れることで、より設計に即した特性を有する整流回路を形成することが出来る。

本実施の形態の整流回路は可変容量を有し、入力電圧に応じて該可変容量の容量値が変化するように構成されている。可変容量の容量値の変化は整流回路の入力インピーダンスを変化させ、入力信号が反射するように作用する。この作用により、過大な交流電圧が整流回路に印加され、過電流による整流回路内の半導体素子の劣化または破壊を抑えることができる。

なお、このような整流回路を備える半導体装置とリーダとの通信は、リーダから送られてくる搬送波の反射波に変調を加えることで行っている。この通信における反射波は、整流回路に入力される交流電圧の振幅を抑えるための反射電力と比べて十分大きい。よって、アンテナと整流回路間でインピーダンスを敢えて不整合としても、信号の送信が妨げられにくいという利点を有している。

このように本発明の整流回路は、過大な交流電圧が入力されないように入力インピーダンスを変化させる特性を有している。よって、過電流により整流回路１０１内のダイオード１０４、１０５、平滑用容量１０６などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出来る。

なお整流回路１０１に用いられる半導体素子の種類及びその数は、本実施の形態に示した構成に限定されない。より理想的に近い整流特性を得るために、図１（Ａ）に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。

（実施の形態２）
図２を用いて、本発明の整流回路の構成について説明する。図２（Ａ）において、整流回路２０１はアンテナ２０２が有する端子Ａ１、端子Ａ２に接続されており、アンテナ２０２が有する端子Ａ１、端子Ａ２が、整流回路２０１の入力端子として機能する。なお図２（Ａ）ではアンテナ２０２がコイル状になっている場合を図示しているが、本発明にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ２０２はコイル状である必要はない。

整流回路２０１は、可変容量２０３と、端子Ａ１と端子Ａ２の間に印加された交流電圧を整流化するためのダイオード２０４及びダイオード２０５と、ローパスフィルタとして機能する抵抗２０９と、整流回路から出力される電圧を２倍圧にするための容量２１０とを有している。可変容量２０３は少なくとも２つの電極を有している。この第１の電極と第２の電極の間に印加される電圧の値に従って、可変容量２０３はその容量値が変化する。本実施の形態では可変容量２０３として、可変容量ダイオードを用いる。

整流回路２０１が有するダイオードの数及びその接続は、図２（Ａ）に示した構成に限定されない。本発明の整流回路２０１では、少なくとも２つのダイオード２０４、２０５が、直列に、なおかつ各ダイオードの順方向が揃うように接続されている。そして上記２つのダイオード２０４、２０５のうち、一方は容量２１０の第２の電極と整流回路２０１の出力端子ＯＵＴ１との間において直列に接続されており、他方は容量２１０の第２の電極と整流回路２０１の出力端子ＯＵＴ２との間において直列に接続されている。

具体的に図２（Ａ）に示す整流回路２０１では、容量２１０が有する第１の電極が端子Ａ１に接続されている。また、容量２１０が有する第２の電極は、抵抗２０９が有する第１の端子に接続されている。抵抗２０９が有する第２の端子は可変容量２０３が有する第１の電極、ダイオード２０４が有する第２の電極（カソード）及びダイオード２０５が有する第１の電極（アノード）に接続されている。可変容量２０３が有する第２の電極及びダイオード２０４が有する第１の電極（アノード）は、端子Ａ２及び出力端子ＯＵＴ２に接続されている。ダイオード２０５が有する第２の電極（カソード）は出力端子ＯＵＴ１に接続されている。

端子Ａ２をグラウンド（ＧＮＤ）に落とした場合の、図２（Ａ）に示した整流回路２０１とアンテナ２０２の等価回路図を、図２（Ｂ）に示す。

アンテナ２０２は、インダクタ２０７と共振容量２０８とを有している。インダクタ２０７は少なくとも２つの端子を有し、一方の端子は端子Ａ１に接続され、他方の端子はＧＮＤに落とされる。また共振容量２０８は少なくとも２つの電極を有し、一方の電極は端子Ａ１に接続され、他方の電極はＧＮＤに落とされる。このようにインダクタ２０７と共振容量２０８とが並列に接続されることで、アンテナ２０２では並列共振回路が形成されている。

また図２（Ｂ）では、ダイオード２０４が有する第１の電極がＧＮＤに落とされる。可変容量２０３が有する第２の電極はＧＮＤに落とされる。

アンテナ２０２が特定の範囲の波長を有する電波にさらされると、アンテナ２０２において交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。

端子Ａ２よりも高い電圧Ｖｈが端子Ａ１に印加されると、該電圧Ｖｈは容量２１０の第１の電極に与えられる。すると容量２１０の第２の電極側には負の電荷が蓄積されるため、容量２１０の第２の電極の電圧は端子Ａ２の電圧（この場合ＧＮＤ）よりも低くなる。するとダイオード２０４がオンとなり、容量２１０の第２の電極に端子Ａ２の電圧（この場合ＧＮＤ）が与えられる。次に端子Ａ２よりも低い電圧Ｖｌ（＝−Ｖｈ）が端子Ａ１に印加されると、該電圧Ｖｌは容量２１０の第１の電極に与えられる。ここで、容量２１０に蓄積されている電荷は保存されるので、容量２１０の第２の電極における電圧は、電圧Ｖｈを２倍にした高さとなる。そしてダイオード２０４はオフ、ダイオード２０５はオンとなり、電圧Ｖｈの２倍の電圧が出力端子ＯＵＴ１に与えられる。

可変容量２０３は、第１の電極に印加される電圧の値によって、その容量値が変化する。整流回路２０１の入力インピーダンスは、可変容量２０３の容量値に従って変化させることが可能である。よって可変容量２０３の第１の電極に印加される電圧と、容量値の関係は、予め設計の段階で定めておく。すなわち、可変容量２０３の第１の電極に印加される電圧の値が所定の範囲内に収まっている場合、整流回路２０１とアンテナ２０２の間においてインピーダンスの整合が取れるように、可変容量２０３の特性を予め定めておく。また、可変容量２０３の第１の電極に所定の範囲を逸脱するような大きい振幅の電圧が印加された場合、整流回路２０１とアンテナ２０２の間においてインピーダンスが不整合となるように、可変容量２０３の特性を予め定めておく。

図２（Ｂ）に示した整流回路２０１の場合、可変容量２０３が有する第１の電極に所定の範囲内の電圧が印加されると、整流回路２０１とアンテナ２０２の間においてインピーダンスが整合となる。そして、容量２１０の第１の電極に印加された交流電圧は、可変容量２０３の後段の半導体素子に印加される。具体的にはダイオード２０４の第２の電極及びダイオード２０５の第１の電極に印加される。

一方、図２（Ｂ）に示した整流回路２０１の場合、可変容量２０３が有する第１の電極に所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量２０３の容量値が大きくなる。整流回路２０１の入力端子に相当する端子Ａ１と出力端子ＯＵＴ２の間において直列に接続されている可変容量２０３の場合、ωを角周波数、Ｃを容量値、ｊを虚数単位とすると、インピーダンスＺは１／（ｊωＣ）で表される。よって、可変容量２０３の容量値を大きくすればするほど、整流回路２０１の入力インピーダンスは小さくなり、整流回路２０１とアンテナ２０２の間においてインピーダンスを不整合とすることが出来る。その結果、容量２１０の第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量２０３の後段の半導体素子に印加される。具体的にはダイオード２０４の第２の電極及びダイオード２０５の第１の電極に印加される。

なお、どこまでが整合であり、どこまでが不整合であるかの判断は、反射により低下する電圧の値によって、設計者が適宜定めれば良い。また実際の設計では、配線の特性インピーダンスも考慮に入れることで、より設計に即した特性を有する整流回路を形成することが出来る。

このように本発明の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出来る。よって、過電流により整流回路２０１内のダイオード２０４、２０５などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出来る。

なお整流回路２０１に用いられる半導体素子の種類及びその数は、本実施の形態に示した構成に限定されない。より理想的に近い整流特性を得るために、図２（Ａ）に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。

（実施の形態３）
本実施の形態では、可変容量としてＭＯＳ（ｍｅｔａｌ‐ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）バラクタを用いた整流回路の構成について説明する。

図３（Ａ）に、ＭＯＳバラクタを用いた本発明の整流回路の一形態を示す。図３（Ａ）では、図１（Ａ）に示した整流回路１０１が有する可変容量１０３として、ＭＯＳバラクタを用いた例を示している。また図３（Ａ）では、ダイオード１０４及びダイオード１０５としてＭＯＳトランジスタを用いた例を示している。

可変容量１０３として用いられているＭＯＳバラクタは、ソース領域（Ｓ）とドレイン領域（Ｄ）が電気的に接続されたｐチャネル型のＭＯＳトランジスタである。そして、該ＭＯＳトランジスタのゲート電極（Ｇ）が第１の電極に相当する。またソース領域（Ｓ）及びドレイン領域（Ｄ）は第２の電極に相当する。

ダイオード１０４として用いられているトランジスタは、ソース領域（Ｓ）とゲート電極（Ｇ）が電気的に接続されたｎチャネル型のＭＯＳトランジスタである。そして該ＭＯＳトランジスタのソース領域（Ｓ）及びゲート電極（Ｇ）は、ダイオード１０４の第１の電極（アノード）に相当し、ドレイン領域（Ｄ）はダイオード１０４の第２の電極（カソード）に相当する。

ダイオード１０５として用いられているトランジスタは、ダイオード１０４と同様に、ソース領域（Ｓ）とゲート電極（Ｇ）が電気的に接続されたｎチャネル型のＭＯＳトランジスタである。そして該ＭＯＳトランジスタのソース領域（Ｓ）及びゲート電極（Ｇ）は、ダイオード１０５の第１の電極（アノード）に相当し、ドレイン領域（Ｄ）はダイオード１０５の第２の電極（カソード）に相当する。

なお図３（Ａ）では、ｐチャネル型のＭＯＳトランジスタを用いてＭＯＳバラクタを形成しているが、本発明はこの構成に限定されない。ｎチャネル型のＭＯＳトランジスタを用いてＭＯＳバラクタを形成しても良い。ただし、図３（Ａ）のように、端子Ａ１と出力端子ＯＵＴ１の間においてＭＯＳバラクタが直列に接続されている場合、ＭＯＳバラクタとしてｐチャネル型のＭＯＳトランジスタを用いる方が望ましい。なぜならば、ｐチャネル型のＭＯＳトランジスタを用いて形成されたＭＯＳバラクタの場合、図４（Ａ）に示すように、破線４０１で囲まれた領域を用いて動作を行う。よって、第１の電極に印加される電圧が高くなるほど、可変容量１０３は容量値が小さくなり、インピーダンスは逆に大きくなる。インピーダンスは形式的には直流回路の抵抗と同様に扱うことができるので、インピーダンスが大きいほど可変容量１０３の第２の電極に供給される交流の電流の振幅を抑えることが出来る。よって、可変容量１０３の第２の電極と出力端子ＯＵＴ１の間に接続されている半導体素子（この場合ダイオード１０５）において、電流による絶縁破壊が生じるのを、より効果的に抑えることが出来る。同様に可変容量１０３の第２の電極と出力端子ＯＵＴ２の間に接続されている半導体素子（この場合ダイオード１０４）において、電流による絶縁破壊が生じるのを、より効果的に抑えることが出来る。

また図３（Ａ）では、ｎチャネル型のＭＯＳトランジスタを用いてダイオード１０４及びダイオード１０５を形成しているが、本発明はこの構成に限定されない。ｐチャネル型のＭＯＳトランジスタを用いてダイオード１０４及びダイオード１０５を形成しても良い。ただしこの場合、ＭＯＳトランジスタのドレイン領域（Ｄ）が、ダイオード１０４、１０５の第１の電極（アノード）に相当し、ソース領域（Ｓ）及びゲート電極（Ｇ）がダイオード１０４、１０５の第２の電極（カソード）に相当する。

図３（Ｂ）に、ＭＯＳバラクタを用いた本発明の整流回路の、図３（Ａ）とは異なる形態を示す。図３（Ｂ）では、図２（Ａ）に示した整流回路２０１が有する可変容量２０３として、ＭＯＳバラクタを用いた例を示している。また図３（Ｂ）では、ダイオード２０４及びダイオード２０５としてｎチャネル型のＭＯＳトランジスタを用いた例を示している。

可変容量２０３として用いられているＭＯＳバラクタは、ソース領域（Ｓ）とドレイン領域（Ｄ）が電気的に接続されたｎチャネル型のＭＯＳトランジスタである。そして、該ＭＯＳトランジスタのゲート電極（Ｇ）が第１の電極に相当する。またソース領域（Ｓ）及びドレイン領域（Ｄ）は第２の電極に相当する。

ダイオード２０４として用いられているトランジスタは、ソース領域（Ｓ）とゲート電極（Ｇ）が電気的に接続されたｎチャネル型のＭＯＳトランジスタである。そして該ＭＯＳトランジスタのソース領域（Ｓ）及びゲート電極（Ｇ）は、ダイオード２０４の第１の電極（アノード）に相当し、ドレイン領域（Ｄ）はダイオード２０４の第２の電極（カソード）に相当する。

ダイオード２０５として用いられているトランジスタは、ダイオード２０４と同様に、ソース領域（Ｓ）とゲート電極（Ｇ）が電気的に接続されたｎチャネル型のＭＯＳトランジスタである。そして該ＭＯＳトランジスタのソース領域（Ｓ）及びゲート電極（Ｇ）は、ダイオード２０５の第１の電極（アノード）に相当し、ドレイン領域（Ｄ）はダイオード２０５の第２の電極（カソード）に相当する。

なお図３（Ｂ）では、ｎチャネル型のＭＯＳトランジスタを用いてＭＯＳバラクタを形成しているが、本発明はこの構成に限定されない。ｐチャネル型のＭＯＳトランジスタを用いてＭＯＳバラクタを形成しても良い。ただし、図３（Ｂ）のように、端子Ａ１と出力端子ＯＵＴ２の間においてＭＯＳバラクタが直列に接続されている場合、ＭＯＳバラクタとしてｎチャネル型のＭＯＳトランジスタを用いる方が望ましい。なぜならば、ｎチャネル型のＭＯＳトランジスタを用いて形成されたＭＯＳバラクタの場合、図４（Ｂ）に示すように、破線４０２で囲まれた領域を用いて動作を行う。よって、第１の電極に印加される電圧が高くなるほど、可変容量２０３は容量値が大きくなり、インピーダンスは逆に小さくなる。インピーダンスは形式的には直流回路の抵抗と同様に扱うことができるので、インピーダンスが小さいほど可変容量２０３の第２の電極に供給される交流の電流の振幅を抑えることが出来る。よって、可変容量２０３の第１の電極と出力端子ＯＵＴ１の間に接続されている半導体素子（この場合ダイオード２０５）において、電流による絶縁破壊が生じるのを、より効果的に抑えることが出来る。同様に可変容量２０３の第１の電極と出力端子ＯＵＴ２の間に接続されている半導体素子（この場合ダイオード２０４）において、電流による絶縁破壊が生じるのを、より効果的に抑えることが出来る。

また図３（Ｂ）では、ｎチャネル型のＭＯＳトランジスタを用いてダイオード２０４及びダイオード２０５を形成しているが、本発明はこの構成に限定されない。ｐチャネル型のＭＯＳトランジスタを用いてダイオード２０４及びダイオード２０５を形成しても良い。ただしこの場合、ＭＯＳトランジスタのドレイン領域（Ｄ）が、ダイオード２０４、２０５の第１の電極（アノード）に相当し、ソース領域（Ｓ）及びゲート電極（Ｇ）がダイオード２０４、２０５の第２の電極（カソード）に相当する。

なおＭＯＳバラクタまたはダイオードとして用いられるトランジスタは、半導体基板を用いて形成されたトランジスタであっても良いし、ＳＯＩ基板を用いて形成されたトランジスタであっても良い。或いは、ガラス基板、石英基板、プラスチック基板などの絶縁表面を有する基板上に形成された薄膜の半導体膜を用いて形成されたトランジスタであっても良い。

本発明の整流回路は、可変容量を含め、全て通常のＭＯＳのプロセスで形成することが可能である。従来のリミッタでは、スイッチとして機能する半導体素子としてツェナーダイオードを用いる場合がある。ツェナーダイオードは通常のＭＯＳ（ｍｅｔａｌ‐ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）のプロセスを用いて形成することが困難であった。しかし本発明の整流回路は、可変容量を含め、全て通常のＭＯＳのプロセスで形成することが可能である。この場合、整流回路、ひいては該整流回路を用いた半導体装置を小型化することが出来る。

本実施例では、出力電圧の高さを３倍にすることができる、本発明の整流回路の構成について、図５を用いて説明する。

図５において、整流回路５０１はアンテナ５０２が有する端子Ａ１、端子Ａ２に接続されており、アンテナ５０２が有する端子Ａ１、端子Ａ２が、整流回路５０１の入力端子として機能する。なお図５ではアンテナ５０２がコイル状になっている場合を図示しているが、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ５０２はコイル状である必要はない。

整流回路５０１は、可変容量５０３と、端子Ａ１と端子Ａ２の間に印加された交流電圧を整流化するためのダイオード５０４、ダイオード５０５及びダイオード５０７と、整流化された電圧を平滑化するための平滑用容量５０６及び平滑用容量５０８とを有している。可変容量５０３は少なくとも２つの電極を有している。この第１の電極と第２の電極の間に印加される電圧の値に従って、可変容量５０３はその容量値が変化する。本実施例では可変容量５０３として、可変容量ダイオードを用いる。

平滑用容量５０６及び平滑用容量５０８は、整流回路５０１が有する出力端子ＯＵＴ１と出力端子ＯＵＴ２の間に直列に接続されている。なお図５に示した整流回路５０１は、整流化された電圧の平滑化のために平滑用容量５０６及び平滑用容量５０８を用いているが、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量５０６及び平滑用容量５０８を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減させることが出来る。

図５に示す整流回路５０１では、端子Ａ１が、可変容量５０３が有する第１の電極及びダイオード５０７が有する第１の電極（アノード）に接続されている。また、可変容量５０３が有する第２の電極は、ダイオード５０４が有する第２の電極（カソード）及びダイオード５０５が有する第１の電極（アノード）に接続されている。ダイオード５０４が有する第１の電極（アノード）及びダイオード５０７が有する第２の電極（カソード）は、平滑用容量５０６が有する第２の電極及び平滑用容量５０８が有する第１の電極に接続されている。ダイオード５０５が有する第２の電極（カソード）及び平滑用容量５０６が有する第１の電極は出力端子ＯＵＴ１に接続されている。平滑用容量５０８が有する第２の電極は端子Ａ２及び出力端子ＯＵＴ２に接続されている。

図５において端子Ａ２がグラウンド（ＧＮＤ）に落とされると、平滑用容量５０８が有する第２の電極はＧＮＤに落とされる。

アンテナ５０２が特定の範囲の波長を有する電波にさらされると、アンテナ５０２において交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。端子Ａ１と端子Ａ２の間に印加される交流電圧の振幅がＶｈであるとすると、出力端子ＯＵＴ１には、Ｖｈの３倍の高さに相当する電圧が与えられる。

整流回路５０１の入力インピーダンスは、可変容量５０３の容量値に従って変化させることが可能である。可変容量５０３は、第１の電極に印加される電圧の値によって、その容量値を変化させることが出来る。図５に示した整流回路５０１の場合、可変容量５０３が有する第１の電極に所定の範囲内の電圧が印加されると、整流回路５０１とアンテナ５０２の間においてインピーダンスが整合となる。そして、第１の電極に印加された交流電圧は、可変容量５０３の後段の半導体素子に印加される。具体的にはダイオード５０４の第２の電極及びダイオード５０５の第１の電極に印加される。

一方、図５に示した整流回路５０１の場合、可変容量５０３が有する第１の電極に所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量５０３の容量値が小さくなる。可変容量５０３の容量値を小さくすればするほど、整流回路５０１の入力インピーダンスは大きくなるので、整流回路５０１とアンテナ５０２の間においてインピーダンスを不整合とすることが出来る。その結果、第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量５０３の後段の半導体素子に印加される。具体的にはダイオード５０４の第２の電極及びダイオード５０５の第１の電極に印加される。

このように本実施例の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出来る。よって、過電流により整流回路５０１内のダイオード５０４、５０５、平滑用容量５０６などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出来る。

なお整流回路５０１に用いられる半導体素子の種類及びその数は、本実施例に示した構成に限定されない。より理想的に近い整流特性を得るために、図５に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。

本実施例では、出力電圧の高さを３倍にすることができる、本発明の整流回路の構成について、図６を用いて説明する。

図６において、整流回路６０１はアンテナ６０２が有する端子Ａ１、端子Ａ２に接続されており、アンテナ６０２が有する端子Ａ１、端子Ａ２が、整流回路６０１の入力端子として機能する。なお図６ではアンテナ６０２がコイル状になっている場合を図示しているが、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ６０２はコイル状である必要はない。

整流回路６０１は、可変容量６０３と、端子Ａ１と端子Ａ２の間に印加された交流電圧を整流化するためのダイオード６０４、ダイオード６０５及びダイオード６０７と、整流化された電圧を平滑化するための平滑用容量６０６及び平滑用容量６０８とを有している。可変容量６０３は少なくとも２つの電極を有している。この第１の電極と第２の電極の間に印加される電圧の値に従って、可変容量６０３はその容量値が変化する。本実施例では可変容量６０３として、可変容量ダイオードを用いる。

平滑用容量６０６及び平滑用容量６０８は、整流回路６０１が有する出力端子ＯＵＴ１と出力端子ＯＵＴ２の間に直列に接続されている。なお図６に示した整流回路６０１は、整流化された電圧の平滑化のために平滑用容量６０６及び平滑用容量６０８を用いているが、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量６０６及び平滑用容量６０８を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減させることが出来る。

図６に示す整流回路６０１では、端子Ａ１は、可変容量６０３が有する第１の電極及びダイオード６０７が有する第２の電極（カソード）に接続されている。また、可変容量６０３が有する第２の電極は、ダイオード６０４が有する第２の電極（カソード）及びダイオード６０５が有する第１の電極（アノード）に接続されている。ダイオード６０４が有する第１の電極（アノード）及び端子Ａ２は、平滑用容量６０６が有する第２の電極及び平滑用容量６０８が有する第１の電極に接続されている。ダイオード６０７が有する第１の電極（アノード）及び平滑用容量６０８が有する第２の電極は、出力端子ＯＵＴ２に接続されている。ダイオード６０５が有する第２の電極（カソード）及び平滑用容量６０６が有する第１の電極は出力端子ＯＵＴ１に接続されている。

図６において端子Ａ２がグラウンド（ＧＮＤ）に落とされると、ダイオード６０４が有する第１の電極（アノード）、平滑用容量６０６が有する第２の電極、平滑用容量６０８が有する第１の電極が、ＧＮＤに落とされる。

アンテナ６０２が特定の範囲の波長を有する電波にさらされると、アンテナ６０２において交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。端子Ａ１と端子Ａ２の間に印加される交流電圧の振幅がＶｈであるとすると、出力端子ＯＵＴ１には、Ｖｈの３倍の高さに相当する電圧が与えられる。

整流回路６０１の入力インピーダンスは、可変容量６０３の容量値に従って変化させることが可能である。可変容量６０３は、第１の電極に印加される電圧の値によって、その容量値を変化させることが出来る。図６に示した整流回路６０１の場合、可変容量６０３が有する第１の電極に所定の範囲内の電圧が印加されると、整流回路６０１とアンテナ６０２の間においてインピーダンスが整合となる。そして、第１の電極に印加された交流電圧は、可変容量６０３の後段の半導体素子に印加される。具体的にはダイオード６０４の第２の電極及びダイオード６０５の第１の電極に印加される。

一方、図６に示した整流回路６０１の場合、可変容量６０３が有する第１の電極に所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量６０３の容量値が小さくなる。可変容量６０３の容量値を小さくすればするほど、整流回路６０１の入力インピーダンスは大きくなるので、整流回路６０１とアンテナ６０２の間においてインピーダンスを不整合とすることが出来る。その結果、第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量６０３の後段の半導体素子に印加される。具体的にはダイオード６０４の第２の電極及びダイオード６０５の第１の電極に印加される。

このように本実施例の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出来る。よって、過電流により整流回路６０１内のダイオード６０４、６０５、平滑用容量６０６などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出来る。

なお整流回路６０１に用いられる半導体素子の種類及びその数は、本実施例に示した構成に限定されない。より理想的に近い整流特性を得るために、図６に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。

本実施例では、出力電圧の高さを４倍にすることができる、本発明の整流回路の構成について、図７を用いて説明する。

図７において、整流回路７０１はアンテナ７０２が有する端子Ａ１、端子Ａ２に接続されており、アンテナ７０２が有する端子Ａ１、端子Ａ２が、整流回路７０１の入力端子として機能する。なお図７ではアンテナ７０２がコイル状になっている場合を図示しているが、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ７０２はコイル状である必要はない。

整流回路７０１は、可変容量７０３及び可変容量７０９と、端子Ａ１と端子Ａ２の間に印加された交流電圧を整流化するためのダイオード７０４、ダイオード７０５、ダイオード７０７及びダイオード７１０と、整流化された電圧を平滑化するための平滑用容量７０６及び平滑用容量７０８とを有している。可変容量７０３と可変容量７０９は、少なくとも２つの電極をそれぞれ有している。この第１の電極と第２の電極の間に印加される電圧の値に従って、可変容量７０３と可変容量７０９はその容量値が変化する。本実施例では可変容量７０３及び可変容量７０９として、可変容量ダイオードを用いる。

平滑用容量７０６及び平滑用容量７０８は、整流回路７０１が有する出力端子ＯＵＴ１と出力端子ＯＵＴ２の間に直列に接続されている。なお図７に示した整流回路７０１は、整流化された電圧の平滑化のために平滑用容量７０６及び平滑用容量７０８を用いているが、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量７０６及び平滑用容量７０８を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減させることが出来る。

図７に示す整流回路７０１では、端子Ａ１は、可変容量７０３が有する第１の電極に接続されている。また、可変容量７０３が有する第２の電極は、可変容量７０９が有する第１の電極、ダイオード７１０が有する第１の電極（アノード）及びダイオード７０７が有する第２の電極（カソード）に接続されている。可変容量７０９が有する第２の電極は、ダイオード７０４が有する第２の電極（カソード）及びダイオード７０５が有する第１の電極（アノード）に接続されている。ダイオード７０７が有する第１の電極（アノード）及び平滑用容量７０８が有する第２の電極は、端子Ａ２及び出力端子ＯＵＴ２に接続されている。ダイオード７０４が有する第１の電極（アノード）及びダイオード７１０が有する第２の電極（カソード）は、平滑用容量７０６が有する第２の電極及び平滑用容量７０８が有する第１の電極に接続されている。ダイオード７０５が有する第２の電極（カソード）及び平滑用容量７０６が有する第１の電極は出力端子ＯＵＴ１に接続されている。

図７において端子Ａ２がグラウンド（ＧＮＤ）に落とされると、ダイオード７０７が有する第１の電極（アノード）及び平滑用容量７０８が有する第２の電極がＧＮＤに落とされる。

アンテナ７０２が特定の範囲の波長を有する電波にさらされると、アンテナ７０２において交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。端子Ａ１と端子Ａ２の間に印加される交流電圧の振幅がＶｈであるとすると、出力端子ＯＵＴ１には、Ｖｈの４倍の高さに相当する電圧が与えられる。

整流回路７０１の入力インピーダンスは、可変容量７０３の容量値と、可変容量７０９の容量値に従って変化させることが可能である。可変容量７０３と可変容量７０９は、第１の電極に印加される電圧の値によって、その容量値を変化させることが出来る。図７に示した整流回路７０１の場合、可変容量７０３が有する第１の電極に所定の範囲内の電圧が印加されると、整流回路７０１とアンテナ７０２の間においてインピーダンスが整合となる。そして、第１の電極に印加された交流電圧は、可変容量７０３の後段の半導体素子に印加される。具体的には可変容量７０９の第１の電極、ダイオード７１０の第１の電極及びダイオード７０７の第２の電極に印加される。

一方、可変容量７０３が有する第１の電極に所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量７０３の容量値が小さくなる。可変容量７０３の容量値を小さくすればするほど、整流回路７０１の入力インピーダンスは大きくなるので、整流回路７０１とアンテナ７０２の間においてインピーダンスを不整合とすることが出来る。その結果、第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量７０３の後段の半導体素子に印加される。具体的には可変容量７０９の第１の電極、ダイオード７１０の第１の電極及びダイオード７０７の第２の電極に印加される。

さらに可変容量７０９の第１の電極、ダイオード７１０の第１の電極及びダイオード７０７の第２の電極に印加される交流の電圧の振幅が、依然として所定の範囲を逸脱する程度に大きい場合も想定される。本実施例ではこの場合でも、可変容量７０９の容量値が小さくなることで、インピーダンスを不整合とすることが出来る。その結果、可変容量７０９の第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量７０９の後段の半導体素子に印加される。具体的にはダイオード７０５の第１の電極及びダイオード７０４の第２の電極に印加される。

このように本実施例の整流回路７０１は、反射を用いることで交流電圧の振幅を抑えることが出来る。よって、過電流により整流回路７０１内のダイオード７０４、７０５、７０７、７１０、平滑用容量７０６、７０８などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出来る。

なお本実施例では、可変容量を２つ用いた整流回路の構成について説明したが、可変容量７０３と可変容量７０９のうちいずれか一方を、容量値が固定の容量で置き換えても良い。ただし可変容量７０３と可変容量７０９を用いることで、より整流回路７０１の信頼性を高めることが出来る。

また整流回路７０１に用いられる半導体素子の種類及びその数は、本実施例に示した構成に限定されない。より理想的に近い整流特性を得るために、図７に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。

本実施例では、出力電圧の高さを４倍にすることができる、本発明の整流回路の構成について、図８を用いて説明する。

図８において、整流回路８０１はアンテナ８０２が有する端子Ａ１、端子Ａ２に接続されており、アンテナ８０２が有する端子Ａ１、端子Ａ２が、整流回路８０１の入力端子として機能する。なお図８ではアンテナ８０２がコイル状になっている場合を図示しているが、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ８０２はコイル状である必要はない。

整流回路８０１は、可変容量８０３及び可変容量８０９と、端子Ａ１と端子Ａ２の間に印加された交流電圧を整流化するためのダイオード８０４、ダイオード８０５、ダイオード８０７及びダイオード８１０と、整流化された電圧を平滑化するための平滑用容量８０６及び平滑用容量８０８とを有している。可変容量８０３と可変容量８０９は、少なくとも２つの電極をそれぞれ有している。この第１の電極と第２の電極の間に印加される電圧の値に従って、可変容量８０３と可変容量８０９はその容量値が変化する。本実施例では可変容量８０３及び可変容量８０９として、可変容量ダイオードを用いる。

平滑用容量８０６及び平滑用容量８０８は、整流回路８０１が有する出力端子ＯＵＴ１と出力端子ＯＵＴ２の間に直列に接続されている。なお図８に示した整流回路８０１は、整流化された電圧の平滑化のために平滑用容量８０６及び平滑用容量８０８を用いているが、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量８０６及び平滑用容量８０８を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減させることが出来る。

図８に示す整流回路８０１では、端子Ａ１は、可変容量８０３が有する第１の電極及び可変容量８０９が有する第１の電極に接続されている。また、可変容量８０９が有する第２の電極は、ダイオード８１０が有する第１の電極（アノード）及びダイオード８０７が有する第２の電極（カソード）に接続されている。可変容量８０３が有する第２の電極は、ダイオード８０４が有する第２の電極（カソード）及びダイオード８０５が有する第１の電極（アノード）に接続されている。ダイオード８０７が有する第１の電極（アノード）及び平滑用容量８０８が有する第２の電極は、出力端子ＯＵＴ２に接続されている。ダイオード８０４が有する第１の電極（アノード）及びダイオード８１０が有する第２の電極（カソード）は、端子Ａ２、平滑用容量８０６が有する第２の電極及び平滑用容量８０８が有する第１の電極に接続されている。ダイオード８０５が有する第２の電極（カソード）及び平滑用容量８０６が有する第１の電極は出力端子ＯＵＴ１に接続されている。

図８において端子Ａ２がグラウンド（ＧＮＤ）に落とされると、ダイオード８０４の第１の電極、ダイオード８１０の第２の電極、平滑用容量８０６の第２の電極、平滑用容量８０８の第１の電極が、ＧＮＤに落とされる。

アンテナ８０２が特定の範囲の波長を有する電波にさらされると、アンテナ８０２において交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。端子Ａ１と端子Ａ２の間に印加される交流電圧の振幅がＶｈであるとすると、出力端子ＯＵＴ１には、Ｖｈの４倍の高さに相当する電圧が与えられる。

整流回路８０１の入力インピーダンスは、可変容量８０３の容量値と、可変容量８０９の容量値に従って変化させることが可能である。可変容量８０３と可変容量８０９は、第１の電極に印加される電圧の値によって、その容量値を変化させることが出来る。図８に示した整流回路８０１の場合、可変容量８０３と可変容量８０９がそれぞれ有する第１の電極に所定の範囲内の電圧が印加されると、整流回路８０１とアンテナ８０２の間においてインピーダンスが整合となる。そして、第１の電極に印加された交流電圧は、可変容量８０３と可変容量８０９の後段の半導体素子に印加される。具体的にはダイオード８１０の第１の電極、ダイオード８０７の第２の電極、ダイオード８０４の第２の電極、ダイオード８０５の第１の電極に印加される。

一方、可変容量８０３と可変容量８０９がそれぞれ有する第１の電極に所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量８０３と可変容量８０９の容量値がそれぞれ小さくなる。可変容量８０３と可変容量８０９の容量値を小さくすればするほど、整流回路８０１の入力インピーダンスは大きくなるので、整流回路８０１とアンテナ８０２の間においてインピーダンスを不整合とすることが出来る。その結果、第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量８０３と可変容量８０９の後段の半導体素子に印加される。具体的にはダイオード８１０の第１の電極、ダイオード８０７の第２の電極、ダイオード８０４の第２の電極、ダイオード８０５の第１の電極に印加される。

このように本実施例の整流回路８０１は、反射を用いることで交流電圧の振幅を抑えることが出来る。よって、過電流により整流回路８０１内のダイオード８０４、８０５、８０７、８１０、平滑用容量８０６、８０８などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出来る。

なお本実施例では、可変容量を２つ用いた整流回路の構成について説明したが、可変容量８０３と可変容量８０９のうちいずれか一方を、容量値が固定の容量で置き換えても良い。ただし可変容量８０３と可変容量８０９を用いることで、より整流回路８０１の信頼性を高めることが出来る。

また整流回路８０１に用いられる半導体素子の種類及びその数は、本実施例に示した構成に限定されない。より理想的に近い整流特性を得るために、図８に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。

本発明の半導体装置の構成について、図９を用いて説明する。図９は本発明の半導体装置の一形態を示すブロック図である。図９において半導体装置９００は、アンテナ９０１と、集積回路９０２とを有している。集積回路９０２は、整流回路９０３、復調回路９０４、変調回路９０５、レギュレータ９０６、信号生成回路９０７、エンコーダ９０８、メモリ９０９を有している。

リーダから電波が送られてくると、アンテナ９０１において該電波が交流電圧に変換される。整流回路９０３では、アンテナ９０１からの交流電圧を整流化し、電源用の電圧を生成する。本発明の整流回路９０３では、アンテナ９０１において生成される交流電圧が、所定の範囲を逸脱するほど大きい振幅を有していても、整流回路９０３内の半導体素子の劣化または破壊を抑えつつ、電源用の電圧を生成することが出来る。

整流回路９０３において生成された電源用の電圧は、信号生成回路９０７とレギュレータ９０６に与えられる。レギュレータ９０６は、整流回路９０３からの電源用の電圧を安定化させるか、またはその高さを調整した後、集積回路９０２内の復調回路９０４、変調回路９０５、信号生成回路９０７、エンコーダ９０８またはメモリ９０９などの各種回路に該電圧を供給する。

復調回路９０４は、アンテナ９０１からの交流電圧を復調して信号を生成し、後段の信号生成回路９０７に出力する。信号生成回路９０７は復調回路９０４から入力された信号に従って演算処理を行い、別途信号を生成する。上記演算処理を行う際に、メモリ９０９は一次キャッシュメモリまたは二次キャッシュメモリとして用いることが出来る。信号生成回路９０７において生成された信号はエンコーダ９０８において符号化された後、変調回路９０５に出力される。変調回路９０５は該信号に従って、アンテナ９０１において生成される電波に変調を加える。アンテナ９０１において該変調が加えられた電波が生成されると、リーダは該電波で受け取ることで、信号生成回路９０７からの信号を受信することができる。

このように半導体装置９００とリーダとの間における通信は、キャリア（搬送波）として用いる電波を変調することで行うことが出来る。キャリアとして、１２５ｋＨｚ、１３．５６ＭＨｚ、９５０ＭＨｚなど様々な周波数の電波を用いることができる。変調の方式も振幅変調、周波数変調、位相変調など様々な方式があるが、特に限定はされない。

信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することが出来る。電磁結合方式や電磁誘導方式の場合、強い電波に半導体装置がさらされることで、アンテナに過度に大きい交流電圧が生じてしまう恐れがある。本発明の整流回路を用いることは、過度に大きい交流電圧によって集積回路内の、集積回路において半導体素子が劣化または破壊されるのを防止することができるので、電磁結合方式や電磁誘導方式の場合は特に有効である。

メモリ９０９は不揮発性メモリであっても揮発性メモリであってもどちらでも良い。メモリ９０９として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることが出来る。

本実施例では、アンテナ９０１を有する半導体装置９００の構成について説明しているが、本発明の半導体装置は必ずしもアンテナを有していなくとも良い。また図９に示した半導体装置に、発振回路または二次電池を設けても良い。

また図９では、アンテナを１つだけ有する半導体装置の構成について説明したが、本発明はこの構成に限定されない。電力を受信するためのアンテナと、信号を受信するためのアンテナとの、２つのアンテナを有していても良い。アンテナが１つだと、例えば９５０ＭＨｚの電波で電力の供給と信号の伝送を両方行う場合、遠方まで大電力が伝送され、他の無線機器の受信妨害を起こす可能性がある。そのため、電力の供給は電波の周波数を下げて近距離にて行う方が望ましいが、この場合通信距離は必然的に短くなってしまう。しかしアンテナが２つあると、電力を供給する電波の周波数と、信号を送るための電波の周波数とを使い分けることができる。例えば電力を送る際は電波の周波数を１３．５６ＭＨｚとして磁界を用い、信号を送る際は電波の周波数を９５０ＭＨｚとして電界を用いることができる。このように機能合わせてアンテナを使い分けることによって、電力の供給は近距離のみの通信とし、信号の伝送は遠距離も可能なものとすることができる。

本実施例は、実施の形態１〜３、実施例１〜４と適宜組み合わせて実施することが可能である。

次に、本発明の半導体装置の外観について説明する。

図１０（Ａ）に、チップ状に形成された本発明の半導体装置の一形態を、斜視図で示す。１６０１は集積回路、１６０２はアンテナに相当する。アンテナ１６０２は集積回路１６０１に接続されている。１６０３は基板、１６０４はカバー材に相当する。本発明の整流回路は集積回路１６０１に含まれている。集積回路１６０１は基板１６０３上に形成されており、カバー材１６０４は集積回路１６０１及びアンテナ１６０２を覆うように基板１６０３と重なっている。なおアンテナ１６０２は基板１６０３上にて形成されていても良いし、別途形成したアンテナ１６０２を、集積回路１６０１形成後に基板１６０３上に貼り付けても良い。

図１０（Ｂ）に、カード状に形成された本発明の半導体装置の一形態を、斜視図で示す。１６０５は集積回路、１６０６はアンテナに相当し、アンテナ１６０６は集積回路１６０５に接続されている。１６０８はインレットシートとして機能する基板、１６０７、１６０９はカバー材に相当する。集積回路１６０５及びアンテナ１６０６は基板１６０８上に形成されており、基板１６０８は２つのカバー材１６０７、１６０９の間に挟まれている。

なお図１０（Ａ）及び図１０（Ｂ）では、アンテナ１６０２及びアンテナ１６０６がコイル状になっている場合を図示しているが、本発明にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ１６０２及びアンテナ１６０６はコイル状である必要はない。

本発明の整流回路は、可変容量を含め、全て通常のＭＯＳのプロセスで形成することが可能である。よって、整流回路、ひいては該整流回路を用いた半導体装置を小型化することが出来る。

次に、本発明の半導体装置の作製方法について詳しく述べる。なお本実施例では薄膜トランジスタ（ＴＦＴ）を半導体素子の一例として示すが、本発明の半導体装置に用いられる半導体素子はこれに限定されない。例えばＴＦＴの他に、記憶素子、ダイオード、抵抗、コイル、容量、インダクタなどを用いることができる。

まず図１２（Ａ）に示すように、耐熱性を有する基板３００上に、絶縁膜３０１、剥離層３０２、下地膜として機能する絶縁膜３０３と、半導体膜３０４とを順に形成する。絶縁膜３０１、剥離層３０２、絶縁膜３０３及び半導体膜３０４は連続して形成することが可能である。

基板３００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度は低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。

なお本実施例では、剥離層３０２を基板３００上の全面に設けているが本発明はこの構成に限定されない。例えばフォトリソグラフィ法などを用いて、基板３００上において剥離層３０２を部分的に形成する様にしても良い。

絶縁膜３０１、絶縁膜３０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素（ＳｉＮｘ、Ｓｉ_３Ｎ_４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成する。

絶縁膜３０１、絶縁膜３０３は、基板３００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体膜３０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また絶縁膜３０３は、剥離層３０２に含まれる不純物元素が半導体膜３０４中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。

絶縁膜３０１、絶縁膜３０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して絶縁膜３０３を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層の窒化酸化珪素膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ_３Ｎ_４等）を用いてもよい。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。

或いは、剥離層３０２に最も近い、絶縁膜３０３の下層を酸化窒化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。

酸化珪素膜は、ＳｉＨ_４／Ｏ_２、ＴＥＯＳ（テトラエトキシシラン）／Ｏ_２等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ_４／ＮＨ_３の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、ＳｉＨ_４／Ｎ_２Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。

剥離層３０２は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層された積層構造を有していても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属酸化窒化物を用いてもよい。剥離層３０２は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。

剥離層３０２に用いられる金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等が挙げられる。剥離層３０２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。

また剥離層３０２は珪素（Ｓｉ）単体で形成された膜を用いても良いし、珪素（Ｓｉ）を主成分とする化合物で形成された膜を用いても良い。或いは、珪素（Ｓｉ）と上記金属とを含む合金で形成された膜を用いても良い。珪素を含む膜は、非晶質、微結晶、多結晶のいずれでもよい。

剥離層３０２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。金属膜と金属酸化膜とが積層された剥離層３０２は、元となる金属膜を形成した後、該金属膜の表面を酸化または窒化させることで形成することができる。具体的には、酸素雰囲気中またはＮ_２Ｏ雰囲気中で元となる金属膜にプラズマ処理を行ったり、酸素雰囲気中またはＮ_２Ｏ雰囲気中で金属膜に加熱処理を行ったりすればよい。また元となる金属膜上に接するように、酸化珪素膜または酸化窒化珪素膜を形成することでも、酸化を行うことが出来る。また元となる金属膜上に接するように、窒化酸化珪素膜または窒化珪素膜を形成することで、窒化を行うことが出来る。

金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が１×１０^１１ｃｍ^−３以上、好ましくは１×１０^１１ｃｍ^−３から９×１０^１５ｃｍ^−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）などの高周波を用いた高密度プラズマ処理を行っても良い。

なお元となる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離層３０２を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成するようにしても良い。

例えば金属としてタングステンを用いる場合、スパッタ法やＣＶＤ法等により元となる金属膜としてタングステン膜を形成した後、該タングステン膜にプラズマ処理を行う。これにより、金属膜に相当するタングステン膜と、該金属膜に接し、なおかつタングステンの酸化物で形成された金属酸化膜とを、形成することができる。

なおタングステンの酸化物はＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが２の場合（ＷＯ_２）、ｘが２．５の場合（Ｗ_２Ｏ_５）、ｘが２．７５の場合（Ｗ_４Ｏ_１１）、ｘが３の場合（ＷＯ_３）となる。タングステンの酸化物を形成するにあたりｘの値に特に制約はなく、エッチングレート等をもとにｘの値を定めれば良い。

半導体膜３０４は、絶縁膜３０３を形成した後、大気に曝さずに形成することが望ましい。半導体膜３０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜３０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。

なお半導体膜３０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板３００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを自由に組み合わせた結晶法を用いても良い。

例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜３０４の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜３０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ_４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜３０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。

連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、フォルステライト（Ｍｇ_２ＳｉＯ_４）レーザ、ＧｄＶＯ_４レーザ、Ｙ_２Ｏ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。

またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ_２レーザ、ＹＡＧレーザ、Ｙ_２Ｏ_３レーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。

また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜３０４に照射してから半導体膜３０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜３０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜３０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜３０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜３０４の形成が可能となる。

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。

上述したレーザ光の照射により、結晶性がより高められた半導体膜３０４が形成される。なお、予め半導体膜３０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。

また本実施例では半導体膜３０４を結晶化しているが、結晶化せずに非晶質珪素半導体膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。

非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ_４、Ｓｉ_２Ｈ_６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。

次に図１２（Ｂ）に示すように、半導体膜３０４を所定の形状に加工（パターニング）し、島状の半導体膜３０５〜３０７を形成する。そして、島状の半導体膜３０５〜３０７を覆うように、ゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８は、プラズマＣＶＤ法またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、基板３００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。

ゲート絶縁膜３０８は、高密度プラズマ処理を行うことにより島状の半導体膜３０５〜３０７の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、代表的には膜厚５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この膜厚５〜１０ｎｍの絶縁膜をゲート絶縁膜３０８として用いる。

上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。

次に図１２（Ｃ）に示すように、ゲート絶縁膜３０８上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、島状の半導体膜３０５〜３０７の上方にゲート電極３０９を形成する。本実施例では積層された２つの導電膜をパターニングしてゲート電極３０９を形成する。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。

本実施例では、１層目の導電膜として窒化タンタル膜またはタンタル（Ｔａ）膜を、２層目の導電膜としてタングステン（Ｗ）膜を用いる。２つの導電膜の組み合わせとして、本実施例で示した例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の行程において、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とＮｉＳｉ（ニッケルシリサイド）、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。

また、本実施例ではゲート電極３０９を積層された２つの導電膜で形成しているが、本実施例はこの構成に限定されない。ゲート電極３０９は単層の導電膜で形成されていても良いし、３つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。本実施例では１層目の導電膜を２０〜１００ｎｍの厚さで形成し、２層目の導電膜を１００〜４００ｎｍの厚さで形成する。

なおゲート電極３０９を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有するゲート電極３０９を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的にゲート電極３０９を形成しても良い。

なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。

次に、ゲート電極３０９をマスクとして、島状の半導体膜３０５〜３０７に、ｎ型を付与する不純物元素（代表的にはＰ（リン）またはＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０^１５〜１×１０^１９／ｃｍ^３、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜３０８を介してドーピングがなされ、島状の半導体膜３０５〜３０７に、一対の低濃度不純物領域３１０がそれぞれ形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜３０５をマスクで覆って行っても良い。

次に図１３（Ａ）に示すように、ｎチャネル型ＴＦＴとなる島状の半導体膜３０６、３０７を覆うように、マスク３１１を形成する。そしてマスク３１１に加えてゲート電極３０９をマスクとして用い、島状の半導体膜３０５に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０^１９〜１×１０^２０／ｃｍ^３、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜３０８を介してドーピングがなされ、島状の半導体膜３０５に、ｐ型の高濃度不純物領域３１２が形成される。

次に図１３（Ｂ）に示すように、マスク３１１をアッシング等により除去した後、ゲート絶縁膜３０８及びゲート電極３０９を覆うように、絶縁膜を形成する。該絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。本実施例では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。

そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜３０８及び該絶縁膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜３０８が部分的にエッチングされて、島状の半導体膜３０５〜３０７上に部分的に形成されたゲート絶縁膜３１３が形成される。また上記異方性エッチングにより絶縁膜が部分的にエッチングされて、ゲート電極３０９の側面に接するサイドウォール３１４が形成される。サイドウォール３１４は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。本実施例ではエッチングガスとしては、ＣＨＦ_３とＨｅの混合ガスを用いる。なお、サイドウォール３１４を形成する工程は、これらに限定されるものではない。

次にｐチャネル型ＴＦＴとなる島状の半導体膜３０５を覆うようにマスクを形成する。そして、形成したマスクに加えてゲート電極３０９及びサイドウォール３１４をマスクとして用い、ｎ型を付与する不純物元素（代表的にはＰまたはＡｓ）を高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０^１９〜１×１０^２０／ｃｍ^３、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島状の半導体膜３０６、３０７に、一対のｎ型の高濃度不純物領域３１５がそれぞれ形成される。

なおサイドウォール３１４は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール３１４の下部に低濃度不純物領域またはノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領域の幅を制御するには、サイドウォール３１４を形成する際の異方性エッチングの条件またはサイドウォール３１４を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール３１４のサイズを調整すればよい。

次に、マスクをアッシング等により除去した後、不純物領域の加熱処理による活性化を行っても良い。例えば、５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間、窒素雰囲気中において、加熱処理を行なえばよい。

また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気中において加熱処理を行ない、島状の半導体膜３０５〜３０７を水素化する工程を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の加熱処理を行ない、島状の半導体膜３０５〜３０７を水素化する工程を行なっても良い。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行うことが出来る。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。

上述した一連の工程により、ｎチャネル型ＴＦＴ３１８、３１９、ｐチャネル型ＴＦＴ３１７が形成される。

次に図１３（Ｃ）に示すように、ＴＦＴ３１７〜３１９を保護するためのパッシベーション膜として機能する絶縁膜３２０を形成する。絶縁膜３２０は必ずしも設ける必要はないが、絶縁膜３２０を形成することで、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴ３１７〜３１９へ侵入するのを防ぐことが出来る。具体的に絶縁膜３２０として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施例では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜３２０として用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。

次に、ＴＦＴ３１７〜３１９を覆うように、絶縁膜３２０上に絶縁膜３２１を形成する。絶縁膜３２１は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンシリケートガラス）、ＢＰＳＧ（リンボロンシリケートガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜３２１を形成しても良い。

絶縁膜３２１の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。

次に島状の半導体膜３０５〜３０７がそれぞれ一部露出するように絶縁膜３２０及び絶縁膜３２１にコンタクトホールを形成する。そして、導電膜３２２と、該コンタクトホールを介して島状の半導体膜３０５〜３０７に接する導電膜３２３〜３２６とを形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ_３とＨｅの混合ガスを用いたが、これに限定されるものではない。

導電膜３２２〜３２６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜３２２〜３２６として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜３２２〜３２６は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。

アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜３２２〜３２６を形成する材料として最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜は、導電膜３２２〜３２６をパターニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させても良い。

導電膜３２２〜３２６は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島状の半導体膜３０５〜３０７上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜３２３〜３２６と島状の半導体膜３０５〜３０７が良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜３２２〜３２６をチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンの順に積層された５層構造とすることが出来る。

なお、導電膜３２４、３２５はｎチャネル型ＴＦＴ３１８の高濃度不純物領域３１５に接続されている。導電膜３２５、３２６はｎチャネル型ＴＦＴ３１９の高濃度不純物領域３１５に接続されている。導電膜３２３はｐチャネル型ＴＦＴ３１７の高濃度不純物領域３１２に接続されている。ｐチャネル型ＴＦＴ３１７は、導電膜３２３によりその不純物領域３１２が全て電気的に接続されている。またｐチャネル型ＴＦＴ３１７は２つのゲート電極３０９が電気的に接続されており、ＭＯＳバラクタとして機能する。

次に図１４（Ａ）に示すように、導電膜３２２〜３２６を覆うように絶縁膜３３０を形成し、その後、導電膜３２２の一部が露出するように、該絶縁膜３３０にコンタクトホールを形成する。そして該コンタクトホールおいて導電膜３２２と接するように、導電膜３３１を形成する。導電膜３２２〜３２６に用いることが出来る材料であるならば、導電膜３３１の材料として使用することが出来る。

絶縁膜３３０は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。なおフォトリソグラフィ法で開口部を形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また絶縁膜３３０はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法でなどで形成することが出来る。

次にアンテナとして機能する導電膜３３２を、その一部が導電膜３３１と接するように形成する。導電膜３３２は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜３３２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜３３２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。

導電膜３３２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することが出来る。

例えばスクリーン印刷法を用いる場合、粒径が数ｎｍから数十μｍの導電性を有する粒子（導電体粒子）を有機樹脂に分散させた導電性のペーストを、絶縁膜３３０上に選択的に印刷することで導電膜３３２を形成することができる。導電体粒子は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、錫（Ｓｎ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）またはチタン（Ｔｉ）等を用いて形成することが出来る。導電体粒子は上記金属で形成されたものの他に、上記金属を主成分とする合金で形成されていても良いし、上記金属を含む化合物を用いて形成されていても良い。またハロゲン化銀の微粒子または分散性ナノ粒子も用いることができる。また、導電性ペーストに含まれる有機樹脂として、ポリイミド、シロキサン系樹脂、エポキシ樹脂、珪素樹脂等を用いることが出来る。

上記金属の合金の一例として、銀（Ａｇ）とパラジウム（Ｐｄ）、銀（Ａｇ）と白金（Ｐｔ）、金（Ａｕ）と白金（Ｐｔ）、金（Ａｕ）とパラジウム（Ｐｄ）、銀（Ａｇ）と銅（Ｃｕ）の組み合わせが挙げられる。また例えば、銅（Ｃｕ）を銀（Ａｇ）でコートした導電体粒子なども用いることが可能である。

なお導電膜３３２の形成にあたり、印刷法や液滴吐出法で導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストに、銀を主成分とする導電体粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより、導電膜３３２を形成することができる。焼成は、赤外ランプ、キセノンランプ、ハロゲンランプなどを用いたランプアニールで行なっても良いし、電気炉を用いたファーネスアニールで行なっても良い。またエキシマレーザや、Ｎｄ：ＹＡＧレーザを用いたレーザーアニール法で行なっても良い。また、半田や鉛フリーの半田を主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。半田や鉛フリーの半田は、低コストであるといった利点を有している。

印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも導電膜３３２を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、半導体装置の作製に費やされるコストを抑えることができる。

次に図１４（Ｂ）に示すように、導電膜３３１及び導電膜３３２を覆うように、絶縁膜３３０上に絶縁膜３３３を形成する。絶縁膜３３３は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。なおフォトリソグラフィ法で開口部を形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また絶縁膜３３３はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法でなどで形成することが出来る。

次に図１５（Ａ）に示すように、絶縁膜３０３から絶縁膜３３３までの、ＴＦＴに代表される半導体素子と各種導電膜を含む層（以下、「素子形成層３３４」と記す）を、基板３００から剥離する。本実施例では、第１のシート材３３５を素子形成層３３４の絶縁膜３３３側の面に貼り合わせ、物理的な力を用いて基板３００から素子形成層３３４を剥離する。剥離層３０２は、全て除去せず一部が残存した状態であっても良い。

また上記剥離は、剥離層３０２のエッチングを用いた方法で行っても良い。この場合、剥離層３０２が一部露出するように溝を形成する。溝は、ダイシング、スクライビング、ＵＶ光を含むレーザ光を用いた加工、フォトリソグラフィ法などにより、溝を形成する。溝は、剥離層３０２が露出する程度の深さを有していれば良い。そしてエッチングガスとしてフッ化ハロゲンを用い、該ガスを溝から導入する。本実施例では、例えばＣｌＦ_３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で行なう。また、ＣｌＦ_３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ_３等のフッ化ハロゲンを用いることで、剥離層３０２が選択的にエッチングされ、基板３００をＴＦＴ３１７〜３１９から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。

次に図１５（Ｂ）に示すように、素子形成層３３４の上記剥離により露出した面に、第２のシート材３３６を貼り合わせた後、素子形成層３３４を第１のシート材３３５から剥離する。

なお基板３００上に複数の半導体装置に対応する半導体素子を形成している場合には、素子形成層３３４を半導体装置ごとに分断する。分断は、レーザ照射装置、ダイシング装置、スクライブ装置等を用いることができる。

なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ））や異方導電性ペースト（ＡＣＰ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＰａｓｔｅ））等で圧着させることにより電気的に接続することが出来る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。

なお、図１５（Ｂ）に示す半導体装置が完成したら、絶縁膜３３３を覆うように第３のシート材を貼り合わせ、加熱処理と加圧処理の一方または両方を行って第２のシート材３３６と第３のシート材を貼り合わせる様にしても良い。第２のシート材３３６、第３のシート材として、ホットメルトフィルム等を用いることができる。また第３のシート材を用意せずとも、第１のシート材３３５を剥離せずに、第１のシート材３３５と第２のシート材３３６を貼り合わせる様にしても良い。

また第２のシート材３３６、第３のシート材として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。

帯電防止フィルムは、帯電を防ぐことが出来る材料（帯電防止剤）がフィルムに練り込まれたタイプ、フィルムそのものが帯電を防ぐ効果を有するタイプ、及び帯電防止剤をフィルムにコーティングしたタイプ等が挙げられる。帯電防止剤は、ノニオンポリマー系、アニオンポリマー系、カチオンポリマー系、ノニオン界面活性剤系、アニオン界面活性剤系、カチオン界面活性剤系、両性界面活性剤系を用いることが出来る。また金属、インジウムと錫の酸化物（ＩＴＯ）等も帯電防止剤として用いることが出来る。また帯電を防ぐ効果を有するフィルムの材料として、オレフィン系樹脂、ＡＢＳ樹脂、スチレン系樹脂、ＰＭＭＡ樹脂、ポリカーボネート系樹脂、ＰＶＣポリエステル系樹脂、ポリアミド樹脂、変性ＰＰＯ樹脂などを用いることが出来る。

なお、本実施例は、上記実施の形態及び実施例と組み合わせて実施することが出来る。

本実施例では、単結晶基板に形成されたトランジスタを用いて、本発明の半導体装置を作製する例について説明する。単結晶基板に形成されたトランジスタは特性のばらつきを抑えることが出来るので、半導体装置に用いるトランジスタの数を抑えることが出来る。

まず図１６（Ａ）に示すように、半導体基板２３００に、半導体素子を電気的に分離するための素子分離用絶縁膜２３０１を絶縁膜で形成する。素子分離用絶縁膜２３０１の形成により、トランジスタを形成するための領域（素子形成領域）２３０２と、素子形成領域２３０３とを電気的に分離することが出来る。

半導体基板２３００は、例えば、ｎ型またはｐ型の導電型を有する単結晶シリコン基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩｍｐｌａｎｔｅｄＯｘｙｇｅｎ）法を用いて作製されたＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板等を用いることができる。

素子分離用絶縁膜２３０１の形成には、選択酸化法（ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法）またはトレンチ分離法等を用いることができる。

また本実施例ではｎ型の導電型を有する単結晶シリコン基板を半導体基板２３００として用い、素子形成領域２３０３にｐウェル２３０４を形成した例を示している。半導体基板２３００の素子形成領域２３０３に形成されたｐウェル２３０４は、ｐ型の導電型を付与する不純物元素を素子形成領域２３０３に選択的に導入することによって形成することができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等を用いることができる。また半導体基板２３００としてｐ型の導電型を有する半導体基板を用いる場合、素子形成領域２３０２にｎ型を付与する不純物元素を選択的に導入し、ｎウェルを形成すれば良い。

なお本実施例では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いているため、素子形成領域２３０２には不純物元素の導入を行っていない。しかし、ｎ型を付与する不純物元素を導入することにより素子形成領域２３０２にｎウェルを形成してもよい。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。

次に図１６（Ｂ）に示すように、素子形成領域２３０２、２３０３を覆うように絶縁膜２３０５、２３０６をそれぞれ形成する。本実施例では、半導体基板２３００を熱酸化することで素子形成領域２３０２、２３０３に形成された酸化珪素膜を、絶縁膜２３０５、２３０６として用いる。また、熱酸化により酸化珪素膜を形成した後、窒化処理を行うことによって酸化珪素膜の表面を窒化させて酸窒化珪素膜を形成し、酸化珪素膜と酸窒化珪素膜とが積層された層を絶縁膜２３０５、２３０６として用いても良い。

他にも、上述したように、プラズマ処理を用いて絶縁膜２３０５、２３０６を形成してもよい。例えば、高密度プラズマ処理により半導体基板２３００の表面を酸化または窒化することで、素子形成領域２３０２、２３０３に、絶縁膜２３０５、２３０６として用いる酸化珪素（ＳｉＯｘ）膜または窒化珪素（ＳｉＮｘ）膜を形成することができる。

次に図１６（Ｃ）に示すように、絶縁膜２３０５、２３０６を覆うように導電膜を形成する。本実施例では、導電膜として、順に積層された導電膜２３０７と導電膜２３０８とを用いた例を示している。導電膜は、単層の導電膜を用いていても良いし、３層以上の導電膜が積層された構造を用いていても良い。

導電膜２３０７、２３０８として、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また導電膜２３０７、２３０８は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。本実施例では、窒化タンタルを用いて導電膜２３０７を形成し、タングステンを用いて導電膜２３０８を形成する。

次に図１７（Ａ）に示すように、積層して設けられた導電膜２３０７、２３０８を所定の形状に加工（パターニング）することによって、絶縁膜２３０５、２３０６上にゲート電極２３０９、２３１０を形成する。

次に図１７（Ｂ）に示すように、素子形成領域２３０２を覆うように、レジストでマスク２３１１を選択的に形成する。そして、素子形成領域２３０３に不純物元素を導入する。マスク２３１１に加えてゲート電極２３１０もマスクとして機能するので、上記不純物元素の導入により、ｐウェル２３０４にソース領域またはドレイン領域として機能する不純物領域２３１２と、チャネル形成領域２３１３が形成される。不純物元素は、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施例では、不純物元素として、リン（Ｐ）を用いる。

次にマスク２３１１を除去した後、図１７（Ｃ）に示すように、素子形成領域２３０３を覆うようにレジストでマスク２３１４を選択的に形成する。そして素子形成領域２３０２に不純物元素を導入する。マスク２３１４に加えてゲート電極２３０９もマスクとして機能するので、上記不純物元素の導入により、素子形成領域２３０２内の半導体基板２３００において、ソース領域またはドレイン領域として機能する不純物領域２３１５と、チャネル形成領域２３１６が形成される。不純物元素としては、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施例では、図１７（Ｂ）で素子形成領域２３０３に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。

次に図１８（Ａ）に示すように、絶縁膜２３０５、２３０６、ゲート電極２３０９、２３１０を覆うように絶縁膜２３１７を形成する。そして絶縁膜２３１７にコンタクトホールを形成し、不純物領域２３１２、２３１５を一部露出させる。次にコンタクトホールを介して不純物領域２３１２、２３１５と接続する導電膜２３１８を形成する。導電膜２３１８は、ＣＶＤ法やスパッタリング法等により形成することができる。

絶縁膜２３１７は、無機絶縁膜、有機樹脂膜またはシロキサン系絶縁膜を用いて形成することができる。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。また絶縁膜２３１７はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法でなどで形成することが出来る。

なお本発明の半導体装置に用いるトランジスタは、本実施例において図示した構造に限定されるものではない。例えば、逆スタガ構造であっても良い。

次に図１８（Ｂ）に示すように層間膜２３２４を形成する。そして層間膜２３２４をエッチングしコンタクトホールを形成し、導電膜２３１８の一部を露出させる。層間膜２３２４は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２３２４上に、コンタクトホールを介して導電膜２３１８と接する配線２３２５を形成する。

次にアンテナとして機能する導電膜２３２６を、配線２３２５と接するように形成する。導電膜２３２６は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜２３２６は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜２３２６は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。

導電膜２３２６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することが出来る。

上記作製方法を用いることで、本発明の半導体装置は、半導体基板にトランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。上記構成により、より極薄化、小型化された半導体装置を提供することができる。

本実施例では、図３（Ａ）に示した本発明の整流回路の構成を、その上面図を用いて説明する。

図１１に、本発明の整流回路の上面図を示す。図１１において、１０３は可変容量、１０４はダイオード、１０５はダイオード、１０６は平滑用容量に相当する。図１１では可変容量１０３としてｐチャネル型のＭＯＳバラクタを用いている。またダイオード１０４、ダイオード１０５として、ｎチャネル型のトランジスタを用いている。

導電膜１３０には入力端子Ａ１の電位が与えられている。そして、導電膜１３０は導電膜１３２と接続されている。導電膜１３２は、その一部が、可変容量１０３として用いるＭＯＳバラクタの第１の電極として機能する。可変容量１０３が有する半導体膜１３１の不純物領域は、ＭＯＳバラクタの第２の電極として機能し、全て導電膜１３４に接続されている。

導電膜１３７には入力端子Ａ２の電位が与えられており、なおかつ導電膜１３７の電位は出力端子ＯＵＴ２の電位として後段の回路に与えられる。導電膜１３７は、ダイオード１０４が有する半導体膜１３５のソース領域と接続されている。導電膜１３３は、その一部がダイオード１０４のゲート電極として機能し、導電膜１３７に接続されている。ダイオード１０４が有する半導体膜１３５のドレイン領域は、導電膜１３４に接続されている。

導電膜１４３は、その一部がダイオード１０５のゲート電極として機能し、導電膜１３４に接続されている。ダイオード１０５が有する半導体膜１３６のソース領域は、導電膜１３４に接続されている。ダイオード１０５が有する半導体膜１３６のドレイン領域は、導電膜１３８に接続されている。導電膜１３８の電位は、出力端子ＯＵＴ１の電位として後段の回路に与えられる。

平滑用容量１０６が有する半導体膜１４０は、ゲート絶縁膜を間に挟んで導電膜１４１と重なっている。導電膜１４１は導電膜１３８に接続されており、半導体膜１４０は導電膜１３７に接続されている。ゲート絶縁膜を間に挟んで半導体膜１４０と導電膜１４１とが重なっている領域が、平滑用容量１０６として機能する。

なおダイオード１０４において、半導体膜１３５のドレイン領域はカソードとして機能し、ソース領域はゲート電極と共にアノードとして機能する。またダイオード１０５において、半導体膜１３６のドレイン領域はカソードとして機能し、ソース領域はゲート電極と共にアノードとして機能する。

本発明の整流回路は、通常の薄膜のトランジスタのプロセスを用いて形成することができる。よって、整流回路、延いては該整流回路を用いた半導体装置を作製するためのコストを抑えることが出来る。

本発明の整流回路の構成を示す回路図。本発明の整流回路の構成を示す回路図。本発明の整流回路の構成を示す回路図。ＭＯＳバラクタの特性を示す図。本発明の整流回路の構成を示す回路図。本発明の整流回路の構成を示す回路図。本発明の整流回路の構成を示す回路図。本発明の整流回路の構成を示す回路図。本発明の半導体装置の構成を示すブロック図。本発明の半導体装置の外観を示す図。本発明の整流回路の上面図。本発明の半導体装置の作製方法を示す図。本発明の半導体装置の作製方法を示す図。本発明の半導体装置の作製方法を示す図。本発明の半導体装置の作製方法を示す図。本発明の半導体装置の作製方法を示す図。本発明の半導体装置の作製方法を示す図。本発明の半導体装置の作製方法を示す図。従来の半導体装置の構成を示す図。

符号の説明

１０１整流回路
１０２アンテナ
１０３可変容量
１０４ダイオード
１０５ダイオード
１０６平滑用容量
１０７インダクタ
１０８共振容量
１３０導電膜
１３１半導体膜
１３２導電膜
１３３導電膜
１３４導電膜
１３５半導体膜
１３６半導体膜
１３７導電膜
１３８導電膜
１４０半導体膜
１４１導電膜
１４３導電膜
２０１整流回路
２０２アンテナ
２０３可変容量
２０４ダイオード
２０５ダイオード
２０７インダクタ
２０８共振容量
２０９抵抗
２１０容量
３００基板
３０１絶縁膜
３０２剥離層
３０３絶縁膜
３０４半導体膜
３０５半導体膜
３０６半導体膜
３０８ゲート絶縁膜
３０９ゲート電極
３１０不純物領域
３１１マスク
３１２不純物領域
３１３ゲート絶縁膜
３１４サイドウォール
３１５不純物領域
３１７ＴＦＴ
３１８ＴＦＴ
３１９ＴＦＴ
３２０絶縁膜
３２１絶縁膜
３２２導電膜
３２３導電膜
３２４導電膜
３２５導電膜
３３０絶縁膜
３３１導電膜
３３２導電膜
３３３絶縁膜
３３４素子形成層
３３５シート材
３３６シート材
４０１破線
４０２破線
５０１整流回路
５０２アンテナ
５０３可変容量
５０４ダイオード
５０５ダイオード
５０６平滑用容量
５０７ダイオード
５０８平滑用容量
６０１整流回路
６０２アンテナ
６０３可変容量
６０４ダイオード
６０５ダイオード
６０６平滑用容量
６０７ダイオード
６０８平滑用容量
７０１整流回路
７０２アンテナ
７０３可変容量
７０４ダイオード
７０５ダイオード
７０６平滑用容量
７０７ダイオード
７０８平滑用容量
７０９可変容量
７１０ダイオード
８０１整流回路
８０２アンテナ
８０３可変容量
８０４ダイオード
８０５ダイオード
８０６平滑用容量
８０７ダイオード
８０８平滑用容量
８０９可変容量
８１０ダイオード
９００半導体装置
９０１アンテナ
９０２集積回路
９０３整流回路
９０４復調回路
９０５変調回路
９０６レギュレータ
９０７信号生成回路
９０８エンコーダ
９０９メモリ
１６０１集積回路
１６０２アンテナ
１６０３基板
１６０４カバー材
１６０５集積回路
１６０６アンテナ
１６０７カバー材
１６０８基板
１９０１アンテナ
１９０２リミッタ
１９０３整流回路
１９１０インダクタ
１９１１共振容量
１９１２スイッチ
２３００半導体基板
２３０１素子分離用絶縁膜
２３０２素子形成領域
２３０３素子形成領域
２３０４ｐウェル
２３０５絶縁膜
２３０７導電膜
２３０８導電膜
２３０９ゲート電極
２３１０ゲート電極
２３１１マスク
２３１２不純物領域
２３１３チャネル形成領域
２３１４マスク
２３１５不純物領域
２３１６チャネル形成領域
２３１７絶縁膜
２３１８導電膜
２３２４層間膜
２３２５配線
２３２６導電膜

Claims

可変容量と、入力された交流電圧を整流化するための複数のダイオードとを有し、
前記可変容量は、前記交流電圧の振幅に従って容量値が変化することを特徴とする整流回路。
可変容量と、第１のダイオードと、第２のダイオードと、第１の入力端子と、第２の入力端子と、出力端子とを有し、
前記可変容量と前記第１のダイオードとは、前記第１の入力端子と前記出力端子の間において順に直列に接続されており、
前記第２のダイオードと前記第１のダイオードとは、前記第２の入力端子と前記出力端子の間において、順方向が揃うように順に直列に接続されていることを特徴とする整流回路。
可変容量と、第１のダイオードと、第２のダイオードと、第１の入力端子と、第２の入力端子と、出力端子とを有し、
前記可変容量と前記第１のダイオードとは、前記第１の入力端子と前記出力端子の間において順に直列に接続されており、
前記第２のダイオードと前記第１のダイオードとは、前記第２の入力端子と前記出力端子の間において、順方向が揃うように順に直列に接続されており、
前記可変容量はｐチャネル型のＭＯＳバラクタを用いていることを特徴とする整流回路。
請求項２または請求項３において、前記第１のダイオード及び前記第２のダイオードと並列に接続されている容量を有することを特徴とする整流回路。
可変容量と、容量と、第１のダイオードと、第２のダイオードと、第１の入力端子と、第２の入力端子と、出力端子とを有し、
前記容量と前記第１のダイオードとは、前記第１の入力端子と前記出力端子の間において順に直列に接続されており、
前記第２のダイオードと前記第１のダイオードとは、前記第２の入力端子と前記出力端子の間において、順方向が揃うように順に直列に接続されており、
前記可変容量と前記第２のダイオードとは、前記第２の入力端子と前記第１のダイオードの間において並列に接続されていることを特徴とする整流回路。
可変容量と、容量と、第１のダイオードと、第２のダイオードと、第１の入力端子と、第２の入力端子と、出力端子とを有し、
前記容量と前記第１のダイオードとは、前記第１の入力端子と前記出力端子の間において順に直列に接続されており、
前記第２のダイオードと前記第１のダイオードとは、前記第２の入力端子と前記出力端子の間において、順方向が揃うように順に直列に接続されており、
前記可変容量と前記第２のダイオードとは、前記第２の入力端子と前記第１のダイオードの間において並列に接続されており、
前記可変容量はｎチャネル型のＭＯＳバラクタを用いていることを特徴とする整流回路。
請求項５または請求項６において、前記容量と前記第１のダイオードの間に接続されている抵抗を有することを特徴とする整流回路。
可変容量と、第１のダイオードと、第２のダイオードと、第３のダイオードと、入力端子と、出力端子とを有し、
前記可変容量と前記第１のダイオードとは、前記入力端子と前記出力端子の間において順に直列に接続されており、
前記第３のダイオードと、前記第２のダイオードと、前記第１のダイオードとは、前記入力端子と前記出力端子の間において、順方向が揃うように順に直列に接続されており、
前記可変容量と前記第２のダイオード及び第３のダイオードとは、前記入力端子と前記第１のダイオードの間において並列に接続されていることを特徴とする整流回路。
可変容量と、第１のダイオードと、第２のダイオードと、第３のダイオードと、入力端子と、出力端子とを有し、
前記可変容量と前記第１のダイオードとは、前記入力端子と前記出力端子の間において順に直列に接続されており、
前記第３のダイオードと、前記第２のダイオードと、前記第１のダイオードとは、前記入力端子と前記出力端子の間において、順方向が揃うように順に直列に接続されており、
前記可変容量と前記第２のダイオード及び第３のダイオードとは、前記入力端子と前記第１のダイオードの間において並列に接続されており、
前記可変容量はｐチャネル型のＭＯＳバラクタを用いていることを特徴とする整流回路。
請求項８または請求項９において、前記第１のダイオード及び前記第２のダイオードと並列に接続されている容量を有することを特徴とする整流回路。
可変容量と、第１のダイオードと、第２のダイオードと、第３のダイオードと、第１の入力端子と、第２の入力端子と、第１の出力端子と、第２の出力端子とを有し、
前記可変容量と前記第１のダイオードとは、前記第１の入力端子と前記第１の出力端子の間において順に直列に接続されており、
前記第２のダイオードと前記第１のダイオードとは、前記第２の入力端子と前記第１の出力端子の間において、順方向が揃うように順に直列に接続されており、
前記第３のダイオードと前記可変容量と前記第１のダイオードとは、前記第２の出力端子と前記第１の出力端子の間において、前記第１のダイオード及び前記第３のダイオードの順方向が揃うように順に直列に接続されていることを特徴とする整流回路。
可変容量と、第１のダイオードと、第２のダイオードと、第３のダイオードと、第１の入力端子と、第２の入力端子と、第１の出力端子と、第２の出力端子とを有し、
前記可変容量と前記第１のダイオードとは、前記第１の入力端子と前記第１の出力端子の間において順に直列に接続されており、
前記第２のダイオードと前記第１のダイオードとは、前記第２の入力端子と前記第１の出力端子の間において、順方向が揃うように順に直列に接続されており、
前記第３のダイオードと前記可変容量と前記第１のダイオードとは、前記第２の出力端子と前記第１の出力端子の間において、前記第１のダイオード及び前記第３のダイオードの順方向が揃うように順に直列に接続されており、
前記可変容量はｐチャネル型のＭＯＳバラクタを用いていることを特徴とする整流回路。
請求項１１または請求項１２において、前記第１のダイオード及び前記第２のダイオードと並列に接続されている容量を有することを特徴とする整流回路。
請求項１１乃至請求項１３のいずれか１項において、前記第２のダイオードと前記第２の出力端子の間に接続されている容量を有することを特徴とする整流回路。
第１の可変容量と、第２の可変容量と、第１のダイオードと、第２のダイオードと、第３のダイオードと、第４のダイオードと、第１の入力端子と、第２の入力端子と、出力端子とを有し、
前記第１の可変容量と、前記第２の可変容量と、前記第１のダイオードとは、前記第１の入力端子と前記出力端子の間において順に直列に接続されており、
前記第１の可変容量と、前記第３のダイオードと、前記第２のダイオードと、前記第１のダイオードとは、前記第１の入力端子と前記出力端子の間において順に直列に接続されており、
前記第４のダイオードと、前記第３のダイオードと、前記第２のダイオードと、前記第１のダイオードとは、前記第２の入力端子と前記出力端子の間において順方向が揃うように順に直列に接続されており、
前記第２の可変容量と、前記第３のダイオード及び前記第２のダイオードとは、前記第１の可変容量と前記第１のダイオードの間において並列に接続されていることを特徴とする整流回路。
第１の可変容量と、第２の可変容量と、第１のダイオードと、第２のダイオードと、第３のダイオードと、第４のダイオードと、第１の入力端子と、第２の入力端子と、出力端子とを有し、
前記第１の可変容量と、前記第２の可変容量と、前記第１のダイオードとは、前記第１の入力端子と前記出力端子の間において順に直列に接続されており、
前記第１の可変容量と、前記第３のダイオードと、前記第２のダイオードと、前記第１のダイオードとは、前記第１の入力端子と前記出力端子の間において順に直列に接続されており、
前記第４のダイオードと、前記第３のダイオードと、前記第２のダイオードと、前記第１のダイオードとは、前記第２の入力端子と前記出力端子の間において順方向が揃うように順に直列に接続されており、
前記第２の可変容量と、前記第３のダイオード及び前記第２のダイオードとは、前記第１の可変容量と前記第１のダイオードの間において並列に接続されており、
前記第１の可変容量及び前記第２の可変容量はｐチャネル型のＭＯＳバラクタを用いていることを特徴とする整流回路。
請求項１５または請求項１６において、前記第１のダイオード及び前記第２のダイオードと並列に接続されている容量を有することを特徴とする整流回路。
請求項１５乃至請求項１７のいずれか１項において、前記第３のダイオード及び前記第４のダイオードと並列に接続されている容量を有することを特徴とする整流回路。
第１の可変容量と、第２の可変容量と、第１のダイオードと、第２のダイオードと、第３のダイオードと、第４のダイオードと、第１の入力端子と、第２の入力端子と、第１の出力端子と、第２の出力端子とを有し、
前記第２の可変容量と、前記第１のダイオードとは、前記第１の入力端子と前記第１の出力端子の間において順に直列に接続されており、
前記第４のダイオードと、前記第３のダイオードと、前記第２のダイオードと、前記第１のダイオードとは、前記第２の出力端子と前記第１の出力端子の間において順方向が揃うように順に直列に接続されており、
順に直列に接続された前記第１の可変容量及び前記第２の可変容量は、前記第３のダイオード及び前記第２のダイオードと並列に接続されており、
前記第２のダイオードと前記第１のダイオードとは、前記第２の入力端子と前記第１の出力端子の間において順に直列に接続されていることを特徴とする整流回路。
第１の可変容量と、第２の可変容量と、第１のダイオードと、第２のダイオードと、第３のダイオードと、第４のダイオードと、第１の入力端子と、第２の入力端子と、第１の出力端子と、第２の出力端子とを有し、
前記第２の可変容量と、前記第１のダイオードとは、前記第１の入力端子と前記第１の出力端子の間において順に直列に接続されており、
前記第４のダイオードと、前記第３のダイオードと、前記第２のダイオードと、前記第１のダイオードとは、前記第２の出力端子と前記第１の出力端子の間において順方向が揃うように順に直列に接続されており、
順に直列に接続された前記第１の可変容量及び前記第２の可変容量は、前記第３のダイオード及び前記第２のダイオードと並列に接続されており、
前記第２のダイオードと前記第１のダイオードとは、前記第２の入力端子と前記第１の出力端子の間において順に直列に接続されており、
前記第１の可変容量及び前記第２の可変容量はｐチャネル型のＭＯＳバラクタを用いていることを特徴とする整流回路。
請求項１９または請求項２０において、前記第１のダイオード及び前記第２のダイオードと並列に接続されている容量を有することを特徴とする整流回路。
請求項１９乃至請求項２１のいずれか１項において、前記第３のダイオード及び前記第４のダイオードと並列に接続されている容量を有することを特徴とする整流回路。
アンテナから与えられた交流電圧を整流化するための整流回路を有し、
前記整流回路は可変容量を有し、
前記可変容量は、前記交流電圧の振幅に従ってその容量値が変化することを特徴とする半導体装置。
アンテナと、前記アンテナから与えられた交流電圧を整流化するための整流回路とを有し、
前記整流回路は可変容量を有し、
前記可変容量は、前記交流電圧の振幅に従ってその容量値が変化することを特徴とする半導体装置。
可変容量を有する整流回路において、アンテナから与えられた交流電圧を整流化し、
前記可変容量は、前記交流電圧の振幅に従ってその容量値が変化することを特徴とする半導体装置の駆動方法。