CN111785703A - 包含熔断器的器件 - Google Patents

包含熔断器的器件 Download PDF

Info

Publication number
CN111785703A
CN111785703A CN202010608839.9A CN202010608839A CN111785703A CN 111785703 A CN111785703 A CN 111785703A CN 202010608839 A CN202010608839 A CN 202010608839A CN 111785703 A CN111785703 A CN 111785703A
Authority
CN
China
Prior art keywords
fuse
layer
metal layer
width
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010608839.9A
Other languages
English (en)
Other versions
CN111785703B (zh
Inventor
卓红标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010608839.9A priority Critical patent/CN111785703B/zh
Publication of CN111785703A publication Critical patent/CN111785703A/zh
Application granted granted Critical
Publication of CN111785703B publication Critical patent/CN111785703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

本申请公开了一种包含熔断器的器件，包括：介质层；熔断器，其形成于介质层上；金属层，其形成于熔断器的两侧，金属层与熔断器之间的间隔小于器件的引出层的宽度。本申请通过在熔断器的两侧形成金属层，且该金属层与熔断器之间的间隔小于器件的引出层的宽度，从而解决了熔断器在刻蚀形成的过程中，由于量测的空白空间较大所导致的熔断器的形貌较差的问题，提高了器件的稳定性和制造良率。

Description

包含熔断器的器件
技术领域
本申请涉及半导体制造技术领域，具体涉及一种熔断器(fuse)结构。
背景技术
半导体集成电路的芯片中，通常设置有熔断器对芯片进行保护。当芯片中的电流过大是，熔断器产生的热量可以使自身熔断，断开电流从而保护芯片。
参考图1，其示出了相关技术中形成得到的熔断器的剖面示意图。如图1所示，介质层110上形成有熔断器120，相关技术中，由于熔断器120两侧的空白区域较大，因此刻蚀形成的熔断器120的形貌较差，其底部的宽度与顶部的宽度相差较大，例如，其底端的宽度W2为1000纳米以上，顶端的宽度W1为700纳米左右。
由于相关技术中形成的熔断器有一定的几率形貌较差，其底部宽度较大，从而导致熔断器在工作中难以熔断，器件的稳定性较差，且降低了器件制造的良率。
发明内容
本申请提供了一种包含熔断器的器件，可以解决相关技术中提供的包含熔断器的器件由于熔断器形貌较差所导致的器件稳定性差，良率较低的问题。
一方面，本申请实施例提供了一种包含熔断器的器件，包括：
介质层；
熔断器，所述熔断器形成于所述介质层上；
金属层，所述金属层形成于所述熔断器的两侧，所述金属层与所述熔断器之间的间隔小于所述器件的引出层的宽度。
可选的，所述熔断器的俯视形状为工字型，所述工字型的熔断器的两端为所述熔断器的头部，所述工字型的熔断器的中间为所述熔断器的梁部，所述梁部的两端分别与所述头部连接，所述金属层位于所述梁部的两侧。
可选的，所述金属层与所述熔断器之间的间隔大于等于所述器件的特征尺寸。
可选的，所述金属层与所述熔断器之间的间隔小于所述引出层和所述梁部的宽度的差值的一半。
可选的，所述熔断器包括铜(Cu)和/或铝(Al)。
可选的，所述金属层包括铜和/或铝。
可选的，所述介质层为层间介质(inter layer dielectric，ILD)层或金属介质(inter metal dielectric，IMD)层。
可选的，所述介质层包括氧化物和/或氮氧化物。
可选的，所述氧化物包括二氧化硅(SiO2)。
可选的，所述氮氧化物包括氮氧化硅(SiON)。
本申请技术方案，至少包括如下优点：
通过在熔断器的两侧形成金属层，且该金属层与熔断器之间的间隔小于器件的引出层的宽度，从而解决了熔断器在刻蚀形成的过程中，由于量测的空白空间较大所导致的熔断器的形貌较差的问题，提高了器件的稳定性和制造良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中形成得到的熔断器的剖面示意图；
图2是本申请一个示例性实施例提供的包含熔断器的器件的俯视图；
图3是本申请一个示例性实施例提供的包含熔断器的器件的剖面图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的包含熔断器的器件的俯视图；参考图3，其示出了本申请一个示例性实施例提供的包含熔断器的器件的剖面图。
如图2和图3所示，本申请实施例中，以熔断器的宽所在的方向为X轴，以熔断器的长所在的方向为Y轴，以熔断器的厚度所在的方向为Z轴，该器件包括：
介质层210。
可选的，介质层210可以是ILD层或者IMD层；可选的，介质层210包括氧化物(例如二氧化硅)和/或氮氧化物(例如氮氧化硅)。
熔断器220，其形成于介质层210上。
可选的，熔断器220的构成材料包括金属；可选的，构成熔断器220的金属包括铝和/或铜。
金属层230，其形成于熔断器220的两侧，其与熔断器220之间的间隔D小于器件的引出层240的宽度。
其中，引出层240是器件暴露的金属层，可通过引出层240引出器件的电极(例如栅极、源极、漏极等)。可选的，金属层230的构成材料包括铝和/或铜。其中，金属层230和熔断器220通过同一刻蚀步骤形成。
综上所述，本申请实施例中，通过在熔断器的两侧形成金属层，且该金属层与熔断器之间的间隔小于器件的引出层的宽度，从而解决了熔断器在刻蚀形成的过程中，由于量测的空白空间较大所导致的熔断器的形貌较差的问题，提高了器件的稳定性和制造良率。
在一个可选的实施例中，如图3所示，熔断器220的俯视形状为工字型，熔断器220的两端为头部221，其中间为梁部222，梁部222的两端分别与头部221连接，金属层230位于梁部222的两侧。其中，金属层230与熔断器220之间的间隔D大于等于器件的特征尺寸。
其中，头部221、梁部222、金属层230和引出层240的俯视形状为矩形，梁部222的宽度为w1，金属层230的宽度为w2，引出层240的宽度为w3。需要说明的是，图3中的引出层240是作为大小比较的参考，在实际应用中其并不是设置于熔断器220的下方。
可选的，金属层230与熔断器220之间的间隔小于引出层240和梁部222的宽度的差值的一半，即满足：D＜(w3-w1)/2。通过将金属层230与熔断器220之间的间隔设置为小于引出层240和梁部222的宽度的差值的一半，能够使刻蚀形成的熔断器220的形貌更好。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种包含熔断器的器件，其特征在于，包括：
介质层；
熔断器，所述熔断器形成于所述介质层上；
金属层，所述金属层形成于所述熔断器的两侧，所述金属层与所述熔断器之间的间隔小于所述器件的引出层的宽度。
2.根据权利要求1所述的器件，其特征在于，所述熔断器的俯视形状为工字型，所述工字型的熔断器的两端为所述熔断器的头部，所述工字型的熔断器的中间为所述熔断器的梁部，所述梁部的两端分别与所述头部连接，所述金属层位于所述梁部的两侧。
3.根据权利要求2所述的器件，其特征在于，所述金属层与所述熔断器之间的间隔大于等于所述器件的特征尺寸。
4.根据权利要求3所述的器件，其特征在于，所述金属层与所述熔断器之间的间隔小于所述引出层和所述梁部的宽度的差值的一半。
5.根据权利要求1至4任一所述的器件，其特征在于，所述熔断器包括铜和/或铝。
6.根据权利要求5所述的器件，其特征在于，所述金属层包括铜和/或铝。
7.根据权利要求1至4任一所述的器件，其特征在于，所述介质层为ILD层或IMD层。
8.根据权利要求1至4任一所述的器件，其特征在于，所述介质层包括氧化物和/或氮氧化物。
9.根据权利要求8所述的器件，其特征在于，所述氧化物包括二氧化硅。
10.根据权利要求8所述的器件，其特征在于，所述氮氧化物包括氮氧化硅。
CN202010608839.9A 2020-06-30 2020-06-30 包含熔断器的器件 Active CN111785703B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010608839.9A CN111785703B (zh) 2020-06-30 2020-06-30 包含熔断器的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010608839.9A CN111785703B (zh) 2020-06-30 2020-06-30 包含熔断器的器件

Publications (2)

Publication Number Publication Date
CN111785703A true CN111785703A (zh) 2020-10-16
CN111785703B CN111785703B (zh) 2024-01-19

Family

ID=72760832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010608839.9A Active CN111785703B (zh) 2020-06-30 2020-06-30 包含熔断器的器件

Country Status (1)

Country Link
CN (1) CN111785703B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153173A1 (en) * 2002-02-13 2003-08-14 Taiwan Semiconductor Manufacturing Company Method of forming a novel top-metal fuse structure
CN101261979A (zh) * 2007-03-09 2008-09-10 台湾积体电路制造股份有限公司 集成电路结构
CN101785092A (zh) * 2005-07-29 2010-07-21 德克萨斯仪器股份有限公司 不触及金属层的接触熔断器
CN108878404A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 芯片内熔丝结构
CN109786364A (zh) * 2017-11-14 2019-05-21 中芯国际集成电路制造(上海)有限公司 熔断结构及其形成方法
CN111244086A (zh) * 2020-01-20 2020-06-05 上海华力微电子有限公司 一种efuse熔丝的版图结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153173A1 (en) * 2002-02-13 2003-08-14 Taiwan Semiconductor Manufacturing Company Method of forming a novel top-metal fuse structure
CN101785092A (zh) * 2005-07-29 2010-07-21 德克萨斯仪器股份有限公司 不触及金属层的接触熔断器
CN101261979A (zh) * 2007-03-09 2008-09-10 台湾积体电路制造股份有限公司 集成电路结构
CN109786364A (zh) * 2017-11-14 2019-05-21 中芯国际集成电路制造(上海)有限公司 熔断结构及其形成方法
CN108878404A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 芯片内熔丝结构
CN111244086A (zh) * 2020-01-20 2020-06-05 上海华力微电子有限公司 一种efuse熔丝的版图结构

Also Published As

Publication number Publication date
CN111785703B (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
US10102972B2 (en) Method of forming capacitor structure
US20020179951A1 (en) Semiconductor device and method of manufacturing the same
CN100380594C (zh) 半导体器件的电容器底电极及其制造方法
US7492032B2 (en) Fuse regions of a semiconductor memory device and methods of fabricating the same
CN111696991B (zh) Nord闪存及其制作方法
CN102034791B (zh) 半导体集成电路装置及其制造方法
EP3021360A1 (en) Contact structure for memory device and a method of manufacture
CN111696917A (zh) 金属互连结构的刻蚀方法
CN111785703A (zh) 包含熔断器的器件
KR20080017155A (ko) 반도체 장치의 제조 방법
KR20210047739A (ko) 집적회로 소자 및 그 제조 방법
US20130270677A1 (en) Semiconductor device and method of manufacturing the same
CN107248494A (zh) 一种适用于宽尺寸沟槽的多晶硅填充方法
CN112635669A (zh) 电容极板接触孔的刻蚀方法
CN114496902A (zh) 具有tcr的sti结构的制作方法
CN111785680B (zh) 熔断器的制造方法及器件
US20080026537A1 (en) Method for forming capacitor of semiconductor device
CN111900124A (zh) 隔离结构的形成方法
US20230108547A1 (en) Semiconductor device
CN111524801B (zh) 高压场板的形成方法
TWI755722B (zh) 半導體結構及其製造方法
CN114023693A (zh) 熔丝结构的制作方法
CN115579325A (zh) 划片方法
US20230052664A1 (en) Semiconductor device and method of manufacturing the same
CN117238836A (zh) 混合soi工艺集成结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant