KR20060040844A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20060040844A
KR20060040844A KR1020040089678A KR20040089678A KR20060040844A KR 20060040844 A KR20060040844 A KR 20060040844A KR 1020040089678 A KR1020040089678 A KR 1020040089678A KR 20040089678 A KR20040089678 A KR 20040089678A KR 20060040844 A KR20060040844 A KR 20060040844A
Authority
KR
South Korea
Prior art keywords
address
fuse
unit
signal
enable
Prior art date
Application number
KR1020040089678A
Other languages
English (en)
Inventor
신민수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040089678A priority Critical patent/KR20060040844A/ko
Publication of KR20060040844A publication Critical patent/KR20060040844A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Abstract

본 발명은 리페어 공정시 레이저가 조사된 퓨즈의 이웃한 퓨즈에 데미지를 입력받는 경우, 데미지를 입은 퓨즈가 리페어 공정에서 사용되지 않도록 하는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 결함이 발견된 단위셀을 예비셀로 치환하기 위해 어드레스 경로를 변환하기 위해 구비되는 다수의 어드레스용 퓨즈를 구비하는 어드레스 퓨즈세트; 구비된 인에이블 퓨즈를 블로잉 여부에 의해 인에이블 신호를 출력하는 인에이블 퓨즈부; 상기 다수의 어드레스용 퓨즈의 일측단을 프리차지 시키기 위한 프리차지부; 상기 다수의 어드레스용 퓨즈의 타측단에 전원공급단을 연결시키기 위한 스위치부; 및 테스트 신호 또는 상기 인에이블 신호를 입력하여 상기 스위치부를 인에이블시키는 출력신호를 제공하는 테스트 회로부를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 리페어, 레이저 조사, 모스트랜지스터, 퓨즈.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
도1은 종래기술에 의한 반도체 메모리 장치를 나타내는 회로도.
도2는 본 발명의 바람직한 실시예를 나타내는 반도체 메모리 장치를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
fen1, fen2 : 인에이블용 퓨즈
f1, f2 : 어드레스용 퓨즈
I1 ~ I4 : 인버터
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 리페어 공정시에 레이저가 조사되는 반도체 메모리 장치의 퓨즈회로부에 관한 것이다.
반도체 메모리 장치, 특히 메모리장치 제조시 수많은 미세 셀 중에서 한 개 라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.
따라서, 현재는 메모리장치 내에 미리 설치해둔 예비셀( 리던던시(redundancy) 셀이라고도 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low) 어레이와 스페어 칼럼(sparecolumn) 어레이를 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행된다.
이를 자세히 살펴보면, 웨이퍼 상태로 완료된 후에 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 예비셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 라인에 해당하는 어드레스 신호가 입력되면 불량셀 대신에 예비셀로 선택이 바뀌게 되는 것이다.
전술한 프로그램 방식 중에서, 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다.
도1은 종래기술에 의한 반도체 메모리 장치를 나타내는 회로도이다.
도1을 참조하여 살펴보면, 종래기술에 의한 반도체 메모리 장치는 인에플퓨 즈 세트를 구비하는 인에이블 퓨즈세트와 어드레스 퓨즈 세트를 구비하는 어드레스 퓨즈세트를 구비한다.
어드레스 퓨즈 세트는 리페어 공정시 메모리 장치의 단위셀에 결함이 발견되었을 때에, 입력된 어드레스가 결함이 발견된 단위셀을 억세스하지 않고 추가로 구비된 예비셀을 억세스할 수 있도록 어드레스 경로를 변환하기 위해 다수의 어드레스 퓨즈를 구비하고 있다.
리페어 공정시에 치환이 필요한 어드레스에 따라서 선택적으로 레이저로 조사를 어드레스 퓨즈에 행하게된다. 따라서 레이저 조사된 어드레스 퓨즈는 블로잉되고, 레이저 조사되지 않은 어드레스 퓨즈는 계속 연결된 상태로 유지하게 된다.
한편, 인에이블 퓨즈세트에 구비되는 인에이블 퓨즈는 해당되는 어드레스 퓨즈세트를 인에이블시키기 위한 것으로, 인에이블 퓨즈가 블로잉되면 대응하는 어드레스 퓨즈세트가 인에이블상태가 된다.
구체적으로는 인에이블퓨즈가 블로잉됨으로서 인버터(I1)을 통과하여 출력된 신호에 의해 어드레스 퓨즈 세트의 모스트랜지스터(MN5)가 턴온됨으로서 어드래스 퓨즈세트가 인에이블된다.
그런데, 레이저 조사를 하지 않아 블로잉되지 말아야 할 퓨즈에도 이웃한 퓨즈에 조사되는 레이저로 인해 데이지를 받는 경우가 생기게 된다.
반도체 메모리 장치가 점점 더 고집적화되면서 어드레스 퓨즈와 어드레스 퓨즈간의 간격이 점점더 좁아들기 때문에 선택된 퓨즈에만 레이저를 조사하기가 매우 어려워 지고 있으며, 선택된 퓨즈에 레이저를 조사하게 되더라도 이웃한 퓨즈에도 데미지를 입게되는 경우가 발생하는 것이다.
이 때 데미지를 받는 어드레스 퓨즈는 블로잉되지 말아야 하는데, 저항성분이 증가되어 마치 블로잉된 것처럼 인식될 수 있다.
이렇게 되면, 리페러 공정시에 결함셀을 구제하기 위해 어드레스 경로를 치완했던 작업에 에러가 생기게 된다.
치완되어야할 어드레스가 바뀜으로 인해, 정상적인 노멀셀을 억세스하게 되는 어드레스가 변경되며, 바뀌어야 할 어드레스는 바뀌지 않게 되어 반도체 메모리 장치가 불량으로 판단될 수 있어 문제가 된다.
본 발명은 전술한 문제점을 해결하기 위한 것으로 리페어 공정시 레이저가 조사된 퓨즈의 이웃한 퓨즈에 데미지를 입력받는 경우, 데미지를 입은 퓨즈가 리페어 공정에서 사용되지 않도록 하는 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 결함이 발견된 단위셀을 예비셀로 치환하기 위해 어드레스 경로를 변환하기 위해 구비되는 다수의 어드레스용 퓨즈를 구비하는 어드레스 퓨즈세트; 구비된 인에이블 퓨즈를 블로잉 여부에 의해 인에이블 신호를 출력하는 인에이블 퓨즈부; 상기 다수의 어드레스용 퓨즈의 일측단을 프리차지 시키기 위한 프리차지부; 상기 다수의 어드레스용 퓨즈의 타측단에 전원공급단을 연결시키기 위한 스위 치부; 및 테스트 신호 또는 상기 인에이블 신호를 입력하여 상기 스위치부를 인에이블시키는 출력신호를 제공하는 테스트 회로부를 구비하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도4는 본 발명의 바람직한 실시예를 나타내는 반도체 메모리 장치를 나타내는 회로도이다.
도4를 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 결함이 발견된 단위셀을 예비셀로 치환하기 위해 어드레스 경로를 변환하기 위해 구비되는 다수의 어드레스용 퓨즈(f1,f2)를 구비하는 어드레스 퓨즈세트(200)와, 구비된 인에이블 퓨즈를 블로잉 여부에 의해 인에이블 신호를 출력하는 인에이블 퓨즈부(100)와, 다수의 어드레스용 퓨즈의 일측단을 프리차지 시키기 위한 프리차지용 모스트랜지스터(MP4)와, 다수의 어드레스용 퓨즈의 타측단에 전원공급단을 연결시키기 위한 스위치용 모스트랜지스터(MN8,MN7,MN10)와, 테스트 신호(TMRAD) 또는 인에이블 신호를 입력하여 스위치부를 인에이블시키는 출력신호를 제공하는 테스트 회로부(300)를 구비한다.
테스트 회로부(300)는 테스트 신호(TMRAD)와 인에이블 신호를 입력받는 낸드게이트를 구비한다.
스위치부는 어드레스용 퓨즈(f1,f2)와 대응하며, 게이트로 어드레스 신호(M1,M2)를 각각 입력받고 일측은 대응하는 어드레스용 퓨즈(f1,f2)의 타측에 접속된 다수의 제1 스위치용 모스트랜지스터(MN8,MN7)과, 게이트로 낸드게이트(300)의 출력신호를 입력받고, 일측은 다수의 제1 스위치용 모스트랜지스터(MN8,MN7)의 공통 일측에 접속되고, 타측은 접지전압(VSS)레벨을 유지하는 전원공급단에 접속되는 제2 스위치용 모스트랜지스터(MN10)를 구비한다.
프리차지용 모스트랜지스터(MP4)는 프리차지 신호(PRG)를 게이트로 입력받고, 일측은 전원전압 공급단(VDD)에 타측은 어드레스 퓨즈(f1,f2)의 일측에 접속된다.
이하에서 도2를 참조하여 본 실시예에 따른 반도체 메모리 장치의 동작을 살펴본다.
리페어 공정시에 결함이 발견된 단위셀을 찾아내고, 결함에 발견된 단위셀에 대응하는 어드레스를 어드레스 퓨즈세트에 구비된 어드레스 퓨즈에 선택적으로 레이저를 조사하게 된다. 그러므로 메모리 장치가 실제로 동작할 때에는 결함이 있는 단위셀에 대한 어드레스가 입력되면, 대체된 예비셀이 대신하여 억세스된다.
그러나, 이 때 어드레스 퓨자의 간격이 매우 좁게 형성되어 있는 관계로 선택된 어드레스에 레이저를 조사하게 되면, 이웃한 어드레스 퓨즈에 데미지를 입히는 경우가 생긴다.
이 때 데미지를 입은 어드레스 퓨즈의 저항이 높아지게 되면, 마치 블로잉된 것으로 판단될 수 있다. 이런 경우에는 리페어된 어드레스에 오류가 발생하게 되는 것이다.
본 실시예에 따른 반도체 메모리 장치는 인에이블신호에 관계없이 테스트 모드에서 로우레벨로 입력되는 테스트 신호(TMRAD)에 의해 스위치용 모스트랜지스터(MN10)를 턴온시키게 된다.
그러므로 인에이블 퓨즈의 블로잉여부에 관계없이 어드레스 퓨즈세트에 의해 리페어된 어드레스를 알 수 있다.
이 때 리페어된 어드레스가 리페어 공정시에 레이저를 조사할 때의 리페어 어드레스와 다르게 되면, 어드레스 퓨즈세트에 의해서는 제대로 된 리페어 어드레스를 감지할 수 없는 것이 된다.
따라서 잘못된 리페어 어드레스를 출력하게 되는 어드레스 퓨즈세트는 사용하지 않고, 다른 어드레스 퓨즈세트를 이용하여 어드레스를 리페어하게 되면, 실제 반도체 메모리 장치가 동작할 때에는 제대로 된 리페어 어드레스로 반도체 메모리 장치를 동작시킬 수 있게 되는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 반도체 메모리 장치의 리페어 공정에서 데이미를 입은 퓨 즈를 사용하지 않게 할 수 있어, 리페어시의 효율을 향상시킬 수 있다.

Claims (4)

  1. 결함이 발견된 단위셀을 예비셀로 치환하기 위해 어드레스 경로를 변환하기 위해 구비되는 다수의 어드레스용 퓨즈를 구비하는 어드레스 퓨즈세트;
    구비된 인에이블 퓨즈를 블로잉 여부에 의해 인에이블 신호를 출력하는 인에이블 퓨즈부;
    상기 다수의 어드레스용 퓨즈의 일측단을 프리차지 시키기 위한 프리차지부;
    상기 다수의 어드레스용 퓨즈의 타측단에 전원공급단을 연결시키기 위한 스위치부; 및
    테스트 신호 또는 상기 인에이블 신호를 입력하여 상기 스위치부를 인에이블시키는 출력신호를 제공하는 테스트 회로부
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 테스트 회로부는
    상기 테스트 신호와 상기 인에이블 신호를 입력받는 낸드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 스위치부는
    상기 어드레스용 퓨즈와 대응하며, 게이트로 어드레스 신호를 각각 입력받고 일측은 대응하는 어드레스용퓨즈의 타측에 접속된 다수의 제1 스위치용 모스트랜지스터; 및
    게이트로 상기 낸드게이트의 출력신호를 입력받고, 일측은 상기 다수의 제1 스위치용 모스트랜지스터의 일측에 접속되고, 타측은 접지전압레벨을 유지하는 상기 전원공급단에 접속되는 제2 스위치용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 프리차지부는 프리차지 신호를 게이트로 입력받고, 일측은 전원전압 공급단에 타측은 상기 어드레스 퓨즈의 일측에 접속되는 프리차지용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020040089678A 2004-11-05 2004-11-05 반도체 메모리 장치 KR20060040844A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089678A KR20060040844A (ko) 2004-11-05 2004-11-05 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089678A KR20060040844A (ko) 2004-11-05 2004-11-05 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20060040844A true KR20060040844A (ko) 2006-05-11

Family

ID=37147630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089678A KR20060040844A (ko) 2004-11-05 2004-11-05 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20060040844A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385931A (zh) * 2010-08-30 2012-03-21 海力士半导体有限公司 半导体存储器件及其操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385931A (zh) * 2010-08-30 2012-03-21 海力士半导体有限公司 半导体存储器件及其操作方法

Similar Documents

Publication Publication Date Title
KR100722771B1 (ko) 반도체 메모리 장치의 리페어 회로 및 방법
KR100504433B1 (ko) 앤티퓨즈를 이용한 메모리소자의 리페어 회로
JP2007172720A (ja) 半導体装置、半導体記憶装置、制御信号生成方法、及び救済方法
KR100498610B1 (ko) 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로
US20090059682A1 (en) Semiconductor memory device having antifuse circuitry
US7826296B2 (en) Fuse monitoring circuit for semiconductor memory device
JP2004335070A (ja) リペア効率に優れる半導体メモリ装置
JP3673637B2 (ja) 冗長回路を備えた半導体メモリ装置
US20030026147A1 (en) Fuse box including make-link and redundant address decoder having the same, and method for repairing defective memory cell
KR20060040844A (ko) 반도체 메모리 장치
KR100574478B1 (ko) 메모리장치의 리페어 회로
KR100646575B1 (ko) 반도체 메모리 장치의 리페어를 위한 퓨즈 프로그래밍방법 및 퓨즈의 프로그래밍 성공여부 판단회로
KR100583107B1 (ko) 리페어 회로
KR20050003035A (ko) 반도체 메모리 장치
US20080068905A1 (en) Reparable semiconductor memory device
KR100649970B1 (ko) 리던던시 회로
KR20040092738A (ko) 반도체 메모리 장치
KR20090013620A (ko) 리페어 회로
KR20080088171A (ko) 반도체 메모리 장치
KR100498596B1 (ko) 리페어 회로의 피크 전류를 감소시킬 수 있는 반도체메모리 장치
KR100865708B1 (ko) 반도체 장치
KR100562979B1 (ko) 리페어 어드레스 프로그램 방법 및 장치
KR20060000882A (ko) 패키지 레벨에서 효율적으로 결함을 리페어할 수 있는반도체 메모리 장치
KR20070089500A (ko) 반도체 장치의 리페어 퓨즈 불량 검출회로
KR20020072915A (ko) 반도체 메모리 장치의 리페어 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination