KR20040092738A

KR20040092738A - 반도체 메모리 장치

Info

Publication number: KR20040092738A
Application number: KR1020030027039A
Authority: KR
Inventors: 김택승
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-04-29
Filing date: 2003-04-29
Publication date: 2004-11-04

Abstract

본 발명은 퓨즈를 이용하여 리페어 회로 제어부와 안티퓨즈를 이용하는 리페어 회로 제어부를 하나의 제어 회로로 함으로서 회로 면적면에서 보다 효율적인 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 구비된 다수의 퓨즈를 선택적으로 블로잉함으로서 리페어될 제1 어드레스를 출력하기 위한 퓨즈박스; 구비된 다수의 안티퓨즈를 선택적으로 단락시킴으로서 리페어될 제2 어드레스를 출력하기 위한 안티퓨즈박스; 상기 퓨즈박스와 상기 안티퓨즈박스를 선택하기 위한 선택신호를 출력하는 리페어 제어부; 상기 선택신호에 응답하여 상기 제1 어드레스 신호 또는 상기 제2 어드레스 를 선택적으로 전달하는 리페어 선택부; 및 상기 리페어 선택부에 의해 전달되는 어드레스와 외부에서 데이터 억세스를 위해 입력되는 제3 어드레스를 비교하여 상기 제3 어드레스가 리페어될 어드레스인지를 판단하기 위한 어드레스 비교기를 구비하는 메모리 장치를 제공한다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메모리 장치의 에러셀을 리페어하기 위한 리페어회로부에 관한 것이다.

반도체 메모리 장치 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.

따라서, 현재는 메모리장치 내에 미리 설치해둔 예비용 단위셀을 이용하여 불량이 발생한 노멀 단위셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.

예비용 단위셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low)와 스페어 칼럼(sparecolumn)을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행된다.

이를 자세히 살펴보면, 웨이퍼 가공 완료후 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 라인에 해당하는 어드레스 신호가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 되는 것이다.

따라서 메모리 장치는 다수의 노멀 단위셀을 구비한 셀영역에 에러셀을 대체하기 위한 리던던시셀을 추가로 구비하고 있으며, 어드레스가 에러셀을 억세스하고자 하는 경우 셀영역의 노멀 단위셀 대신 리던던시 셀이 대체되어 억세스될 수 있도록 어드레스 경로를 변경하는 리페어 회로부를 구비하고 있다.

또한 리페어 회로부의 어드레스 경로를 변경하는 방법은 레이저를 조사하여 선택된 퓨즈를 블로잉하는 방법과 양단간에 고전압을 인가하여 안티퓨즈를 단락시키는 이용하는 방법이 있다.

퓨즈를 이용하여 리페어하는 방법은 웨이퍼 레벨에서 테스트를 하고 레이저를 조사하기 때문에 이후 패키지 공정을 거치고 나면 다시 에러셀이 발생할 수 있는 문제점이 있다.

또한 안티퓨즈를 이용하여 리페어하는 방법은 패키지 까지 한 상태에서 입/출력핀을 통해 고전압을 인가하는 방식이기 때문에 퓨즈에서 발생하는 문제점은 없으나 안티퓨즈의 특성상 회로상에 차지하는 면적이 큰 단점을 가지고 있다.

따라서 현재에는 대부분의 에러셀을 리페어하는 데에는 퓨즈회로를 사용하고, 패키지 후에도 여전히 에러 상태인 몇개의 단위셀은 안티퓨즈회로를 사용하고 있다.

도1은 종래기술에 의한 메모리 장치의 블럭구성도이다.

도1을 참조하여 살펴보면, 메모리 장치는 다수의 단위셀을 구비하는 셀영역(10)과 셀영역에서 에러가 발견된 단위셀에 대한 어드레스 경로를 치환하기위한 리페어회로부(10')를 구비한다.

셀영역은 다수의 노멀셀어레이(11)와, 노멀 셀어레이의 측면에 구비되어 에러가 발생한 워드라인을 대체할 X리던던시 셀어레이(13)와 에러가 발생한 비트라인을 대체할 Y리던던시 셀어레이(12)와, 리페어 공정후에 여전히 에러가 생기는 단위셀을 대체하기 위한 예비단위셀(14)을 구비한다.

리페어 회로부(10')는 퓨즈를 이용하여 로우어드레스 경로를 대체하기 위한 X 리던던시 세트부(20)과, 퓨즈를 이용하여 컬럼어드레스 경로를 대체하기 위한 Y리던던시 세트부(30)와, 안티퓨즈를 이용하여 로우어드레스 경로를 대체하기 위한 X 안티퓨즈세트부(40)와, 안티퓨즈를 이용하여 컬럼어드레스 경로를 대체하기 위한 Y 안티퓨즈세트부(50)를 구비한다.

X 리던던시 세트부(20)는 다수의 X 리던던시 세트(0 ~ M)를 구비하는데 하나의 X 리던던시 세트0(21)는 하나의 워드라인을 대체할 수 있다.

도2a는 도1의 리페어 회로부의 X 리던던시 세트0(21)를 나타내는 블럭구성도이다.

도2a를 참조하여 살펴보면, X 리던던시 세트0(21)는 다수의 퓨즈를 구비하여 인에이블신호(RXEN)와 리페어될 어드레스 신호(RXA0~N)를 출력하는 리던던시 X퓨즈박스(21a)와, 입력되는 어드레스(Xadd0 ~ N)와 리페어될 어드레스 신호(RXA0~N)를 비교하여 리페어 감지 신호(HITX)를 출력하는 X어드레스 비교기(21b)를 구비한다.

도2b는 도1의 리페어 회로부의 Y리던던시 세트(31)를 나타내는 블럭구성도이고,도2c는 도1의 리페어 회로부의 X안티퓨즈세트(41)를 나타내는 블럭구성도이고,도2d는 도1의 리페어 회로부의 Y안티퓨즈세트(51)를 나타내는 블럭구성도이다. 도2b 내지 도2d에 도시된 각각 퓨즈박스와 어드레스 비교기는 도2a에 도시된 X퓨즈박스(21a)와 어드레스 비교기(21b)와 같은 동작을 한다.

도3은 도2a의 리던던시 X퓨즈박스와 X어드레스 비교기를 나타내는 회로도이다.

도3을 참조하여 살펴보면, X퓨즈박스(21a)는 인에이블 퓨즈(fen)의 단락여부에 의해 선택적으로 인에이블신호(RXEN)를 출력하는 퓨즈박스 인에이블부(21a_0)와, 각각 한비트의 어드레스신호를 구비된 퓨즈의 단락여부에 의해 선택적으로 출력하는 다수의 단위퓨즈부(21a_1 ~ 21a_n+1)를 구비한다.

인에이블 퓨즈부(21a_0)는 전원전압(VDD)에 일측이 접속된 인에이블퓨즈(fen)와, 파워업신호(PWRUP)신호를 게이트로 인가받고 인에이블 퓨즈에 일측이 연결된 앤모스트랜지스터(M1)와, 앤모스트랜지스터(M1)의 타측과 접지접압(VSS)에 연결되며 게이트가 전원전압(VDD)에 연결된 모스트랜지스터와, 퓨즈의 타측에 입력단이 연결된 인버터(I1)와, 인버터(I1)의 출력이 게이트로 연결되고 인버터(I1)의 입력과 접지전압(VSS) 사이에 연결된 앤모스트랜지스터(M3)를 구비한다.

다수의 단위퓨즈부(21a_1 ~ 21a_n+1)도 인에이블 퓨즈부(21a_0)와 같은 구성을 가지고 있다.

X어드레스 비교기(21b)는 다수의 단위퓨즈부(21a_1 ~ n+1)에서 출력되는 각각의 신호에 의해 외부에서 입력되는 어드레스중 한비트의 어드레스 신호를 그대로출력하거나 또는 반전하여 다수의 단위어드레스 비교부(21b_1 ~ 21b_n+1)와, 인에이블신호(RXE)에 의해 인에이블되어 단위어드레스 비교부(21b_1 ~ 21b_n+1)에서 출력되는 어드레스신호를 논리조합하여 리페어감지 신호(HITX)를 출력하는 리페어신호 출력부(21b_0)를 구비한다.

이하에서는 도1 내지 도3을 참조하여 종래기술에 의한 메모리 장치의 리페어 동작을 살펴본다.

먼저, 웨이퍼레벨에서 노멀 셀어레이에 에러가 있는 단위셀이 발견되면 리페어 회로부에 구비된 다수의 X리던던시 세트중 하나를 선택하고, 선택된 X리던던시 세트(예컨대 X리던던시 세트0(21))의 인에이블 퓨즈부(21a_0)에 구비된 인에이블 퓨즈(fen)에 레이저를 조사하여 블로잉시킨다. 인에이블 퓨즈가(fen)이 블로잉됨으로서 X리던던시 세트는 인에이블 상태가 되는 것이다.

이어서 다수의 단위 퓨즈부(21a_1 ~ 21a_n+1)에 레이저를 선택적으로 조사하여다수의 단위 퓨즈부(21a_1 ~ 21a_n+1)에 구비된 다수의 어드레스용 퓨즈(f0,f1,...)중에서 결함이 발견되어 리던던시 셀로 교환되어야 할 부분의 어드레스에 해당하는 어드레스용 퓨즈(f0,f1...)를 선택적 블로잉시킨다.

패키지공정까지 끝나고 메모리 장치가 사용될 때, 다수의 단위퓨즈부(21a_1 ~ 21a_n+1)에 선택적으로 블로잉된 어드레스용 퓨즈(f0,f1,..)로 인하여 다수의 단위어드레스 비교부(21b_1 ~ 21b_n+1)는 각각 구비된 전송게이트를 선택적으로 턴온시킨다.

예를 들어 어드레스용 퓨즈(f0)가 블로잉되면 단위퓨즈부(21a_1)의출력신호(RXA0)가 하이레벨이 되고, 이로 인하여 단위어드레스 비교부(21b_1)의 전송게이트(T1)가 턴온되고 전송게이트(T2)는 턴오프 상태가 된다. 따라서 외부에서 입력되는 어드레스 신호(Xadd0)는 반전하여 리페어신호 출력부(21b_0)의 낸드게이트(ND1)로 출력되는 것이다.

다수의 단위어드레스 비교부(21b_1 ~ 21b_n+1)에 구비된 전송게이트에 의해 외부에서 입력되는 다수의 어드레스신호(Xadd0 ~ Xaddn+1)는 그대로 출력되거나 반전된 상태로 리페어신호 출력부(21b_0)의 낸드게이트(ND1,ND2, ..NDn+1)로 출력된다.

리페어신호 출력부(21b_0)는 다수의 단위어드레스 비교부(21b_1 ~ 21b_n+1)를 조합하여 하이레벨의 리페어신호(HITX)를 출력하게 된다.

테스트 공정시에 웨이퍼레벨에서 레이저를 X리던선시 세트와 Y리던던시 세트에 선택적으로 조사하게 되는데, X리던던시 세트에 의해서 로우어드레스를 치환하게 되고, Y리던던시 세트에 의해서 컬럼어드레스를 치완하게 된다.

이어서 패키지 공정후에 다시 테스트를 해보면 여전히 에러를 가지고 있는 몇개의 단위셀을 발견할 수 있다. 이는 패키지 공정에서 추가적으로 에러가 발생하였거나, 또는 웨이퍼레벨에서 레이저조사에 의한 에러셀이 구제되지 않은 경우이다.

이 경우에는 리페어 회로(10')에 구비된 X안티퓨즈 세트(40) 및 Y안티퓨즈 세트(50)를 이용하여 에러를 가지고 있는 단위셀을 억세스하는 어드레스 경로를 대체하는 리페어 공정을 한번 더 수행하게 된다.

안티퓨즈 세트는 퓨즈 대신에 양단의 고전압으로 인하여 단락이 되는 안티퓨즈를 구비하고 있고, 전체적인 동작은 전술한 퓨즈를 구비한 리던던시 세트와 같다.

그러나 리페어회로(10')에서 퓨즈를 이용하는 리던던시 세트와 안티퓨즈를 이용하는 안티퓨즈세트를 따로 구비하게 됨으로서 리페어회로가 많은 면적을 차지할 수 밖에 없다.

본 발명은 상기의 문제점을 해결하기 위하여 제안된 것으로 퓨즈를 이용하여 리페어 회로 제어부와 안티퓨즈를 이용하는 리페어 회로 제어부를 하나의 제어 회로로 함으로서 회로 면적면에서 보다 효율적인 반도체 메모리 장치를 제공함을 목적으로 한다.

도1은 종래기술에 의한 메모리 장치의 블럭구성도.

도2a는 도1의 리페어 회로부의 X리던던시 세트를 나타내는 블럭구성도.

도2b는 도1의 리페어 회로부의 Y리던던시 세트를 나타내는 블럭구성도.

도2c는 도1의 리페어 회로부의 X안티퓨즈세트를 나타내는 블럭구성도.

도2d는 도1의 리페어 회로부의 Y안티퓨즈세트를 나타내는 블럭구성도.

도3은 도2a의 리던던시 X퓨즈박스와 X어드레스 비교기를 나타내는 회로도.

도4는 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도.

도5는 도4에 도시된 리페어 회로부의 X리페어 세트를 나타내는 블럭구성도.

도6은 도5에 도시된 X리페어 세트를 나타내는 회로도.

* 도면의 주요부분에 대한 설명

100 : 셀영역

200 : 리페어 회로부

상기의 목적을 달성하기 위해 본 발명은 구비된 다수의 퓨즈를 선택적으로 블로잉함으로서 리페어될 제1 어드레스를 출력하기 위한 퓨즈박스; 구비된 다수의 안티퓨즈를 선택적으로 단락시킴으로서 리페어될 제2 어드레스를 출력하기 위한 안티퓨즈박스; 상기 퓨즈박스와 상기 안티퓨즈박스를 선택하기 위한 선택신호를 출력하는 리페어 제어부; 상기 선택신호에 응답하여 상기 제1 어드레스 신호 또는 상기 제2 어드레스 를 선택적으로 전달하는 리페어 선택부; 및 상기 리페어 선택부에 의해 전달되는 어드레스와 외부에서 데이터 억세스를 위해 입력되는 제3 어드레스를 비교하여 상기 제3 어드레스가 리페어될 어드레스인지를 판단하기 위한 어드레스 비교기를 구비하는 메모리 장치를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도4는 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도이다.

도4를 참조하여 살펴보면, 본 실시예에 따른 메모리 장치는 다수의 단위셀을 구비하는 셀영역(100)과 셀영역(100)에서 에러가 발견된 단위셀에 대한 어드레스 경로를 치환하기 위한 리페어회로부(100')를 구비한다.

셀영역은 다수의 노멀셀어레이(110)와, 노멀 셀어레이의 측면에 구비되어 에러가 발생한 워드라인을 대체할 X리던던시 셀어레이(120)와 에러가 발생한 비트라인을 대체할 Y리던던시 셀어레이(130)을 구비한다.

리페어 회로부(100')는 퓨즈또는 안티퓨즈를 이용하여 로우어드레스 경로를 대체하기 위한 X 리페어 세트부(200)과, 퓨즈 또는 안티퓨즈를 이용하여 컬럼어드레스 경로를 대체하기 위한 Y리던던시 세트부(300)를 구비한다.

X리페어 세트부(200)는 다수의 X리페어세트(0 ~ M)를 구비하는데 하나의 X 리페어 세트0(210)는 하나의 로우어드레스를 대체하기 위해 사용되고, Y리페어 세트부(300)는 다수의 Y리페어세트(0 ~ M)를 구비하는데 하나의 Y리페어 세트0(310)는 하나의 컬럼어드레스 대체하기 위해 사용된다.

도5는 도4에 도시된 리페어 회로부의 X리페어 세트를 나타내는 블럭구성도이다.

도5를 참조하여 살펴보면, X리페어 세트0(210)은 구비된 다수의 퓨즈를 선택적으로 블로잉함으로서 리페어될 제1 어드레스(RXA0~RXAn)를 출력하기 위한 X리던던시 퓨즈박스(212)와, 구비된 다수의 안티퓨즈를 선택적으로 단락시킴으로서 리페어될 제2 어드레스(NXA0~NXAn)를 출력하기 위한 X안티퓨즈박스(213)과, X리던던시 퓨즈박스(212)와 X안티퓨즈박스(213)를 선택하기 위한 선택신호(NFUEN)를 출력하는 리페어 제어부(211)와, 선택신호(NFUEN)에 응답하여 상기 제1 어드레스 신호(RXA0~RXAn) 또는 상기 제2 어드레스(NXA0~NXAn)를 선택적으로 전달하는 리페어 선택부(214)와, 리페어 선택부(214)에 의해 전달되는 어드레스(FA0~FAn)와 외부에서 데이터 억세스를 위해 입력되는 제3 어드레스(Xadd0~Xaddn)를 비교하여 제3 어드레스(Xadd0~Xaddn)가 리페어될 어드레스인지를 판단하기 위한 어드레스 비교기(215)를 구비한다.

도6은 도5에 도시된 X리페어 세트를 나타내는 회로도이다.

도6을 참조하여 살펴보면, 리페어 선택부(214)는 제1 어드레스(RXA0~RXAn)중 한 비트신호인 제1 신호(예컨대 RXA0)와, 제2 어드레스(NXA0~NXAn)중 한비트신호인 제2 신호(예컨대 NXA0)를 각각 입력받는 다수의 단위선택부(214_1~ 214_n+1)를 구비한다. 단위선택부(예컨대 214_1)는 선택신호(NFUEN)에 응답하여 제1 신호(RXA0)를 전달하기 위한 제1 전송게이트(T1)와, 반전된 선택신호(NFUEN)에 응답하여 제2 신호(RXA0)를 전달하기 위한 제2 전송게이트(T2)를 구비한다.

또한, 리페어 선택부는 퓨즈박스(212)가 인에이블 상태임을 알려주는 제1 인에이블신호(RXEN)와 안티퓨즈박스(213)가 인에이블 상태임을 알려주는 제2 인에이블신호(NXEN)중에서 선택된 제3 인에이블신호(FEN)를 선택신호(NFUEN)에 응답하여 어드레스 비교기(215)로 전달하는 인에이블 선택부(214_0)를 더 구비한다.

리페어 제어부(211)는 전원전압(VDD)에 일측이 접속되어 리페어 공정시 퓨즈 및 안티퓨즈를 선택하기 위한 선택용 퓨즈(fs)와, 일측이 선택용 퓨즈(fs)의 타측에 연결되고 게이트로 파워업신호(PWRUP)를 입력받는 모스트랜지스터(M7)와, 모스트랜지스터(M7)의 타측과 접지전압(VSS)을 연결하고 게이트에 인가되는 전압으로 인하여 항상 턴온상태를 유지하는 모스트랜지스터(M8)와, 선택용 퓨즈(fs)의 타측에 입력단이 접속되고, 출력단으로 선택신호(NFUEN)를 출력하는 인버터(I8)와, 인버터(I8)의 입력단과 접지전압(VSS)을 연결하며 인버터(I8)의 출력단에 게이트가 연결된 모스트랜지스터(M9)를 구비한다.

리던던시 X퓨즈박스(212)는 구비된 퓨즈를 블로잉함으로서 리던던시 X퓨즈박스(212)가 인에이블 상태임을 표시하는 인에이블신호(RXEN)를 출력하는 인에이블퓨즈부(212_0)와, 각각 구비된 퓨즈(f0~fn)의 블로잉 여부에 의해서 제1 어드레스(RXA0~RXAn)중 한 비트의 어드레스 신호(예컨대 RXA0)를 각각 출력하기 위한 다수의 단위퓨즈부(212_1~212_n+1)를 구비한다.

단위퓨즈부(예컨대 212_1)는 전원전압에 일측이 접속되어 블로잉됨으로서 한비트의 어드레스신호를 정할 수 있는 어드레스용 퓨즈(f0)와, 일측이 어드레스용 퓨즈(f0)의 타측에 연결되고 게이트로 파워업신호를 입력받는 모스트랜지스터(M10)와, 모스트랜지스터(M10)의 타측과 접지전압을 연결하고 게이트에 인가되는 전압으로 인하여 항상 턴온상태를 유지하는 모스트랜지스터(M11)와, 어드레스용 퓨즈(f0)의 타측에 입력단이 접속되고, 출력단으로 상기 선택신호를 출력하는 인버터(I9)와, 인버터(I9)의 입력단과 접지전압(VSS)을 연결하며 인버터(I9)의 출력단에 게이트가 연결된 모스트랜지스터(M12)를 구비한다.

또한 인에이블퓨즈부(212_0)는 하나의 단위퓨즈부(예컨대 212_1)과 같은 구성을 가지고 있다.

또한 X어드레스 비교기(215)는 다수의 단위선택부(212_1~212_n+1)에서 출력하는 각각의 어드레스신호(FA0~FAn)에 의해 제3 어드레스(Xadd0~Xaddn)중 한비트의 신호를 그대로 출력하거나 또는 반전하여 출력하는 다수의 단위어드레스 비교부(215_1~215_n+1)와, 제3 인에이블신호(FEN)에 의해 인에이블되어 다수의 단위어드레스 비교부(215_1~215_n+1)에서 출력되는 다수의 신호를 논리조합하여 리페어감지 신호(HITX)를 출력하는 리페어신호 출력부(215_0)를 구비한다.

단위어드레스 비교부(예컨대 215_1)는 단위선택부(214_1~214_n+1)에서 출력되는 신호(FA0)에 의해 제3 어드레스(Xadd0~Xaddn+1)중 한 비트의 신호(Xadd0)를 반전하여 전달하기 위한 제3 전송게이트(T7)과, 반전된 단위선택부(214_1~214_n+1)에서 출력되는 신호에 의해 제3 어드레스(Xadd0~Xaddn+1)중 한비트의 신호(Xadd0)를 그대로 전달하기 위한 제4 전송게이트(T8)를 구비한다.

또한 Y리페어 세트0(310)도 전술한 바와 같은 X리페어 세트와 같은 구성으로 되어 있다.

이하 도4 내지 도6을 참조하여 본 실시예에 따른 메모리 장치의 동작을 살펴본다.

먼저, 웨이퍼레벨에서 메모리 장치의 단위셀에 결함이 있는 지를 테스트하는 공정시에 노멀 셀어레이에 에러가 있는 단위셀이 발견되면, 리페어 회로부에 구비된 다수의 X리던던시 세트(200)중 하나를 선택한다.

여기서 퓨즈를 이용하여 리페어 공정을 진행할 지 안티퓨즈를 이용하여 리페어 공정을 진행할 지 정하게 되는데, 리페어 제어부(211)의 선택용 퓨즈(fs)가 블로잉되지 않으면, X리페어 세트0(210)중에서 리던던시 X퓨즈박스(212)를 이용하여 리페어 공정을 진행하게 되는 것이고, 리페어 제어부(211)의 선택용 퓨즈(fs)가 블로잉되면 X안티퓨즈박스(213)를 이용하여 리페어 공정을 진행하게 되는 것이다.

안티퓨즈를 이용하여 리페어 공정을 진행하기 위해서는 리페어 제어부(211)의 선택용 퓨즈(fs)를 블로잉시키고, 패키지 공정을 진행한다. 안티퓨즈를 이용한 리페어 공정은 패키지상태에도 가능하기 때문이다.

퓨즈를 이용하여 리페어 공정을 진행한다고 가정하면, 선택용퓨즈(fs)는 블로잉시키지 않고, 인에이블 퓨즈부(212_0)에 구비된 인에이블 퓨즈(fen)에 레이저를 조사하여 블로잉시킨다. 인에이블 퓨즈가(fen)이 블로잉됨으로서 X리던던시 퓨즈박스(212)는 인에이블 상태가 되는 것이다.

이어서 X리던던시 퓨즈박스(212)에 구비된 다수의 단위 퓨즈부(212_1 ~212_n+1)에 레이저를 선택적으로 조사하여 다수의 단위 퓨즈부(21a_1 ~ 21a_n+1)에 구비된 다수의 어드레스용 퓨즈(f0~fn)중에서 결함이 발견되어 리던던시 셀로 교환되어야 할 부분의 어드레스에 해당하는 어드레스용 퓨즈(f0~fn)를 선택적 블로잉시킨다.

후에 메모리 장치가 사용될 때, 리페어 제어부(211)에서 출력되는 선택신호(214)에 의해서 리페어선택부(214)에 구비된 다수의 단위선택부(214_1~214_n+1)와 인에이블선택부(214_0)는 X안티퓨즈박스(212)에서 출력되는 제2 어드레스(NXA0~NXAn)는 막고, 리던던시 X퓨즈박스(212)에서 출력되는 제1 어드레스(RXA0~RXAn)는 X어드레스 비교기(215)로 전달하게 된다.

한편, X어드레스 비교기(215)에 구비되는 다수의 단위퓨즈부(212_1 ~ 212_n+1)는 리페어 공정에서 선택적으로 블로잉된 어드레스용 퓨즈(f0,f1,..)로 인하여 제1 어드레스(RXA0~RXAn)를 리페어 선택부(214)로 출력한다.

X어드레스 비교기(215)에 구비되는 다수의 단위어드레스 비교부(215_1 ~ 215_n+1)는 리페어선택부(214)에 의해 전달되는 제1 어드레스(RXA0~RXAn)에 의해서 각각 구비된 전송게이트(예컨대 215_1의 T1,T2)를 선택적으로 턴온시시켜, 외부에서 데이터 억세스를 위하여 입력되는 제3 어드레스(Xadd0~Xaddn)의 각 비트신호를 그대로 출력하거나 반전하여 X어드레스 비교기(215)의 리페어신호 출력부(215_0)로 전달시킨다.

예를 들어 어드레스용 퓨즈(f0)가 블로잉되면 단위퓨즈부(212_1)의 출력신호(RXA0)가 하이레벨이 되고, 이로 인하여 단위어드레스 비교부(215_1)의 전송게이트(T1)가 턴온되고 전송게이트(T2)는 턴오프 상태가 된다. 따라서 외부에서 입력되는 어드레스 신호(Xadd0)는 반전하여 리페어신호 출력부(214_0)의 낸드게이트(ND1)로 출력된다.

리페어신호 출력부(21b_0)는 다수의 단위어드레스 비교부(214_1 ~ 214_n+1)를 조합하여 리페어신호(HITX)를 출력하게 된다.

전술한 바와 같이, 본원발명의 메모리 장치는 리페어제어부에 구비된 선택용 퓨즈(fs)의 블로잉 여부에 의해서 하나의 리페어 세트로 퓨즈를 이용하여 리페어 공정을 실시하거나 안티퓨즈를 이용하여 리페어 공정을 진행할 수 있다.

따라서 리페어회로부의 면적을 줄일 수 있으며, 또한 안티퓨즈를 위한 전용 리페어셀을 따로 구비할 필요없이 하나의 리던던시 셀어레이를 이용하여 퓨즈와 안티퓨즈를 이용하여 리페어 공정을 진행할 수 있어 회로의 면적을 더욱 줄일 수 있다.

또한, 본 발명에 의해서 리페어 공정시에 퓨즈를 이용한 리페어 공정과 안티퓨즈를 사용하는 리페어 공정을 유연성 있게 채택할 수 있다. 즉, 웨이퍼 레벨의 테스트 불량이 많은 개발초기에는 퓨즈를 이용하여 리페어 공정을 진행하고, 수율이 안정되는시점에는 안티퓨즈를 이용하여 리페어 공정을 진행할 수 있게 되었다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해 안티퓨즈를 구비하는 리페어 회로부와 안티퓨즈에 의해 대체되는 리던던신 셀어레이를 따로 만들지 않아도 되어, 메모리 장치의 회로 면적을 줄일 수 있다. 또한 패키지 상태에서도 하나의 단위셀뿐만 아니라 워드라인 불량에 대한 구제가 가능하여 구제 효율을 높일 수 있다.

Claims

구비된 다수의 퓨즈를 선택적으로 블로잉함으로서 리페어될 제1 어드레스를 출력하기 위한 퓨즈박스;

구비된 다수의 안티퓨즈를 선택적으로 단락시킴으로서 리페어될 제2 어드레스를 출력하기 위한 안티퓨즈박스;

상기 퓨즈박스와 상기 안티퓨즈박스를 선택하기 위한 선택신호를 출력하는 리페어 제어부;

상기 선택신호에 응답하여 상기 제1 어드레스 신호 또는 상기 제2 어드레스 를 선택적으로 전달하는 리페어 선택부; 및

상기 리페어 선택부에 의해 전달되는 어드레스와 외부에서 데이터 억세스를 위해 입력되는 제3 어드레스를 비교하여 상기 제3 어드레스가 리페어될 어드레스인지를 판단하기 위한 어드레스 비교기

를 구비하는 메모리 장치.
제 1 항에 있어서,

상기 리페어 선택부는

상기 제1 어드레스중 한 비트신호인 제1 신호와, 상기 제2 어드레스중 한비트신호인 제2 신호를 각각 입력받는 다수의 단위선택부를 구비하고,

상기 단위선택부는

상기 선택신호에 응답하여 상기 제1 신호를 전달하기 위한 제1 전송게이트와, 반전된 선택신호에 응답하여 상기 제2 신호를 전달하기 위한 제2 전송게이트를 구비하는 것을 특징으로 메모리 장치.
제 2 항에 있어서,

상기 리페어 선택부는

상기 퓨즈박스가 인에이블 상태임을 알려주는 제1 인에이블신호와 상기 안티퓨즈박스가 인에이블 상태임을 알려주는 제2 인에이블신호중에서 선택된 제3 인에이블신호를 상기 선택신호에 응답하여 상기 어드레스 비교기로 전달하는 인에이블 선택부를 더 구비하는 것을 특징으로 하는 메모리 장치.
제 2 항에 있어서,

상기 리페어 제어부는

전원전압에 일측이 접속되어 리페어 공정시 퓨즈 및 안티퓨즈를 선택하기 위한 선택용 퓨즈;

일측이 상기 선택용 퓨즈의 타측에 연결되고 게이트로 파워업신호를 입력받는 제1 모스트랜지스터;

상기 제1 모스트랜지스터의 타측과 접지전압을 연결하고 게이트에 인가되는 전압으로 인하여 항상 턴온상태를 유지하는 제2 모스트랜지스터;

상기 선택용 퓨즈의 타측에 입력단이 접속되고, 출력단으로 상기 선택신호를 출력하는 인버터; 및

상기 인버터의 입력단과 상기 접지전압을 연결하며 상기 인버터의 출력단에 게이트가 연결된 제3 모스트랜지스터를 구비하는 것을 특징으로 하는 메모리 장치.
제 4 항에 있어서,

상기 퓨즈박스는

구비된 퓨즈를 블로잉함으로서 상기 퓨즈박스가 인에이블 상태임을 표시하는 상기 제1 인에이블신호를 출력하는 인에이블퓨즈부와,

각각 구비된 퓨즈의 블로잉 여부에 의해서 상기 제1 어드레스에 포함되는 한비트의 어드레스 신호를 각각 출력하기 위한 다수의 단위퓨즈부를 구비하는 것을 특징으로 하는 메모리 장치.
제 5 항에 있어서,

상기 단위퓨즈부는

전원전압에 일측이 접속되어 블로잉됨으로서 한비트의 어드레스신호를 정할수 있는 어드레스용 퓨즈;

일측이 상기 어드레스용 퓨즈의 타측에 연결되고 게이트로 파워업신호를 입력받는 제1 모스트랜지스터;

상기 제1 모스트랜지스터의 타측과 접지전압을 연결하고 게이트에 인가되는 전압으로 인하여 항상 턴온상태를 유지하는 제2 모스트랜지스터;

상기 어드레스용 퓨즈의 타측에 입력단이 접속되고, 출력단으로 상기 선택신호를 출력하는 인버터; 및

상기 인버터의 입력단과 상기 접지전압을 연결하며 상기 인버터의 출력단에 게이트가 연결된 제3 모스트랜지스터를 구비하는 것을 특징으로 하는 메모리 장치.
제 5 항에 있어서,

상기 어드레스 비교기는

상기 다수의 단위선택부에서 출력하는 각각의 어드레스신호에 의해 상기 제3 어드레스중 한비트의 신호를 그대로 출력하거나 또는 반전하여 출력하는 다수의 단위어드레스 비교부와,

상기 제3 인에이블신호에 의해 인에이블되어 상기 단위어드레스 비교부에서 출력되는 다수의 신호를 논리조합하여 리페어감지 신호를 출력하는 리페어신호 출력부를 구비하는 것을 메모리 장치.
제 7 항에 있어서,

상기 단위어드레스 비교부는

상기 단위선택부에서 출력되는 신호에 의해 상기 제3 어드레스중 한비트의 신호를 반전하여 전달하기 위한 제3 전송게이트와,

반전된 상기 단위선택부에서 출력되는 신호에 의해 상기 제3 어드레스중 한비트의 신호를 그대로 전달하기 위한 제4 전송게이트를 구비하는 것을 특징으로 하는 메모리 장치.