KR20050022620A - 정교하게 절당 가능한 퓨즈 구조 - Google Patents
정교하게 절당 가능한 퓨즈 구조 Download PDFInfo
- Publication number
- KR20050022620A KR20050022620A KR1020030060201A KR20030060201A KR20050022620A KR 20050022620 A KR20050022620 A KR 20050022620A KR 1020030060201 A KR1020030060201 A KR 1020030060201A KR 20030060201 A KR20030060201 A KR 20030060201A KR 20050022620 A KR20050022620 A KR 20050022620A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- pad
- width
- present
- cut
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
정교하게 절당 가능한 퓨즈 구조가 개시된다. 본 발명의 퓨즈 구조는 제1 패드와 연결되는 쪽에 제1 폭으로 형성되는 제1 부분, 제2 패드와 연결되는 쪽의 제1 폭으로 형성되는 제2 부분, 그리고 제1 부분과 제2 부분 사이에 제1 폭보다는 좁은 폭인 제2 폭으로 형성되는 제3 부분으로 구성된다. 퓨즈의 제1 내지 제3 부분은 폴리실리콘막으로 형성되고, 제3 부분의 제2 폭은 폴리실리콘막의 최소 공정 선폭인 것이 바람직하다. 제1 패드와 제2 패드 사이에 인가되는 과전류에 의해 퓨즈의 제2 부분이 절단된다. 본 발명의 퓨즈 구조들에 의하면, 퓨즈 내 좁은 선폭 부분이 과전류에 의해 절단되거나 퓨즈 내 저항 값이 크게 나타나는 부분이 과전류에 의해 절단되기 때문에, 그 절단된 태양이 보다 정교하고 확실하다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 정교하게 절단 가능한 퓨즈에 관한 것이다.
퓨즈는 반도체 장치에 널리 사용되는 요소이다. 일반적인 응용으로는, 반도체 메모리 장치의 리던던시 메모리 블락 내 리던던시 프리디코더에 다수개의 퓨즈들이 채용된다. 리던던시 프리디코더의 퓨즈들은 절단 또는 비연결에 따라 메모리 장치 내 노멀 메모리 블락에 존재하는 불량 셀들의 로우들 또는 칼럼들의 어드레스들로 리던던시 프리디코더가 프로그래밍된다. 그리고, 고조파(RF) 제품 등에도 퓨즈 셀들이 사용되어, 반도체 공정 변화에 의해 발생하는 특성 변화를 보정하기도 한다.
도 1은 일반적인 퓨즈 구조를 설명하는 도면이다. 이를 참조하면, 제1 패드(101)와 제2 패드(102) 사이에 퓨즈(110)가 연결된다. 제1 패드(101)와 제2 패드(102)는 각각 소정의 회로 블락과 연결된다. 퓨즈(110)는 폴리실리콘으로 구성되고 폴리실리콘의 최소 공정 폭으로 형성된다.
이러한 퓨즈 구조에서는 제1 패드(101)와 제2 패드(102) 사이에 과전류를 흘려 퓨즈(110)를 절단시킨다. 그런데, 이 퓨즈(110)는 과전류가 흐르는 길이 방향으로 동일한 저항 값을 갖기 때문에, 정교하게 절단되지 못하는 문제점을 안고 있다. 퓨즈(110)가 정교하게 절단되지 못하여 미절단된 경우에는 메모리 장치의 오동작 또는 고주파 제품의 특성 오류 등의 문제점을 일으킨다.
그러므로, 보다 정교하게 퓨즈를 절단할 수 있는 퓨즈 구조의 존재가 요구된다.
본 발명의 목적은 정교하게 절단 가능한 퓨즈 구조를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일예에 따른 퓨즈 구조는 제1 패드; 제2 패드; 제1 패드와 연결되는 쪽에 제1 폭으로 형성되는 제1 부분; 제2 패드와 연결되는 쪽에 제1 폭으로 형성되는 제2 부분; 및 제1 부분과 제2 부분 사이에 제1 폭보다는 좁은 폭인 제2 폭으로 형성되는 제3 부분으로 구성된다. 퓨즈의 제1 내지 제3 부분은 폴리실리콘막으로 형성되고, 제3 부분의 제2 폭은 폴리실리콘막의 최소 공정 선폭인 것이 바람직하다.
상기 목적을 달성하기 위하여, 본 발명의 다른 예에 따른 퓨즈 구조는 제1 패드; 제2 패드;제1 패드와 연결되는 길이 방향에 실리사이드막이 도포된 제1 부분; 제2 패드와 연결되는 길이 방향에 실리사이드막이 도포된 제2 부분; 및 제1 부분과 제2 부분 사이에 실리사이드막이 도포되지 않은 제3 부분으로 구성된다.
상기 목적을 달성하기 위하여, 본 발명의 더욱 다른 예에 따른 퓨즈 구조는 제1 패드; 제2 패드; 제1 패드와 연결되는 쪽에 제1 폭으로 형성되고 그 상단부에 실리사이드막이 형성되는 제1 부분; 제2 패드와 연결되는 쪽에 제1 폭으로 형성되고 그 상단부에 실리사이드막으로 형성되는 제2 부분; 및 제1 부분과 제2 부분 사이에 제1 폭보다는 좁은 폭인 제2 폭으로 형성되는 제3 부분으로 구성된다.
더욱 바람직하기로, 퓨즈의 제1 내지 제3 부분은 폴리실리콘막으로 형성되고 폴리실리콘막의 최소 공정 선폭인 것이 적합하다.
따라서, 본 발명의 퓨즈 구조들에 의하면, 퓨즈 내 좁은 선폭 부분이 과전류에 의해 절단되거나 퓨즈 내 저항 값이 크게 나타나는 부분이 과전류에 의해 절단되기 때문에, 그 절단된 태양이 보다 정교하고 확실하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 제1 실시예에 따른 퓨즈 구조를 설명하는 도면이다. 이를 참조하면, 제1 패드(201)와 제2 패드(202) 사이에 선폭이 다른 퓨즈(210)가 연결된다. 퓨즈(210)는 제1 패드(201)와 연결되는 쪽에 제1 폭으로 구성되는 제1 부분(211), 제2 패드(202)와 연결되는 쪽의 제1 폭으로 구성되는 제2 부분(213), 그리고 제1 부분(211)과 제2 부분(213) 사이에 제2 폭으로 구성되는 제3 부분(212)으로 구성된다.
이러한 퓨즈 구조에서는 제1 패드(201)과 제2 패드(202) 사이에 과전류를 흘리게 되면, 퓨즈(210)의 제3 부분(212)이 정교하게 절단된다. 이는 제3 부분(212)의 저항 값이 제1 부분(211) 또는 제2 부분(213)의 저항 값보다 크기 때문에, 제3 부분(212)이 순간적인 과부하에 의해 절단되기 때문이다.
도 3은 본 발명의 제2 실시예에 따른 퓨즈 구조를 설명하는 도면이다. 이를 참조하면, 제1 패드(301)와 제2 패드(302) 사이에 동일한 선폭을 갖는 퓨즈(310)가 연결된다. 퓨즈(310)는 제1 패드(301)와 연결되는 길이 방향에 실리사이드막이 도포된 제1 부분(311), 제2 패드(302)와 연결되는 길이 방향에 실리사이드막이 도포된 제2 부분(313), 그리고 제1 부분(311)과 제2 부분(313) 사이에 실리사이드막이 도포되지 않은 제3 부분(312)으로 구성된다.
퓨즈(310)의 제1 부분(311)과 제2 부분(313)의 실리사이드막은 해당 부분의 저항 값을 낮추기 위하여 폴리실리콘 위에 실리사이드 공정에 의해 형성되는 것으로, 실리사이드막 공정 대신에 제1 부분(311)과 제2 부분(313)에 이온 주입 공정을 행할 수도 있다.
본 실시예에서는 퓨즈(310)의 선폭이 다양한 너비로 동일하게 구성될 수 있는 데, 퓨즈(310)를 구성하는 폴리실리콘의 공정상 최소 선폭으로 구성되는 것이 바람직하다. 이는 제1 패드(301)와 제2 패드(302) 사이의 과전류에 의해 퓨즈(310)의 제3 부분(312)이 보다 쉽게 절단되도록 하기 위함이다.
마찬가지로, 본 실시예의 퓨즈 구조에서도 제1 패드(301)과 제2 패드(302) 사이에 과전류를 흘리게 되면, 퓨즈(310)의 제3 부분(312)이 정교하게 절단된다. 이는 제3 부분(312)의 저항 값이 제1 부분(311) 또는 제2 부분(313)의 저항 값보다 크기 때문에, 제3 부분(312)이 순간적인 과부하에 의해 절단되기 때문이다.
따라서, 본 발명의 퓨즈 구조들은 과전류에 의해 보다 정교하고 확실하게 절단된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 발명의 제1 실시예에서는 퓨즈 내 넓은 선폭과 좁은 선폭을 갖는 부분들을 구비하여 좁은 선폭 부분이 정교하게 절단되는 예에 대하여, 그리고 제2 실시예에서는 퓨즈 내 실리사이드막으로 도포된 부분과 도포되지 않은 부분을 구비하여 도포되지 않은 부분이 정교하게 절단되는 예에 대하여 기술하고 있으나, 이 실시예들을 조합하여 퓨즈 내 넓은 선폭과 좁은 선폭을 갖는 부분들을 구비하되 넓은 선폭 부분을 실리사이드막 처리하여 그 저항 값을 더욱 줄여서 좁은 선폭 부분의 실리사이드막 처리되지 않은 부분을 정교하게 절단하는 것도 가능함은 당업자에게 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 퓨즈 구조들에 의하면, 퓨즈 내 좁은 선폭 부분이 과전류에 의해 절단되거나 퓨즈 내 저항 값이 크게 나타나는 부분이 과전류에 의해 절단되기 때문에, 그 절단된 태양이 보다 정교하고 확실하다.
도 1은 일반적인 퓨즈 구조를 설명하는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 퓨즈 구조를 설명하는 도면이다.
도 3은 본 발명의 제2 실시예에 따른 퓨즈 구조를 설명하는 도면이다.
Claims (9)
- 제1 패드;제2 패드;상기 제1 패드와 연결되는 쪽에 제1 폭으로 형성되는 제1 부분;상기 제2 패드와 연결되는 쪽의 상기 제1 폭으로 형성되는 제2 부분; 및상기 제1 부분과 상기 제2 부분 사이에 상기 제1 폭보다는 좁은 폭인 제2 폭으로 형성되는 제3 부분을 구비하는 것을 특징으로 하는 퓨즈 구조.
- 제1항에 있어서, 상기 퓨즈의 제1 내지 제3 부분은폴리실리콘막으로 형성되는 것을 특징으로 하는 퓨즈 구조.
- 제2항에 있어서, 상기 제3 부분의 제2 폭은상기 폴리실리콘막의 최소 공정 선폭인 것을 특징으로 하는 퓨즈 구조.
- 제1 패드;제2 패드;상기 제1 패드와 연결되는 길이 방향에 실리사이드막이 도포된 제1 부분;상기 제2 패드와 연결되는 길이 방향에 상기 실리사이드막이 도포된 제2 부분; 및상기 제1 부분과 상기 제2 부분 사이에 실리사이드막이 도포되지 않은 제3 부분을 포함하는 것을 특징으로 하는 퓨즈 구조.
- 제4항에 있어서, 상기 퓨즈의 제1 내지 제3 부분은폴리실리콘막으로 형성되는 것을 특징으로 하는 퓨즈 구조.
- 제5항에 있어서, 상기 퓨즈의 제1 내지 제3 부분은상기 폴리실리콘막의 최소 공정 선폭인 것을 특징으로 하는 퓨즈 구조.
- 제1 패드;제2 패드;상기 제1 패드와 연결되는 쪽에 제1 폭으로 형성되고 그 상단부에 실리사이드막이 형성되는 제1 부분;상기 제2 패드와 연결되는 쪽에 상기 제1 폭으로 형성되고 그 상단부에 상기 실리사이드막으로 형성되는 제2 부분; 및상기 제1 부분과 상기 제2 부분 사이에 상기 제1 폭보다는 좁은 폭인 제2 폭으로 형성되는 제3 부분을 구비하는 것을 특징으로 하는 퓨즈 구조.
- 제7항에 있어서, 상기 퓨즈의 제1 내지 제3 부분은폴리실리콘막으로 형성되는 것을 특징으로 하는 퓨즈 구조.
- 제8항에 있어서, 상기 퓨즈의 제1 내지 제3 부분은상기 폴리실리콘막의 최소 공정 선폭인 것을 특징으로 하는 퓨즈 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030060201A KR20050022620A (ko) | 2003-08-29 | 2003-08-29 | 정교하게 절당 가능한 퓨즈 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030060201A KR20050022620A (ko) | 2003-08-29 | 2003-08-29 | 정교하게 절당 가능한 퓨즈 구조 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050022620A true KR20050022620A (ko) | 2005-03-08 |
Family
ID=37230455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030060201A KR20050022620A (ko) | 2003-08-29 | 2003-08-29 | 정교하게 절당 가능한 퓨즈 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20050022620A (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100834237B1 (ko) * | 2006-12-26 | 2008-05-30 | 동부일렉트로닉스 주식회사 | 퓨즈를 가지는 반도체 장치 |
KR100856318B1 (ko) * | 2007-06-25 | 2008-09-03 | 주식회사 동부하이텍 | 반도체 소자용 퓨즈 |
KR100896912B1 (ko) * | 2006-03-27 | 2009-05-12 | 삼성전자주식회사 | 전기적 퓨즈를 포함하는 반도체 소자 |
-
2003
- 2003-08-29 KR KR1020030060201A patent/KR20050022620A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100896912B1 (ko) * | 2006-03-27 | 2009-05-12 | 삼성전자주식회사 | 전기적 퓨즈를 포함하는 반도체 소자 |
KR100834237B1 (ko) * | 2006-12-26 | 2008-05-30 | 동부일렉트로닉스 주식회사 | 퓨즈를 가지는 반도체 장치 |
KR100856318B1 (ko) * | 2007-06-25 | 2008-09-03 | 주식회사 동부하이텍 | 반도체 소자용 퓨즈 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7795699B2 (en) | Semiconductor device | |
KR960705371A (ko) | 전자 장치 및 그의 제조 방법(manufacture of electronic devices comprising thin-film circuitry) | |
US9831055B2 (en) | Surface mount electrical fuse with a support bridge | |
US5844296A (en) | Space saving laser programmable fuse layout | |
KR20050022620A (ko) | 정교하게 절당 가능한 퓨즈 구조 | |
US20070007620A1 (en) | Fuse box of semiconductor device | |
US20070216514A1 (en) | Semiconductor device | |
KR100338842B1 (ko) | 점유 면적이 적은 용장성 퓨즈블록 | |
JP2009295673A (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
JPH0383361A (ja) | 半導体装置 | |
KR970072381A (ko) | 이에스디(esd) 보호회로의 구조 및 제조방법 | |
US8629049B2 (en) | Electrically programmable fuse using anisometric contacts and fabrication method | |
KR20010029286A (ko) | 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치 | |
KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
US6210995B1 (en) | Method for manufacturing fusible links in a semiconductor device | |
KR100305074B1 (ko) | 반도체 소자의 리페어용 퓨즈박스 형성방법 | |
KR20030020975A (ko) | 터미널 비아 퓨즈 윈도우를 통과하는 배선 | |
KR20000043832A (ko) | 반도체 메모리의 퓨즈 구조 | |
JPH07153910A (ja) | 半導体基板上の絶縁構造 | |
KR100355603B1 (ko) | 반도체소자의 앤티퓨즈 형성방법 | |
KR100301806B1 (ko) | 반도체장치 | |
JPS63161641A (ja) | 半導体記憶装置 | |
KR20010094353A (ko) | 메모리 반도체 소자의 퓨즈 | |
KR0165393B1 (ko) | 고속 낸드형 불휘발성 메몰리 셀 | |
KR950025959A (ko) | 반도체 메모리 소자의 리페어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |