JPH07153910A - 半導体基板上の絶縁構造 - Google Patents

半導体基板上の絶縁構造

Info

Publication number
JPH07153910A
JPH07153910A JP32586193A JP32586193A JPH07153910A JP H07153910 A JPH07153910 A JP H07153910A JP 32586193 A JP32586193 A JP 32586193A JP 32586193 A JP32586193 A JP 32586193A JP H07153910 A JPH07153910 A JP H07153910A
Authority
JP
Japan
Prior art keywords
insulating
insulating layer
semiconductor substrate
conductive film
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32586193A
Other languages
English (en)
Inventor
Mikio Mukai
幹雄 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32586193A priority Critical patent/JPH07153910A/ja
Publication of JPH07153910A publication Critical patent/JPH07153910A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 絶縁部を介して半導体基板上に導電膜が形成
された絶縁構造において、導電膜が各種ヒューズとし
て、あるいは各種抵抗体として使用される場合も、構造
を不安定にすることなく下地絶縁部に損傷等の不都合が
生じないようにする。 【構成】 絶縁部3を介して半導体基板1上にヒューズ
や抵抗体等として利用される導電膜2が形成された半導
体基板上の絶縁構造で、絶縁部が複数の絶縁層3A,3
Bからなり、少なくとも最下層の絶縁層3Aに接するそ
の直上の絶縁層3Bは、最下層の絶縁層3Aとは異なる
絶縁材料から形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板上の絶縁構
造に関し、特に、絶縁部を介して半導体基板上に導電膜
が形成された半導体基板上の絶縁構造に関する。本発明
の絶縁構造は、半導体装置のヒューズ構造、または半導
体装置の製造工程時に用いるヒューズ構造として利用で
き、あるいは半導体装置における各種抵抗値調整用の抵
抗体導電膜を備えた構造として利用することができる。
(この分野の技術として例えば実開昭62−17703
7号公報参照。)
【0002】
【従来の技術】従来より、絶縁部を介して半導体基板上
に導電膜が形成された構造が、例えば半導体装置のヒュ
ーズ構造、即ち過大電流が流れた時導電膜が切れる構造
として、または製造工程中は導通のため導電膜を要する
が、製造後は不要となるのでカットすべき構造として用
いられている。あるいは各種半導体装置における各種抵
抗値調整用の抵抗体導電膜、即ち導電膜を適宜切ること
により抵抗値を変えたり抵抗値バランスを変える構造と
して用いられている。
【0003】従来のこの種の技術について、半導体装置
製造工程中は導電膜により導通を確保して、ある時期に
これをレーザー光等で破壊してカットするヒューズ構造
を例にとって説明する。
【0004】図5に示すのは、シリコン等の半導体基板
1上に設けられたSiO2 等からなる絶縁部3をなす絶
縁層の上面に、ポリシリコン等からなる導電膜2がヒュ
ーズとして設けられている構造である。この導電膜(ヒ
ューズ)2は、導通が不要になる時点でレーザー光で破
壊してカットするが、この破壊の時に、その下部の絶縁
部3が損傷を受け、絶縁構造が不良となることがある。
これを回避するため、図5に示す従来技術にあっては、
絶縁部3に空洞10が設けられている。この空洞10の
存在により、レーザー光によりヒューズをなす導電膜2
を破壊する時も、絶縁部3に与えられる損傷は小とな
る。また導電膜(ヒューズ)2の一部が残ることもなく
なる(特開平3−169049号公報参照)。
【0005】このように、半導体基板1の絶縁部3上に
設けた導電膜(ヒューズ)2の下部に空洞10を形成す
ることにより、半導体集積回路の信頼性の向上を図る技
術が従来技術として知られているわけであるが、この技
術では上記した効果の反面、導電膜(ヒューズ)2が空
洞10の上に形成されているので、構造上不安定とな
り、これによる信頼性上の問題が残る。
【0006】なお図5中、符号4はカバー膜であり、5
A,5Bはヒューズをなす導電膜2の電極である。
【0007】
【発明の目的】本発明は、上記従来技術の問題点に鑑み
てなされたもので、絶縁部を介して半導体基板上に導電
膜が形成された絶縁構造において、上記導電膜が各種ヒ
ューズとして、あるいは各種抵抗体として使用される場
合も、構造上の不安定性をもたらすことなく、その使用
の態様によっても下地絶縁部に損傷等の不都合が生じな
いようにした半導体基板上の絶縁構造を提供することを
目的とする。
【0008】
【問題点を解決するための手段】本出願の請求項1の発
明は、絶縁部を介して半導体基板上に導電膜が形成され
た半導体基板上の絶縁構造において、前記絶縁部が複数
の絶縁層からなり、少なくとも最下層の絶縁層に接する
その直上の絶縁層は、最下層の絶縁層とは異なる絶縁材
料から形成されていることを特徴とする半導体基板上の
絶縁構造であって、これにより上記目的を達成するもの
である。
【0009】本出願の請求項2の発明は、絶縁部が、半
導体基板上にあって該半導体基板に接する第1の絶縁層
と、該第1の絶縁層と導電膜との間に存在しかつ第1の
絶縁層とは異なる絶縁材料から形成されている第2の絶
縁層とからなることを特徴とする請求項1に記載の半導
体基板の絶縁構造であって、これにより上記目的を達成
するものである。
【0010】本出願の請求項3の発明は、絶縁部が、半
導体基板上にあって該半導体基板に接する第1の絶縁層
と、導電膜の直下に存在する第2の絶縁層と、該第1,
第2の絶縁層との間にあって第1の絶縁層とは異なる絶
縁材料から形成されている第3の絶縁層とからなること
を特徴とする請求項1に記載の半導体基板の絶縁構造で
あって、これにより上記目的を達成するものである。
【0011】本出願の請求項4の発明は、導電膜が、ヒ
ューズを構成するものであることを特徴とする請求項1
ないし3のいずれかに記載の半導体基板上の絶縁構造で
あって、これにより上記目的を達成するものである。
【0012】本出願の請求項5の発明は、導電膜が、抵
抗体導電膜を構成するものであることを特徴とする請求
項1ないし3のいずれかに記載の半導体基板上の絶縁構
造であって、これにより上記目的を達成するものであ
る。
【0013】
【作用】本発明によれば、導電膜の下層の絶縁部が2以
上の絶縁層から成る多層構造をなすので、導電膜をヒュ
ーズとしてこれをレーザー光等で破壊して使用する場合
などもその破壊時の損傷は最下層の絶縁層までは及ば
ず、信頼性が高い。かつ、空洞を設ける場合と違って、
構造的にも安定である。過電流により切れる構造ヒュー
ズとして使用する場合も、破壊時の熱等によるダメージ
によって絶縁部が損傷を受けることを防止できる。抵抗
体導電膜として抵抗値調整のために破壊して用いる場合
も、同様に絶縁部への損傷等の悪影響を回避できる。
【0014】
【実施例】以下、本発明の実施例について、図面を参照
して説明する。但し当然のことではあるが、本発明は以
下に述べる実施例により限定を受けるものではない。
【0015】実施例1 この実施例は、本発明を、プログラマブルヒューズの構
造として具体化したものであり、このヒューズ構造は、
例えばメモリ装置のオン/オフのヒューズとして用いる
ことができるものである。
【0016】本実施例を図1に示す。この実施例は、図
1に示すように、絶縁部3を介して半導体基板1上にヒ
ューズ(もしくは抵抗体)として機能する導電膜2が形
成された半導体基板上の絶縁構造であって、前記絶縁部
3は複数の絶縁層3A,3Bからなり、少なくとも最下
層の絶縁層3Aに接するその直上の絶縁膜3Bは、最下
層の絶縁膜3Aとは異なる絶縁材料から形成されている
ものである。
【0017】特に、本実施例の絶縁部3は、半導体基板
1上にあって該半導体基板1に接する第1の絶縁層3A
と、該第1の絶縁層3Aと導電膜2との間に存在しかつ
第1の絶縁層3Aとは異なる絶縁材料から形成されてい
る第2の絶縁層3Bとから成るものである。
【0018】更に詳しくは、図1において、半導体基板
1、電極5A,5B、カバー膜4は、従来技術を示した
図5と同様の構造をとる。
【0019】図1において、符号2はポリシリコン等か
らなる導電膜で、ヒューズまたは抵抗体(抵抗)層をな
している。
【0020】この導電膜2(ヒューズまたは抵抗層)の
下部に、第2の絶縁層3B(絶縁層B)が、第1の絶縁
層3A(絶縁層A)の中に埋め込まれるような形態で構
成される。
【0021】第1の絶縁層3A(絶縁層A)は、本実施
例においてはSiO2 等を使用する。第2の絶縁層3B
(絶縁層8)は、絶縁層Aとは異種で、BPSGとかS
OGとかの、比較的柔らかい材質のものを使用する。即
ち、レーザー光により導電膜2を破壊する時も、その損
傷を吸収できるものとする。
【0022】このように第1、第2の絶縁層3A,3B
(絶縁層A,B)が互いに異種材料であり、両者の界面
でダメージをストップできるので、これにより上記に説
明したようにレーザー光により導電膜2を切るときも悪
影響はなく、よって信頼性も向上し、構造的にも安定で
ある。
【0023】上記では、導電膜はポリシリコン(例えば
AsやPをドープした不純物含有ポリシリコン)とした
が、その他金属であるAlやCuであってもよい。
【0024】実施例2 本実施例は、図2に示すように、絶縁部3が、半導体基
板1上にあって該半導体基板1に接する第1の絶縁層3
Aと、導電膜2の直下に存在する第2の絶縁層3Bと、
該第1,第2の絶縁層3A,3Bとの間にあって第1の
絶縁層3Aとは異なる絶縁材料から形成されている第3
の絶縁層3Cとから成る構造をとっている。
【0025】半導体基板1、電極5A,5B、カバー膜
4について、及びポリシリコン等から成る導電膜により
ヒューズまたは抵抗層を形成することについては、実施
例1と同様である。
【0026】本実施例において、第1の絶縁層3A(絶
縁層A)についても、実施例1と同様、SiO2 等を用
いることができる。
【0027】第3の絶縁層3C(絶縁層C)は、BPS
GとかSOGとかの、比較的柔らかい材質のもので、レ
ーザー光により導電膜2(ヒューズまたは抵抗層)を破
壊すした時の損傷を吸収できるものとする。第2の絶縁
層3B(絶縁層B)は、SiO2 でもよいが、第3の絶
縁層3Cとは異なる材質のものを用いるのがよい。
【0028】本実施例は、導電膜2(ヒューズまたは抵
抗層)の下部に、2層の絶縁層2A,2Bに更にその2
層構造の間にバッファー層となる第3の絶縁層3C(絶
縁層C)を設けるので、レーザー光でヒューズまたは抵
抗層としての導電膜2を破壊するときの損傷が第2の絶
縁層3Bにのみ、ないしはこれと第3の絶縁層3Cに限
られ、下層の第1の絶縁層3Aに至らないので、信頼性
が向上する。かつ、構造的にも安定である。
【0029】実施例3 この実施例は、図1,図2の構造をプログラマブルヒュ
ーズとして使用したものである。図3,図4に本実施例
を示す。図3は集積回路に使用されるトリミング可能な
抵抗11〜14を示す。図3に示されたように、抵抗体
11〜14を複数本並列に接続しておき、そのうちの1
本を全部、あるいは部分的に切ったり、または一本以上
を切ることにより、抵抗値を所望の値に変更できる。例
えば、図3の抵抗11に×印で示すように、ここを破壊
して、抵抗体の調整が可能であり、このような場合に、
図1,図2の導電膜2(抵抗体)をカットする。
【0030】図4に示すのは、ペア抵抗として使用した
場合である。通常集積回路の場合、抵抗をペアで使用す
る場合が多い。例えば抵抗体15,16と、抵抗体1
7,18とをペアで用いる。このとき、製造上の理由に
より抵抗値のペアにスペックからの差が発生した場合な
ど、一方の抵抗体15,16のうちの一本または一部ま
たはまたは複数個を、例えば抵抗15に×印で示すよう
に切って調整を行い、ペア比を所望の値に変更できるの
で、この場合に上記と同様、図1,図2の構造を用いる
ものである。
【0031】
【発明の効果】本発明によれば、絶縁部を介して半導体
基板上に導電膜が形成された絶縁構造において、上記導
電膜が各種ヒューズとして、あるいは各種抵抗体として
使用される場合も、その使用の態様により下地絶縁部に
損傷等の不都合が生じないようにした構造を、構造上の
不安定性をもたらすことなく得ることができた。
【図面の簡単な説明】
【図1】実施例1の絶縁構造を示す断面図である。
【図2】実施例2の絶縁構造を示す断面図である。
【図3】実施例3の説明図である(1)。
【図4】実施例3の説明図である(2)。
【図5】従来技術を示す。
【符号の説明】
1 半導体基板 2 導電膜(ヒューズ、抵抗体) 3 絶縁部 3A 第1の絶縁層 3B 第2の絶縁層 3C 第3の絶縁層 4 カバー膜 5A 電極 5B 電極

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】絶縁部を介して半導体基板上に導電膜が形
    成された半導体基板上の絶縁構造において、 前記絶縁部が複数の絶縁層からなり、少なくとも最下層
    の絶縁層に接するその直上の絶縁層は、最下層の絶縁層
    とは異なる絶縁材料から形成されていることを特徴とす
    る半導体基板上の絶縁構造。
  2. 【請求項2】絶縁部が、半導体基板上にあって該半導体
    基板に接する第1の絶縁層と、該第1の絶縁層と導電膜
    との間に存在しかつ第1の絶縁層とは異なる絶縁材料か
    ら形成されている第2の絶縁層とからなることを特徴と
    する請求項1に記載の半導体基板の絶縁構造。
  3. 【請求項3】絶縁部が、半導体基板上にあって該半導体
    基板に接する第1の絶縁層と、導電膜の直下に存在する
    第2の絶縁層と、該第1,第2の絶縁層との間にあって
    第1の絶縁層とは異なる絶縁材料から形成されている第
    3の絶縁層とからなることを特徴とする請求項1に記載
    の半導体基板の絶縁構造。
  4. 【請求項4】導電膜が、ヒューズを構成するものである
    ことを特徴とする請求項1ないし3のいずれかに記載の
    半導体基板上の絶縁構造。
  5. 【請求項5】導電膜が、抵抗体導電膜を構成するもので
    あることを特徴とする請求項1ないし3のいずれかに記
    載の半導体基板上の絶縁構造。
JP32586193A 1993-11-30 1993-11-30 半導体基板上の絶縁構造 Pending JPH07153910A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32586193A JPH07153910A (ja) 1993-11-30 1993-11-30 半導体基板上の絶縁構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32586193A JPH07153910A (ja) 1993-11-30 1993-11-30 半導体基板上の絶縁構造

Publications (1)

Publication Number Publication Date
JPH07153910A true JPH07153910A (ja) 1995-06-16

Family

ID=18181442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32586193A Pending JPH07153910A (ja) 1993-11-30 1993-11-30 半導体基板上の絶縁構造

Country Status (1)

Country Link
JP (1) JPH07153910A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339250B1 (en) 1998-07-06 2002-01-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2018088543A (ja) * 2011-05-27 2018-06-07 株式会社半導体エネルギー研究所 半導体装置
JP2021531667A (ja) * 2018-07-27 2021-11-18 テキサス インスツルメンツ インコーポレイテッド 金属壁を備えた薄膜抵抗器を備える集積回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339250B1 (en) 1998-07-06 2002-01-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2018088543A (ja) * 2011-05-27 2018-06-07 株式会社半導体エネルギー研究所 半導体装置
JP2020123755A (ja) * 2011-05-27 2020-08-13 株式会社半導体エネルギー研究所 半導体装置
JP2021531667A (ja) * 2018-07-27 2021-11-18 テキサス インスツルメンツ インコーポレイテッド 金属壁を備えた薄膜抵抗器を備える集積回路

Similar Documents

Publication Publication Date Title
KR0157348B1 (ko) 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
US7242072B2 (en) Electrically programmable fuse for silicon-on-insulator (SOI) technology
JPS6359252B2 (ja)
KR0146284B1 (ko) 반도체 기판상의 가용성 링크 제조방법
JP5430879B2 (ja) 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
JPH07153910A (ja) 半導体基板上の絶縁構造
JP2913768B2 (ja) 半導体装置
JPS60231350A (ja) 半導体装置
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
JPH0917872A (ja) 半導体装置
JPH04365351A (ja) 半導体集積回路装置
JPH0521604A (ja) 半導体装置のヒユーズ構造
JP2952581B2 (ja) アンチヒューズの形成方法
JP4395941B2 (ja) 任意電圧発生構造及びこれを用いた固体撮像素子
JPH0541481A (ja) 半導体集積回路
JP2007311372A (ja) 半導体装置及びその製造方法
JP2004304002A (ja) 半導体装置
JP3171977B2 (ja) 半導体装置
JPH0553072B2 (ja)
US20080251886A1 (en) Fuse structure, and semiconductor device
JP2004335608A (ja) 半導体装置
JPH11150187A (ja) 半導体集積回路装置
JPS61110447A (ja) 半導体装置
JPS61147548A (ja) 半導体集積回路装置
JPS62172739A (ja) 半導体集積回路