KR20010029286A - 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치 - Google Patents

다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치 Download PDF

Info

Publication number
KR20010029286A
KR20010029286A KR1019990042035A KR19990042035A KR20010029286A KR 20010029286 A KR20010029286 A KR 20010029286A KR 1019990042035 A KR1019990042035 A KR 1019990042035A KR 19990042035 A KR19990042035 A KR 19990042035A KR 20010029286 A KR20010029286 A KR 20010029286A
Authority
KR
South Korea
Prior art keywords
laser fuses
memory device
fuses
semiconductor memory
laser
Prior art date
Application number
KR1019990042035A
Other languages
English (en)
Other versions
KR100316716B1 (ko
Inventor
윤홍일
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990042035A priority Critical patent/KR100316716B1/ko
Priority to US09/672,924 priority patent/US6448626B1/en
Publication of KR20010029286A publication Critical patent/KR20010029286A/ko
Application granted granted Critical
Publication of KR100316716B1 publication Critical patent/KR100316716B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리 장치에 관한 것으로, 반도체 메모리 장치는 다수개의 레이저 퓨즈들을 구비하고, 다수개의 레이저 퓨즈들은 다수개의 레이저 퓨즈들의 일단들이 포함되는 제1 영역과 다수개의 레이저 퓨즈들의 타단들이 포함되는 제2 영역 및 다수개의 퓨즈들이 퓨징되는 퓨징 영역으로 구분되고, 퓨징 영역에 포함되는 레이저 퓨즈들은 상기 제1 영역 및 제2 영역에 포함되는 레이저 퓨즈들과 소정 각도를 갖도록 경사지게 형성됨으로써 퓨즈 영역의 면적 및 폭이 감소된다.

Description

다수개의 레이저 퓨즈들을 구비하는 반도체 메모리 장치{Semiconductor memory device having a plurality of laser fuses}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 레이저 퓨즈 박스를 갖는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 그 제조가 완료되면 규정대로 동작하는지를 판별하기 위해 여러 가지 테스트 파라메타(Parameter)들을 이용하여 테스트된다. 여러 가지 테스트 파라메타들 중 하나라도 불량이 되면 반도체 메모리 장치는 페기처분된다. 그런데, 데이터를 저장하는 노말 메모리 셀(Normal Memory Cell)을 다수개 구비하는 반도체 메모리 장치를 테스트하는 과정에서 상기 노말 메모리 셀들 중 일부가 불량인 경우에는 상기 불량인 메모리 셀은 리던던시(Redundancy) 메모리 셀로 대체될 수가 있다. 그러면, 반도체 메모리 장치는 정상적으로 동작할 수가 있다. 노말 메모리 셀들과 리던던시 메모리 셀들은 퓨즈들을 통해 반도체 메모리 장치의 제어 회로들과 연결된다. 이와 같이, 불량 메모리 셀이 발생할 경우 상기 불량 메모리 셀에 연결된 퓨즈는 오픈(open)되고, 그 대신 리던던시 메모리 셀이 연결됨으로써 반도체 메모리 장치는 페기되지 않고 정상적으로 동작하게 된다.
고집적 메모리를 갖는 반도체 메모리 장치는 그 제조 가격이 매우 높기 때문에 하나라도 불량이 발생하면 손실이 크다. 때문에 리던던시 메모리 셀들을 구비하여 불량 메모리 셀들을 대체하는 것이다. 반도체 메모리 장치에 이용되는 퓨즈로는 과전류에 의해 절단되는 전기 퓨즈(Electrical Fuse), 레이저 빔(Laser Beam)에 의해 절단되는 레이저 퓨즈(Laser Fuse) 등이 있다. 이 중에 절단 방법이 단순하고 확실하며 설계도 용이한 레이저 퓨즈가 널리 이용되고 있다. 전기 퓨즈는 EEPROM(Electrical Erasable Programmable Read Only Memory) 반도체 메모리 장치에 주로 이용되며, 레이저 퓨즈는 DRAM(Dynamic Random Access Memory) 계열에 많이 이용된다.
도 1은 종래의 반도체 메모리 장치에 구비되는 레이저 퓨즈 박스를 도시한 도면이다. 도 1을 참조하면, 종래의 반도체 메모리 장치(101)에 이용되는 레이저 퓨즈들(111∼114)은 일정한 폭(D)과 간격(space)(E1)을 가지고 있으며, 레이저 퓨즈들(111∼114)은 레이저 빔에 의해 퓨징(fusing)되는 퓨징 영역(121)을 가지고 있다. 레이저 퓨즈들(111∼114)은 퓨징 영역(121)의 길이(L1) 방향에 대해 직각을 이루고 있다.
도 1에 도시된 바와 같이 레이저 퓨즈들(111∼114)이 퓨징 영역(121)의 길이(L1) 방향에 대해 직각을 이루고 있기 때문에 퓨징 영역(121)이 감소되는데는 한계가 있다. 퓨징 영역(121)이 감소되지 않음으로 인하여 반도체 메모리 장치(101)의 크기가 감소되는 것도 그 영향을 받게 된다. 레이저 퓨즈들(111∼114)이 퓨징 영역(121)의 길이(L1) 방향에 대해 직각을 이루는 상태에서 퓨징 영역(121)을 감소시키기 위해서는 레이저 스폿 사이즈(laser spot size)가 작아져야하는데, 이것은 쉽게 해결될 수 있는 일이 아니다. 따라서, 반도체 메모리 장치(101)의 크기를 감소시키기 위한 한가지 방법으로 퓨징 영역(121)의 면적을 감소시킬 수 있는 방법이 요구되고 있다.
또한, 미국 특허(#5,747,869)에서는 레이저 퓨즈들(101∼103, 101′∼103′)은 폭이 좁은 단들(101a∼103a)과 폭이 넓은 단들(101b∼103b)을 가지고 있다. 이 중에서 레이저 퓨즈들(101∼103, 101′∼103′)이 퓨징되는 곳은 폭이 넓은 단들(101b∼103b)이며, 폭이 넓은 단들(101b∼103b)은 퓨징에 필요한 소정의 길이를 가지고 있어야 한다. 이로 인하여 레이저 퓨즈들(101∼103, 101′∼103′)의 길이가 길어지므로 퓨즈 영역의 폭은 감소되지 않는다.
본 발명이 이루고자하는 기술적 과제는 퓨즈 영역의 폭이 감소되는 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 반도체 메모리 장치에 구비되는 레이저 퓨즈 박스를 도시한 도면.
도 2는 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 레이저 퓨즈 박스를 도시한 도면.
도 3은 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 레이저 퓨즈 박스를 도시한 도면.
도 4는 본 발명에 따른 레이저 퓨즈를 적용하는 반도체 메모리 장치의 일부를 도시한 블록도.
상기 기술적 과제를 해결하기 위하여 본 발명은,
반도체 메모리 장치에 있어서, 상기 반도체 메모리 장치는 다수개의 레이저 퓨즈들을 구비하고, 상기 다수개의 레이저 퓨즈들은 상기 다수개의 레이저 퓨즈들의 일단들이 포함되는 제1 영역과 상기 다수개의 레이저 퓨즈들의 타단들이 포함되는 제2 영역 및 상기 다수개의 퓨즈들이 퓨징되는 퓨징 영역으로 구분되고, 상기 퓨징 영역에 포함되는 레이저 퓨즈들은 상기 제1 영역 및 제2 영역에 포함되는 레이저 퓨즈들과 소정 각도를 갖도록 경사진 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
바람직하기는, 상기 퓨징 영역에 포함되는 레이저 퓨즈들의 수직 간격은 상기 제1 영역과 제2 영역에 포함되는 레이저 퓨즈들의 수직 간격보다 더 좁으며, 상기 레이저 퓨즈들은 폴리실리콘 또는 메탈로 형성된다.
바람직하기는 또한, 상기 퓨징 영역에 포함되는 레이저 퓨즈들은 서로 평행하고, 상기 제1 영역에 포함되는 레이저 퓨즈들과 상기 제2 영역에 포함되는 레이저 퓨즈들은 서로 평행하게 배열된다.
상기 본 발명에 의하여 레이저 퓨즈들의 퓨즈 영역의 폭이 감소된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 레이저 퓨즈 박스를 도시한 도면이고, 도 3은 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 레이저 퓨즈 박스를 도시한 도면이다. 도 2를 참조하면, 반도체 메모리 장치(201)는 레이저 퓨즈들(211∼214)을 구비하고, 제1 영역(221), 제2 영역(222), 퓨징(fusing) 영역(223) 및 주변 영역(224)으로 구분된다. 도 3을 참조하면, 반도체 메모리 장치(201)는 레이저 퓨즈들(211∼214)을 구비하고, 제1 영역(321), 제2 영역(322), 퓨징 영역(323) 및 주변 영역(324)으로 구분된다. 제1 영역들(221, 321)에는 레이저 퓨즈들(211∼214)의 일단들이 포함되고, 제2 영역들(222, 322)에는 레이저 퓨즈들(211∼214)의 타단들이 포함된다. 퓨징 영역들(223, 323)에는 레이저 빔에 의하여 퓨징될 레이저 퓨즈들(211∼214)이 포함된다. 도 2에서 퓨징 영역(223)에 포함되는 레이저 퓨즈들(211∼214)은 제1 및 제2 영역들(221, 222)에 포함되는 레이저 퓨즈들(211∼214)과 45°의 각도를 이룬다. 도 3에서 퓨징 영역(223)에 포함되는 레이저 퓨즈들(211∼214)은 제1 및 제2 영역들(321, 322)에 포함되는 레이저 퓨즈들(211∼214)과 70°의 각도를 이룬다.
도 2 및 도 3에 도시된 바와 같이 퓨징 영역들(223, 323)에 포함되는 레이저 퓨즈들(211∼214)이 제1 영역들(221, 321) 및 제2 영역들(222, 322)에 포함되는 레이저 퓨즈들(211∼214)과 소정의 각도를 이루고, 동시에 상기 퓨징 영역들(223, 323)이 상기 레이저 퓨즈들(211∼214)의 중앙 부분에 위치하게 되어 퓨즈 영역의 면적 및 폭들(WT2, WT3)이 감소된다. 구체적으로, 도 1 내지 도 3에서 퓨징 영역들(121, 223, 323) 내의 퓨즈 길이들(F1, F2)이 동일하고 인접 퓨즈간 수직 간격들(E1, E2', E3')이 동일할 경우 즉 (F1=F2)이고 (E1=E2'=E3')일 경우, 도 1에 도시된 퓨징 영역(121)의 면적(X1)과 도 2 및 도 3에 도시된 퓨징 영역들(223, 323)의 면적들(X2,X3)은 다음과 같다. 여기서, 면적들(X1, X2, X3)을 보다 명확하게 비교하기 위하여 도 1에 도시된 퓨징 영역(121)의 퓨즈 길이(F1)는 7[㎛]이고, 퓨징 영역(121)의 길이(L1)는 200[㎛]라고 가정한다. 그러면,
X1 = W1×L1 = F1×L1 = 7[㎛]×200[㎛] = 1400[u㎡],
X2 = W2×L2 = F2cosθ×(L1 + F2sinθ)
= 7cos 45°×(200 + 7sin45°) = 1014[u㎡]
X3 = W3×L3 = F2cosθ×(L1 + F2sinθ)
= 7cos 70°×(200 + 7sin70°) = 495[u㎡]
이다. 수학식 1 내지 3에 나타낸 바와 같이 도 1에 도시된 퓨징 영역(121)의 면적(X1)은 1400[u㎡]인데 반해 도 2 및 도 3에 도시된 퓨징 영역들(223, 323)의 면적들(X2,X3)은 각각 1014[u㎡] 와 495[u㎡]로 감소된다. 이것은 곧, 퓨징 영역들(223, 323)에 포함되는 레이저 퓨즈의 부분들(211∼214)이 제1 영역(221) 및 제2 영역(222)에 포함되는 레이저 퓨즈의 부분들(211∼214)과 소정 각도를 이룸으로써 퓨징 영역들(223, 323)의 면적들(X2, X3)이 퓨징 영역(121)에 비해 대폭적으로 감소된다는 것을 나타낸다.
만일 도 1과 도 2에서 (F1=F2)이고 (E1〈 E2')일 경우, 도 1 및 도 2에 도시된 퓨징 영역들(121, 223)에 포함되는 퓨징 면적들(X1', X2')은 다음과 같다.
X1'= W1×L1'= F1×L1'= F1(N-1)(D+E1),
X2' = W2×L2' = F2cosθ×{(N-1)(D)+}
이다.
수학식 4와 5를 비교하여 면적(X2')이 면적(X1')보다 적게 되려면, 즉, (X2'〈 X1')로 되려면, 다음 수학식 6과 같이 되어야 한다.
F2cosθ×{(N-1)(D)+}〈 F1{(N-1)(D+E1)
= cosθ×{(D+)+()()}〈 (D+E1)
= (Dcosθ+E+)〈 (D+E1)
= (Dcosθ+)〈 D
수학식 6에서 퓨즈의 수(N)가 증가하고 퓨즈간의 수직 간격(E2') 및 각도(θ)가 줄어들수록 면적(X2')은 면적(X1')에 비해 점점 더 감소한다.
퓨징 영역들(223, 323)에 포함되는 레이저 퓨즈들(211∼214)이 제1 영역들(221, 321) 및 제2 영역들(222, 322)에 포함되는 레이저 퓨즈들(211∼214)과 소정 각도를 이룸으로써 퓨징 영역들(223, 323)의 폭들(W2, W3)은 감소되지만 퓨징 영역들(223, 323)의 길이들(L2, L3)은 증가한다. 그러나, 동일한 디자인 룰(design rule)을 적용할 경우 퓨징 영역들(223, 323)의 길이들(L2, L3)의 증가는 허용될 수 있다. 따라서, 퓨징 영역들(223, 323)의 폭들(W2, W31)이 감소됨에 따라 반도체 메모리 장치(201)의 디자인 룰이 보다 효과적일 수 있다.
레이저 퓨즈들(211∼214)의 폭들(D)과 평행 간격들(E2, E3)은 레이저 빔의 레이저 스폿 사이즈(spot size)에 의해 결정된다. 즉, 레이저 퓨즈들(211∼214)의 폭들(D)과 평행 간격들(E2, E3)은 레이저 스폿 사이즈가 작으면 작을수록 줄어들 수가 있다. 레이저 퓨즈들(211∼214)의 폭들(D)과 평행 간격들(E2, E3)은 퓨징시 인접한 레이저 퓨즈들이 손상을 받지 않는 범위 내에서 최소한의 크기로 설계된다.
레이저 퓨즈들(211∼214)은 폴리실리콘(polysilicon)이나 메탈(metal)로 형성된다. 제1 영역들(221, 321)과 제2 영역들(222, 322) 및 주변 영역들(224, 324)은 절연막, 예컨대 산화막 또는 질화막으로 덮이고, 퓨징 영역들(223, 323)은 퓨징 영역들(223, 323)에 포함되는 레이저 퓨즈들(211∼214)이 레이저 빔(laser beam)에 의해 용이하게 절단될 수 있도록 절연막으로 덮이지 않는다. 주변 영역들(224, 324), 제1 영역들(221, 321), 제2 영역들(222, 322) 및 퓨징 영역들(223, 323)은 반도체 메모리 장치(201)의 내부 소자들과 레이저 퓨즈들(211∼214)을 외계 분위기로부터 차단하기 위하여 비활성화층(Passivation Layer), 예컨대 폴리이미드(polyimide)로 피복된다.
도 2 및 도 3에서는 4개의 레이저 퓨즈들(211∼214)만 도시되어있으나, 실제로는 반도체 메모리 장치(201)는 많은 수의 레이저 퓨즈들을 구비할 수 있다.
도 4는 본 발명에 따른 레이저 퓨즈를 적용하는 반도체 메모리 장치(201)의 일부를 도시한 블록도이다. 도 4를 참조하면, 반도체 메모리 장치(201)는 디코더(411), 노말 디코더 드라이버(Normal decoder Driver)(421), 노말 메모리 셀 어레이(Normal Memory Cell Array)(431), 스페어(spare) 디코더 드라이버(423), 및 리던던시 메모리 셀 어레이(433)를 구비한다. 노말 디코더 드라이버(421)는 제1 레이저 퓨즈(211)와 제1 워드라인(441)을 통해서 노말 메모리 셀 어레이(431)에 연결되고, 스페어 디코더 드라이버(423)는 제2 레이저 퓨즈(212)와 제2 워드라인(443)을 통해서 리던던시 메모리 셀 어레이(433)에 연결된다. 제조가 완료된 반도체 메모리 장치(201)는 정상적으로 동작하는 지를 확인하기 위하여 테스트된다. 상기 테스트 과정에서 제1 워드라인(441)에 연결된 노말 메모리 셀들이 모두 정상적으로 동작할 경우, 제2 레이저 퓨즈(212)는 절단되어 외부 데이터는 노말 메모리 셀 어레이(431)에 저장된다. 만일 상기 테스트 과정에서 제1 워드라인(441)에 연결된 노말 메모리 셀들 중 일부가 정상적으로 동작하지 않을 경우 제1 레이저 퓨즈(211)가 절단된다. 따라서, 디코더(411)는 외부 어드레스(Ai)에 의해 제1 워드라인(441)이 선택될 경우 스페어 디코더 드라이버(423)를 통해 제2 워드라인(443)을 활성화시키며, 그에 따라 제1 워드라인(441)에 연결된 메모리 셀들에 저장될 데이터는 제2 워드라인(443)에 연결된 메모리 셀들에 저장된다.
도 4에서는 설명의 편의상 2개의 워드라인들(441,443)을 이용하여 반도체 메모리 장치(201)의 동작을 개략적으로 설명하였으나 반도체 메모리 장치(201)는 다수개의 워드라인들을 구비하며 그에 따라 레이저 퓨즈들(211,212)도 다수개가 구비된다. 또한, 상기 다수개의 레이저 퓨즈들은 반도체 메모리 장치(201)의 여러 가지 다른 회로에도 적용될 수 있다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 레이저 퓨즈들(211∼214)의 면적들(X2, X3)과 폭들(WT2, WT3)이 감소되기 때문에 레이저 퓨즈들(211∼214)을 다수개 구비하는 반도체 메모리 장치(201)의 크기가 감소될 수가 있다. 또한, 퓨징 영역들(223, 323)에 포함되는 레이저 퓨즈들(211∼214)의 수직 간격들(E2', E3')이 증가되므로 퓨징시 인접한 레이저 퓨즈들이 손상을 받을 확률이 더욱 낮아지게 된다. 그로 인하여 반도체 메모리 장치(201)의 신뢰도와 생산성(production throughput)이 향상된다.

Claims (6)

  1. 반도체 메모리 장치에 있어서,
    상기 반도체 메모리 장치는 다수개의 레이저 퓨즈들을 구비하고,
    상기 다수개의 레이저 퓨즈들은 상기 다수개의 레이저 퓨즈들의 일단들이 포함되는 제1 영역과 상기 다수개의 레이저 퓨즈들의 타단들이 포함되는 제2 영역 및 상기 다수개의 퓨즈들이 퓨징되는 퓨징 영역으로 구분되고,
    상기 퓨징 영역에 포함되는 레이저 퓨즈들은 상기 제1 영역 및 제2 영역에 포함되는 레이저 퓨즈들과 소정 각도를 갖도록 경사진 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 퓨징 영역에 포함되는 레이저 퓨즈들의 수직 간격은 상기 제1 영역과 제2 영역에 포함되는 레이저 퓨즈들의 수직 간격보다 더 좁은 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 퓨징 영역에 포함되는 레이저 퓨즈들은 서로 평행한 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 제1 영역에 포함되는 레이저 퓨즈들과 상기 제2 영역에 포함되는 레이저 퓨즈들은 서로 평행한 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 레이저 퓨즈들은 폴리실리콘과 메탈 중 하나로 형성되는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 레이저 퓨즈들은 노말 메모리 셀들 중 일부가 불량일 경우 상기 불량인 일부의 노말 메모리 셀들을 리던던시 메모리 셀들로 대체하는 데 이용되는 것을 특징으로 하는 반도체 메모리 장치.
KR1019990042035A 1999-09-30 1999-09-30 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치 KR100316716B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990042035A KR100316716B1 (ko) 1999-09-30 1999-09-30 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치
US09/672,924 US6448626B1 (en) 1999-09-30 2000-09-28 Semiconductor memory device having a plurality of laser fuses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042035A KR100316716B1 (ko) 1999-09-30 1999-09-30 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR20010029286A true KR20010029286A (ko) 2001-04-06
KR100316716B1 KR100316716B1 (ko) 2001-12-12

Family

ID=19613401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042035A KR100316716B1 (ko) 1999-09-30 1999-09-30 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치

Country Status (2)

Country Link
US (1) US6448626B1 (ko)
KR (1) KR100316716B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119965A (ja) * 2002-09-27 2004-04-15 Samsung Electronics Co Ltd ヒューズ構造及びそれを利用した半導体メモリ装置
KR100480614B1 (ko) * 2002-08-27 2005-03-31 삼성전자주식회사 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7374538B2 (en) * 2000-04-05 2008-05-20 Duke University Methods, systems, and computer program products for ultrasound measurements using receive mode parallel processing
US7137049B2 (en) * 2003-04-29 2006-11-14 Infineon Technologies Ag Method and apparatus for masking known fails during memory tests readouts
JP2009170903A (ja) * 2008-01-16 2009-07-30 Hynix Semiconductor Inc 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
KR101046229B1 (ko) * 2009-03-17 2011-07-04 주식회사 하이닉스반도체 퓨즈를 포함하는 반도체 장치
KR101087860B1 (ko) * 2009-06-30 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 퓨즈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924482B2 (ja) * 1992-08-20 1999-07-26 日本電気株式会社 半導体集積回路装置
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
KR100275750B1 (ko) * 1998-11-05 2000-12-15 윤종용 반도체 메모리 장치의 레이저 퓨즈 박스의 배선 배치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480614B1 (ko) * 2002-08-27 2005-03-31 삼성전자주식회사 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크
US7262479B2 (en) 2002-08-27 2007-08-28 Samsung Electronics Co., Ltd. Layout structure of fuse bank of semiconductor memory device
JP2004119965A (ja) * 2002-09-27 2004-04-15 Samsung Electronics Co Ltd ヒューズ構造及びそれを利用した半導体メモリ装置
JP4668526B2 (ja) * 2002-09-27 2011-04-13 三星電子株式会社 ヒューズ構造

Also Published As

Publication number Publication date
KR100316716B1 (ko) 2001-12-12
US6448626B1 (en) 2002-09-10

Similar Documents

Publication Publication Date Title
KR100317533B1 (ko) 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
KR100333633B1 (ko) 리페어용 퓨즈를 구비한 반도체 장치 및 퓨즈의 레이저트리밍 방법
US7632748B2 (en) Semiconductor device having a fuse barrier pattern and fabrication method thereof
US20060131690A1 (en) Fuse box of semiconductor device and fabrication method thereof
US6172896B1 (en) Layout arrangements of fuse boxes for integrated circuit devices, including bent and straight fuses
KR100316716B1 (ko) 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치
EP0902474A2 (en) Improved laser fuse links and methods therefor
KR100480614B1 (ko) 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크
US6861682B2 (en) Laser link structure capable of preventing an upper crack and broadening an energy window of a laser beam, and fuse box using the same
KR100752662B1 (ko) 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법
US8860175B2 (en) Fuse of semiconductor device and method for forming the same
KR100479295B1 (ko) 터미널 비아 퓨즈 윈도우를 통과하는 배선
US20110101494A1 (en) Semiconductor memory device
JP3239889B2 (ja) リペア用ヒューズを備えた半導体装置およびそのレーザトリミング方法
KR20060011634A (ko) 효율적으로 결함셀을 리페어할 수 있는 반도체 메모리장치 및 그 제조방법
JPS6288338A (ja) 半導体記憶装置
US20090174028A1 (en) Fuse in a Semiconductor Device and Method for Forming the Same
KR0161729B1 (ko) 반도체소자 및 그 제조방법
KR19990004368A (ko) 반도체 소자
JPS63239838A (ja) 半導体装置
JP2002368090A (ja) ヒューズを有する半導体装置
KR20000060983A (ko) 메모리소자의 리던던시셀
JPS63161641A (ja) 半導体記憶装置
JPS6245059A (ja) 半導体不揮発性記憶装置
JPH1117016A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee