JPS63239838A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はダイソートテストの結果に基づいてチップ選
別が行われる半導体装置に関する。

（従来の技術） メモリＩＣなどの半導体装置は、１枚のウェハー上に同
一構成の回路を多数形成した後、個々のチップに分割し
、パッケージに収納することによって完成される。そし
て、各チップは、個々のチップに分割される前にダイソ
ートテスト工程で不良品が選別される。このダイソート
テスト工程では、例えばメモリＩＣの場合にはメモリ中
の全ての番地が正常に動作するかどうかがテストされ、
１１所でも正常に動作しないものがあれば、このチップ
は不良品とされる。従来、このような不良チップに対し
ては、ダイソートテスト装置に備えられているインカー
によって、表面に赤色のインクによるマークがつけられ
る。そして、個々のチップに分割された後に、マークが
つけられているチップのみが選別して取り除かれ、良品
のみがアセンブリ工程でパッケージに収納される。この
後はアセンブリ後のテストが実施される。

ところで、最近ではメモリＩＣの大容量化に伴い、メモ
リの一部の番地が不良でも、他の番地が正常に動作すれ
ば、これを良品として使用する場合が多々ある。このよ
うな場合に、従来ではどのような不良が発生していても
一律に不良品として表面にマークがつけられているので
、個々のチップに分割された後では、マークがつけられ
ているチップにどの程度の不良が発生しているかを知る
ことはできない。従って、この中かられずかな不良しか
発生していないものを直接選別することはできない。ま
た、マークがつけられた不良チップをテストし直すこと
によって選別することができるが、この場合にはテスト
コストが増大する問題がある。また、マークするために
使用される赤色のインクには、半導体装置としての特性
を悪化される汚染物質が多量に含まれている。このため
、再テストにより選別できたとしても、そのチップは信
頼性が劣化する可能性がある。

（発明が解決しようとする問題点） このように従来ではダイソートテスト工程の際に全ての
不良チップの表面に一律にインクによるマークをつける
ようにして゛いるので、一部のみに不良が発生し、部分
的に使用が可能なチップの選別にコストがかかるともに
信頼性の劣化が発生している。従って、この発明では、
部分的に使用が可能なチップもダイソートテスト工程の
後に容易に選別が可能であり、かつ信頼性の劣化も生じ
ない半導体装置を提供することを目的としている。

［発明の構成］ （問題点を解決するための手段） 上記のような目的を達成するため、この発明の半導体装
置は、ダイソートテスト時における各チップの不良発生
箇所に関する情報を書込み領域に書込むようにしている
。

（作用） この発明の半導体装置では、ダイソートテスト時におけ
る各チップの不良発生箇所に関する情報を書込み領域に
書込み、その後、この領域に書込まれた情報を読み取る
ことによって、各チップの良品、不良品の選別が行なえ
るとともに、不良品の場合にその不良の程度を容易に知
ることができる。

（実施例） 以下、図面を参照してこの発明の詳細な説明′する。第
１図はこの発明の半導体装置をメモリＩＣに実施した場
合の各チップのパターン平面図である。図において、１
０はメモリチップ本体であり、このチップ本体１０には
例えば８個のメモリセクション８１〜＄８が設けられて
いる。さらにチップ本体１０の上記メモリセクション以
外の領域、例えばチップの右上の領域にはダイソートテ
スト時における結・果などの各種情報を書込むための情
報書込み部２０が設けられている。

上記情報書込み部２０は第２図に拡大して示すように、
複数の書込み部分（以下、カラムと称する）２１に区分
された多結晶シリコン族で構成されている。そして、こ
の情報書込み部２０の最左端に位置している一つのカラ
ム２１からなる領域工には、そのチップ本体１０内のい
ずれかのセクションに不良ビットが存在しているか否か
を区別するための情報が書込まれるようになっている。

この領域工に隣接した三つのカラム２１からなる領域■
には、不良ビットが存在しているセクションの数に対応
した情報が書込まれるようになっている。この領域■に
隣接した三つのカラム２１からなる各領域■にはそれぞ
れ、不良ビットが存在しているセクションに対応した情
報が書込まれるようになっている。

これらの各領域における情報の書込みは、対応するカラ
ム２１の多結晶シリコン膜を選択的に破壊することによ
り行われる。

このような半導体装置は次のようにしてダイソートテス
トが行われる。すなわち、例えば第３図のパターン平面
図に示すように、あるメモリチップ本体１０をウェハー
状態でダイソートテストした結果、メモリセクションＳ
２内のＸ印で示す２箇所の位置に不良ビットが発生して
いることが確認された場合、そのチップの情報書込み部
２０には次のようにして結果の情報が書込まれる。

このチップには不良ビットが存在しているので、領域工
のカラム２１にレーザービームなどのエネルギービーム
が照射され、この領域■の多結晶シリコン膜が破壊され
、孔が形成される。また、不良ビットが存在しているセ
クションの数はＳ２の１個のみであるため、領域■の三
つのカラム２１のうら最も右側のカラムにエネルギービ
ームが照射され、このカラムの多結晶シリコン膜が破壊
され、孔が形成される。、なお、この領域■の三つのカ
ラムは右から１０進数の１．２．４に対応している。

さらに不良ビットが存在しているセクションはＳ２のみ
であるため、一つの領域■の三つのカラム２１のうち中
央に位置するカラムにエネルギービームが照射され、こ
のカラムの多結晶シリコン膜が破壊され、孔が形成され
る。この領域■の場合にも、三つのカラムは右から１０
進数の１．２゜４に対応している。なお、情報の書込み
に使用されるエネルギービームはレーザービームの他に
エレクトロンビームなどを使用してもよく、さらにはエ
ネルギービームの照射によらない方法、例えば針などに
よる機械的手段を用いるようにしてもよい。

１枚のウェハーにおける各チップのダイソートテストが
終了した後は、個々のチップに分割される。そして、分
割後に各チップの情報書込み部２０に書込まれた情報を
読み取ることにより、良品と不良品の選別を容易に行な
うことができる。すなわち、良品と不良品は、情報層込
み部２０の領域Ｉのカラム２１に孔が形成されている否
かで選別することができる。ざらにそのチップが不良品
である場合に、その不良の程度を容易に知ることができ
る。すなわち、不良品の場合には、情報書込み部２０の
Ｗ４域■及び■で孔が形成されているカラムの位置を調
べればよい。従って、一つのセクションのみに不良ビッ
トが発生しているものを選別したい場合には、新たなテ
ストを行なうことなく、情！１１ｉ込み部２０の領域■
の三つのカラム２１のうち最も右側のカラムにのみ孔が
形成されているものを選別すればよく、また領域■の三
つのカラム２１の中で孔が形成されているカラムの位置
を調べることにより、不良ビットが発生しているセクシ
ョンを特定することができる。

情ｔ！Ｉ書込み部２０に書込まれた情報の読み取りは、
例えば第５図に示すような装置で行なうことができる。

すなわち、メモリチップ本体１０の情報書込み部２０に
おける孔の有無は、光学的手段によるマーク読取り装置
３０によって読み取られる。また、４０はマーク読取り
装置３０のｌ１ｌｔｌｌ装置である。なお、マーク読取
り装Ｍ３０は光学的手段によるものの他に、音波を用い
たマーク読取り装置を使用するようにしてもよい。

このように、上記実施例の半導体装置では、情報書込み
部２０を設け、ここにダイソートテスト時における結果
を書込むようにしたので、ダイソー　−トチスト後に各
チップを良品、１セクション不良品、２セクション不良
品などのように細かく選別することができる。

このため、従来、一部不良品の選別に必要であった再テ
ストが不要となり、選別コストを大幅に削減することが
できる。さらに、選別された一部不良品についても、ア
センブリ後は動作テストが行われるものであるが、予め
不良ビットが存在しているセクションがわかっているの
で、このセクションの動作テストを省略することができ
る。これにより、一部下良品については、動作テストに
要するコストを削減することができる。また、汚染物質
を含むインクを使用しないので、信頼性の劣化の問題も
解消される。

さらに、情報書込み１２０に書込まれた情報の読み取り
結果を、パッケージング後にそのにパッケージの表面に
印字しておくことにより、製品となった後では目視によ
り容易に選別可能になる。

なお、この発明は上記実施例に限定されるものではなく
、種々の変形が可能であり、以下に異なる実施例を説明
する。

［実施例２〕 上記第１の実施例では、不良ビットが存在しているセク
ションの数及びそのセクションの情報を情報書込み部２
０に書込む場合を説明したが、ダイソートテスト工程で
得られたメモリのアクセスタイムやその他の電気的特性
やマージンなどを書込むようにしてもよい。

［実施例３］ ダイソートテスト工程で行なったテスト項目を情報書込
み部２０に書込むようにしてもよい。

［実施例４］ 情報書込み部２０を他の材料で構成してもよい。

例えば、多結晶シリコン族の他にアルミニューム膜、シ
リサイド躾、シリコン窒化１！（ＳｉＮ＋）、シリコン
酸化１１１（ＳｉＯ２）、　アルミナ膜（Ａｌ２Ｏ２＞
などが使用できる。

［実施例５］ 上記第１の実施例では、情報店込み部２０を多結晶シリ
コン族で構成し、情報の書込みを孔の形成によって行な
う場合を説明したが、情報書込み部２０を多結晶シリコ
ン膜からなるヒユーズで構成し、情報の書込みをこのヒ
ユーズの切断で行なうようにしてもよい。この場合、情
報の読取りは電気的に行われる。

［実施例６］ 以上の実施例では、情報書込み部２０を破壊可能な膜材
料で構成し、この躾の一部を破壊することによりマーク
としての孔を形成していたが、情報書込み部２０として
不揮発性メモリを設け、ダイソートテスト工程の際のテ
スト結果をこのメモリに記憶させるように構成してもよ
い。

［実施例７］ 以上の実施例はこの発明をメモリＩＣに実施した場合の
ものであるが、この発明は一般的な論理ＩＣやこれ以外
のＩＣにも実施できる。

［実施例８］ 不良ビット救済のための冗長用メモリセルアレイを備え
たメモリＩＣでは、ダイソートテスト工程の際に冗長用
メモリセルアレイを使用して不良ビット救済を行なう。

このようなメモリＩＣでは、不良ビットが存在する正規
のメモリセルアレイ部分と不良ビット救済用の冗長用メ
モリセルアレイとを、多結晶シリコン膜からなるヒユー
ズの切断によって切替えるようにしている。

第６図（ａ）はこの切替用のヒユーズの構成を示すパタ
ーン平面図である。図において、５１は多結晶シリコン
族、５２はアルミニューム配線、５３は多結晶シリコン
膜５１とはアルミニューム配線５２とを接続するコンタ
クトホールであり、図中右側のヒユーズは多結晶シリコ
ン膜５１にレーザービームが照射され、切断されている
。

このようなヒユーズの切断によって回路接続を変更する
メモリＩＣにおいて、第６図（ｂ）に示すように、多結
晶シリコン族で構成され、複数のカラム２１に区分され
た情報書込み部２０を設け、この情報書込み部２０に不
良ビットなどに関する情報を塞込むようにしてもよい。

このように、不良ビット救済機能を持つメモリＩＣにダ
イソートテストの結果を書込むための手段を設けること
により、不良ビットなどの情報を書込むのに特別な装置
が不要となる。また書込みの工程も不良ビット救済の際
のヒユーズの切断と同時に行なうことができるので、書
込みのためのコストもほとんど増加しない。特に、ヒユ
ーズを切断する際とテスト結果を書込む際のレーザービ
ームを照射するためのプログラムを同じプログラム内に
組込むことができるので、コスト的に極めて有利である
。

［発明の効果］ 以上説明したようにこの発明によれば、部分的に使用が
可能なチップもダイソートテスト工程の後に容易に選別
が可能であり、かつ信頼性の劣化も生じない半導体装置
を提供することができる。

【図面の簡単な説明】

第１図はこの発明の半導体装置をメモリＩＣに実流した
場合のパターン平面図、第２図は上記メモリＩＣの一部
を拡大して示す図、第３図及び第４図はそれぞれ上記実
施例を説明するためのパターン平面図、第５図はこの発
明の半導体装置で使用される読み爪装置を示す図、第６
図はこの発明の他の実施例の半導体装置のパターン平面
図である。 １０・・・メモリチップ本体、２０・・・情報書込み部
、２１・・・書込み部分（カラム）、８１〜Ｓ８・・・
メモリセクション、５１・・・多結晶シリコン膜、５２
・・・アルミニューム配線、５３・・・コンタクトホー
ル。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図 第４図 第５図 （ａ） 第６図

Claims (8)

【特許請求の範囲】
1. （１）複数のチップを有し、ダイソートテスト時におけ
   る各チップの不良発生箇所に関する情報が書込まれる書
   込み領域を具備したことを特徴とする半導体装置。
2. （２）前記書込み領域には不良発生箇所の数に応じた情
   報を書込むようにした特許請求の範囲第１項に記載の半
   導体装置。
3. （３）前記書込み領域には不良発生箇所に応じた位置の
   情報を書込むようにした特許請求の範囲第１項に記載の
   半導体装置。
4. （４）前記書込み領域にはダイソートテスト時における
   テスト項目に応じた情報を書込むようにした特許請求の
   範囲第１項に記載の半導体装置。
5. （５）前記書込み領域が多結晶シリコン膜で構成され、
   この多結晶シリコン膜にエネルギービームを照射して選
   択的に破壊することにより情報の書込みを行なうように
   した特許請求の範囲第２項ないし４項のいずれか一つに
   記載の半導体装置。
6. （６）前記書込み領域がヒューズで構成され、このヒュ
   ーズを切断することにより情報の書込みを行なうように
   した特許請求の範囲第２項ないし４項のいずれか一つに
   記載の半導体装置。
7. （７）前記書込み領域が不揮発性メモリで構成されてい
   る特許請求の範囲第２項ないし４項のいずれか一つに記
   載の半導体装置。
8. （８）前記各チップがヒューズを選択的に切断すること
   により使用可能な冗長回路を有するメモリチップであり
   、各チップのテスト結果を前記書込み領域に書込む際に
   ヒューズを切断して冗長回路への切替えを行なうように
   した特許請求の範囲第１項に記載の半導体装置。