CN101335259A - 用于半导体器件的保险丝 - Google Patents

用于半导体器件的保险丝 Download PDF

Info

Publication number
CN101335259A
CN101335259A CNA2008101278146A CN200810127814A CN101335259A CN 101335259 A CN101335259 A CN 101335259A CN A2008101278146 A CNA2008101278146 A CN A2008101278146A CN 200810127814 A CN200810127814 A CN 200810127814A CN 101335259 A CN101335259 A CN 101335259A
Authority
CN
China
Prior art keywords
contact pad
fuse
silk thread
insurance silk
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101278146A
Other languages
English (en)
Other versions
CN101335259B (zh
Inventor
安井豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101335259A publication Critical patent/CN101335259A/zh
Application granted granted Critical
Publication of CN101335259B publication Critical patent/CN101335259B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

实施例涉及用于半导体器件的保险丝。为了保持具有最小施加电流的稳定的熔断特性，保险丝包括具有熔断特性取决于施加电流的保险丝线。第一接触焊盘具有连接到保险丝线的一侧的多个接点。第二接触焊盘具有连接到保险丝线的另一侧的多个接点。第一接触焊盘和第二接触焊盘具有非对称结构，其可具有不同的长宽比。

Description

用于半导体器件的保险丝
基于35 U.S.C§119，本申请要求于2007年6月25日提交的第10-2007-0061964号韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及半导体器件，更具体地，涉及用于半导体器件的保险丝。
背景技术
尽管器件在构成半导体器件或存储器件的大量的非缺陷单元中可能仅具有一个缺陷单元，但该器件可能不能正常工作。其整体可能被认为缺陷产品。然而，可以通过使用预安装的备用单元取代缺陷单元来提高合格率。
当在完成晶片处理之后由测试识别出缺陷单元时，对半导体电路应用将对应于该缺陷单元的地址变换至备用单元地址信号的程序。可能熔断连接到缺陷线的保险丝。然后将连接改变至备用线路。为了将其实现，(例如)可以利用激光束来烧断保险丝。
在相关工艺中，当制造需要复杂电阻器的逻辑电路时，在特定工艺环境内制造具有所需电阻值的电阻器可能是困难的。为了避开这一难点，也可以使用保险丝熔断技术。可以通过连接多个保险丝然后熔断一部分保险丝以达到所需电阻值来实现复杂的电阻器。
因此，保险丝熔断技术通过电路的重新排列使得半导体设计以及芯片功能的更改在效率上有所提高。
在激光束熔断方案中，操作条件是麻烦的。利用单独的激光仪器所执行的工作是复杂的。需要精细地控制保险丝上的氧化膜的厚度。出于这些原因，可以使用电保险丝熔断方法。将高于参考值的电流施加到保险丝以允许所期望的连接部被选择性地熔断。
为了使用电熔断方法，形成焊盘用于半导体电路之间的电连接。在焊盘之间连接多个电保险丝(e-fuse)。为了熔断所期望的保险丝的连接部分，根据电路改变程序，可以将预定的偏置电压直接施加到相应的焊盘。需要满足电标准、具有稳定的熔断特性，以及耐电及热压力的保险丝。
发明内容
实施例涉及半导体器件，具体地，涉及用于半导体器件的具有最小化所施加电流的稳定熔断特性的保险丝。实施例涉及用于半导体器件的保险丝，其包含了具有取决于施加电流的熔断特性的保险丝线(fuse line)。第一接触焊盘(contact pad)具有连接到保险丝线一侧的多个接点。第二接触焊盘具有连接到保险丝线的另一侧的多个接点。第一接触焊盘和第二接触焊盘具有非对称的结构，其可具有不同的长宽比。
第一接触焊盘和第二接触焊盘可具有比保险丝线的宽度更宽的宽度。保险丝线的长宽比可在约为3.7至4.0之间。保险丝线可以由多晶硅材料制成，并且利用所施加的约为1500μA至2500μA的电流来熔断。
可以将第一接触焊盘和第二接触焊盘形成为具有不同侧面数目的多边形。例如，第一接触焊盘可具有五个侧面而第二焊盘可具有矩形形状。第一接触焊盘中的接点的数目可能与第二接触焊盘中的接点的数目不等。
附图说明
图1的实例示出了根据实施例的多种类型的保险丝，用于查找最佳的保险丝的形状和尺寸；
图2的实例示出了根据实施例的安装在测试装置中用于测试的保险丝的形式；
图3的实例示出了根据实施例的安装在测试装置中用于测试的保险丝的等效电路；
图4的实例示出了根据实施例的驱动晶体管的特性和用于测试的保险丝的尺寸；
图5的实例是测量施加到测试装置的电流的图表；
图6的实例是在保险丝的尺寸约为3.7的情况下相对于所施加的电流测量保险丝阻值的图表；
图7的实例是在保险丝的尺寸约为5.5的情况下相对于电流测量保险丝阻值的图表；
图8的实例是在保险丝的尺寸约为7.3的情况下相对于电流测量保险丝阻值的图表；
图9的实例是在施加约2000μA电流的情况下相对于保险丝尺寸测量阻值的图表；
图10的实例是第一对称保险丝的所测量的电阻值与电流的图表；以及
图11的实例是测量第四非对称保险丝的电阻值与电流的图表。
具体实施方式
下文，将参考附图来详细描述根据实施例的用于半导体器件的保险丝。根据实施例的用于半导体器件的保险丝在形状和/或尺寸上被改进，从而其最大化了具有最小施加电流的稳定的熔断特性。
利用理论或数学原理不能得出用于半导体器件的保险丝的最佳形状和/或尺寸，但可以通过测试多种条件下的具有多种形状和尺寸的保险丝来获得。因此，将参考附图来描述用于半导体器件的保险丝的测试条件、处理、以及测试结果的分析。
图1的实例示出了根据实施例的用于探寻保险丝的最佳形状和尺寸的多种类型的保险丝。
参考图1的实例，可以将用作测试实例的半导体器件的保险丝划分为六类保险丝。图1的实例示出了第一对称保险丝10、第二对称保险丝20、第一非对称保险丝30、第二非对称保险丝40、第三非对称保险丝50、以及第四非对称保险丝60。可以由两个接触焊盘来构成根据实施例的用于测试的保险丝10至60，当在衬底中安装该接触焊盘时可以将其连接到衬底焊盘。在接触焊盘之间连接保险丝线，并且当施加了过电流时可熔断该保险丝线。
接触焊盘可宽于保险丝线，并且在其中可包括多个接点以改善对于形成在衬底上的电路焊盘的传导性。将接触焊盘的尺寸、形状、和数目包括在测试条件中。测试条件可变为参考，通过其将用于测试的保险丝划分为对称保险丝和非对称保险丝。
第一对称保险丝10的两个接触焊盘具有矩形形状并且是相同尺寸。第二对称保险丝20具有与第一对称保险丝10类似的对称结构，但是接触焊盘是不同的尺寸。在第一对称保险丝10的接触焊盘的内部中包含三个接点而在第二对称保险丝20的接触焊盘的内部中包含六个接点。因此，第二对称保险丝20的接触焊盘大于第一对称保险丝10的接触焊盘。
在第一非对称保险丝30的一侧上的接触焊盘可具有三个接点而在另一侧上的接触焊盘可具有六个接点。接触焊盘的尺寸是不相同的，因此第一非对称保险丝具有非对称结构。
在第三非对称保险丝50的一侧上的接触焊盘具有六个接点而在另一侧上的接触焊盘具有十个接点。因此，接触焊盘的尺寸是不相同的，所以第三非对称保险丝具有非对称结构。因此，第一非对称保险丝30和第三非对称保险丝50的所有接触焊盘都具有矩形形状。
在第二非对称保险丝40和第四非对称保险丝60的一侧上的接触焊盘与另一侧上的接触焊盘在形状和尺寸上都是不同的，因此第二非对称保险丝40和第四非对称保险丝60具有非对称结构。在第二非对称保险丝40的一侧上的接触焊盘包括具有三角形状的焊盘部分，而在另一侧上的接触焊盘具有矩形形状。类似地，在第四非对称保险丝60的一侧上的接触焊盘包括具有三角形状的焊盘部分，而在另一侧上的接触焊盘具有矩形形状。具有三角形部分的接触焊盘具有接合到该三角形部分的矩形部分。该三角形部分具有与矩形部分的侧面共边界的第一侧面。与三角形的第一侧面相对的三角形的顶点连接至保险丝线的末端。实施例的范围并不限于这种形式的主体(矩形部分)和锥形(三角形部分)。
在第二非对称保险丝40的一侧上的接触焊盘包括六个接点而另一侧上的接触焊盘包括三个接点。在第四非对称保险丝60上的两个接触焊盘都包括六个接点。尽管已测试了其他类型并且比上述实例更多数目的保险丝，但将仅简要描述在结果分析中具有本质差异的用于测试的六种保险丝。
图2的实例示意性示出了根据实施例的安装在测试装置中的保险丝10至60。图3的实例示出了根据实施例的安装在测试装置中的用于测试的保险丝的等效电路。
如图2的实例中所示，测试装置包括驱动晶体管110，该驱动晶体管能够将多种电流提供给用于测试的保险丝10至60。可以(例如)将N-沟道金属氧化物半导体场效应晶体管(NMOSFET)提供为该驱动晶体管110。将保险丝10至60的一侧上的接触焊盘连接到电源端子Vdd并且将另一侧上的接触焊盘连接到驱动晶体管110的漏极端子。将驱动晶体管110的源极端子用作接地端子并将其栅极端子用作控制端子。驱动晶体管110包括形状类似多个指的多栅极区域(poly gate region)112、以及衬底上的有源区域。控制驱动晶体管110中的指的数目能够控制施加到用于测试的保险丝10至60的电流量。
参考图3的实例，示出了由用于电阻部件测试的保险丝10至60以及驱动晶体管110所构成的保险丝测试装置的等效电路。将驱动晶体管110的漏极线连接到用于测试的保险丝10至60，并将其源极线用作接地端子Vss。当通过栅极线输入控制信号时，驱动晶体管110工作并将电流施加到用于测试的保险丝10至60。
图4的实例示出了根据实施例的驱动晶体管的特性以及用于测试的保险丝10至60的尺寸。参考图4的实例，将描述测试条件。保险丝10至60是多晶硅电保险丝并且可通过CMOS工艺来制造。根据如图1的实例中所描述的焊盘的形状和尺寸可以将保险丝10至60划分为六类保险丝。可以根据保险丝线的尺寸将保险丝10至60再次细分为六种保险丝。
保险丝线的宽度在大约0.12μm至0.14μm的范围内变化，而其长度在大约0.44μm至1.02μm的范围内变化。可以将保险丝线的厚度保持在大约1840处不变。因为该厚度对于电流只有非常小的影响，因此在测试条件中不改变厚度。
设置保险丝线的尺寸用于测试，根据由保险丝线的长度和宽度所确定的“尺寸边框(size square)”可以概括出根据电流值的熔断特性。可以将保险丝线的长度和宽度的尺寸边框表示为长度除以宽度的值，而用于测试的保险丝具有约为2.0至8.0的值(见图9的实例中的X轴)。因此，将保险丝线的尺寸称作长度与宽度的尺寸边框。将保险丝线的尺寸用作用于测试的保险丝的尺寸。
在根据实施例的所执行的保险丝测试中已经测试了除了图4的实例中所示的那些值之外的具有多种值的更多条保险丝线。将只描述在结果分析中具有本质差异的六类尺寸3.7、3.74、5.5、5.57、7.3、和7.39。
驱动晶体管110可以是如上所述的多指类型以施加多种电流，其中，指的数目可以是1、3、5、7、9、和11。驱动晶体管110的所有指都可具有约0.319μm的长度和约4.5μm的宽度。因此，由于在具有三个指的情况下的指的总宽度(4.5μm×3)相比于具有一个指(4.5μm)的情况下变为三倍，所以电流也增大三倍。因此，可以控制传递到用于测试的保险丝10至60的电流。
图5的实例是测量施加到测试装置的电流的图表。参考图5的实例，将描述根据实施例的测试处理。当将保险丝安装在测试装置中时，将大约3.3V的电压施加到电源端子Vdd约0.3μsec。在将3.3V施加到电源端子之后，将大约3.3V的控制电压施加到驱动晶体管110的栅极端子约0.1至0.2μsec。将源极端子保持在0V接地状态。因此，在同时施加工作电压和控制电压期间，晶体管110的沟道被打开，并且可以将能够流过晶体管110的最大电流施加到用于测试的保险丝10至60。可以将50mV的信号施加到电源端子Vdd以测量电源端子Vdd和漏极之间的电阻。
该电阻由用于测试的保险丝10至60的接触焊盘、保险丝线的尺寸、以及在测试时所施加的电流类型而定。作为参考，可以将所施加的电流类型认作驱动晶体管类型的含义。此后，将描述保险丝的测试结果的分析。
图6的实例是在保险丝的尺寸大约是3.7的情况下相对于所施加的电流测量保险丝10至60的电阻值的图表。图7的实例是在保险丝的尺寸大约是5.5的情况下相对于电流测量保险丝10至60的电阻值的图表。图8的实例是在保险丝的尺寸大约是7.3的情况下相对于电流测量保险丝10至60的电阻值的图表。图9的实例是在施加约2000μA电流的情况下相对于保险丝10至60的尺寸测量电阻值的图表。
在图6至8的实例中，X轴表示以μA施加到保险丝10至60的电流。Y轴表示在测试后所测量的保险丝10至60的电阻值Ω。Y轴上的“1.E+03”表示“103”。在测量图表(图6至9的实例)中，符号“□”表示第一对称保险丝10的所测出的值，符号“○”、“△”、“×”、“+”、以及“”分别表示第二对称保险丝20、第一非对称保险丝30、第二非对称保险丝40、第三非对称保险丝50、以及第四非对称保险丝60的所测出的值。符号“⊙”表示用于测试的保险丝10至60的初始电阻数。标记符号的六个点是基于根据驱动晶体管110的指的数目(1、3、5、7、9、11)所区分的电流的。
参考图6的实例，在施加电流之后已测量的保险丝10至60的电阻值高于初始电阻值(即，在未施加电流的状态下的电阻值)。将X轴上的约1400ohm(c)用作参考量，如果在测试后的保险丝的电阻值大于参考量(c)，则可以认为该保险丝被熔断，而如果低于1400ohm(c)则可以认为该保险丝未被熔断。
当通过利用这样的参考量来理解图6的实例的图表时，在施加低于大约1500μA(a)的电流的情况下，用于测试的所有六类保险丝10至60均未被熔断，而在施加大约1500μA(a)至2500μA(b)的电流的情况下，在用于测试的保险丝10至60之间产生差异。
在施加1500μA(a)至2500μA(b)的电流的情况下，第二非对称保险丝40和第四非对称保险丝60被熔断而用于测试的剩余类型的保险丝10、20、30、以及50未被熔断。在施加高于2500μA(b)的电流的情况下，用于测试的所有六类保险丝10至60均被熔断。因此，可以认识到，在适当的电流范围(a至b)内只有第二非对称保险丝40和第四非对称保险丝60具有不同于用于测试的其他类型保险丝10、20、30、以及50的熔断特性。
如图7和8的实例中所示，当在保险丝10至60的尺寸从大约5.5至大约7.3变化的情况下来比较所测量的电阻值时，可以认识到，所有六类保险丝10至60具有与施加电流无关的类似的熔断特性。换言之，如果保险丝10至60的尺寸变得大于预定值，则由在多类保险丝中的形状(参考图1的实例)和所施加电流的类型(或值)导致的差异不存在。
根据上述分析结果，可以认识到，为了改善保险丝的尺寸和形状，从而使保险丝在预定电流范围内具有最小化施加电流的稳定的熔断特性，保险丝的尺寸应当在预定的范围内。电流的预定范围在大约1500μA(a)至2500μA(b)之间。
下文中，将参照图9的实例，来分析保险丝的尺寸的预定范围。在图9的实例中，X轴代表保险丝10至60的尺寸(尺寸边框-长度除以宽度)，而Y轴代表在测试之后所测量到的保险丝的电阻值Ω。
如图6的实例中所分析的，在施加大约1500μA(a)至2500μA(b)之间的电流并且保险丝的尺寸为3.7的情况下，仅有第二非对称保险丝40和第四非对称保险丝60展现了熔断特性。由图9的实例可以认识到根据保险丝的尺寸所区分的熔断特性。
参照图9的实例，在施加大约2000μA的电流并且保险丝的尺寸约为3.7至4.0的情况下，仅有第二非对称保险丝40和第四非对称保险丝60被熔断。如果保险丝的尺寸小于3.7，则所有六类保险丝10至60都不被熔断。如果保险丝的尺寸大于4.0，则所有六类保险丝10至60都被熔断。因此，可以将保险丝的尺寸的预定范围限定为约3.7至4.0。
图10的实例是第一对称保险丝10的测量电阻值与电流的图表，图11的实例是第四非对称保险丝60的测量电阻值与电流的图表。在图10和11的实例中，符号“□”表示在第一对称保险丝10和第四非对称非保险丝60的尺寸是3.7的情况下所测量的值，而符号“○”、“△”分别表示在第一对称保险丝10和第四非对称保险丝60的尺寸为5.5和7.3的情况下所测量的值。
参考图10的实例，在施加低于约1500μA(a)电流的情况下，第一对称保险丝10的所有三种尺寸均不被熔断。在施加高于约2500μA(b)电流的情况下，第一对称保险丝的所有三种尺寸都被熔断。在施加1500μA(a)至2500μA(b)之间的电流的情况下，尺寸为3.7的第一对称保险丝10未被熔断，而尺寸为5.5和7.3的第一对称保险丝10被熔断。因此，第一对称保险丝10未展现出根据尺寸的稳定的熔断特性。
参考图11的实例，在施加低于约1500μA(a)电流的情况下，第四非对称保险丝60的所有三种尺寸均未被熔断。在施加高于1500μA(b)电流的情况下，第四非对称保险丝的所有三种尺寸都被熔断。因此，第四保险丝60展现了与尺寸无关的相同的熔断特性。因此，如果使用非对称保险丝，则熔断特性不随尺寸而变化，从而可以确保电路设计的灵活性。
根据如上述的用于测试的保险丝的分析，能够得出以下结论。首先，用于半导体器件的非对称保险丝可具有一致的熔断特性。特别地，在接触焊盘的尺寸和形状不同的情况下，例如，在第二非对称保险丝40和第四非对称保险丝60的情况下，改善了熔断特性的一致性。第二，仅大约1500μA(a)至2500μA(b)的施加电流在多种类型的接触焊盘和保险丝线的尺寸中区分出具有卓越熔断特性的保险丝。第三，在电流施加范围之上，仅有具有尺寸边框为3.7至4.0的第二非对称保险丝40和第四非对称保险丝60具有稳定的熔断特性。
根据这些结论，根据实施例的用于半导体器件的保险丝具有长宽比3.7至4.7。制造该保险丝使接触焊盘的形状和尺寸不同，以提供对于1500μA(a)至2500μA(b)电流的最佳熔断特性。在上述描述中的保险丝或接触点的尺寸意味其长度除以宽度的尺寸边框，例如，边框＝长度/宽度。
根据实施例，能够制造用于半导体器件的保险丝，其能够同时满足最小的施加电流参考量和最大的施加电流参考量而同时保持一致的熔断特性。能够提供具有灵活性和简易性的半导体器件的设计更改，并且减少所需的时间和费用。
对于本领域的技术人员来说，在所公开的实施例中进行多种修改和变化是显而易见的。因此，本公开的实施例旨在覆盖所附权利要求及其等同替换的范围内的显而易见的修正和更改。

Claims (19)

1.一种装置，包括：
保险丝线，具有取决于所施加电流的熔断特性；
第一接触焊盘，具有连接到所述保险丝线的一侧的多个接点；以及
第二接触焊盘，具有连接到所述保险丝线的另一侧的多个接点，
其中，所述第一接触焊盘和所述第二接触焊盘具有非对称结构。
2.根据权利要求1所述的装置，其中，所述第一接触焊盘和所述第二接触焊盘具有比所述保险丝线的宽度更宽的宽度。
3.根据权利要求1所述的装置，其中，所述保险丝线的长宽比约为3.7至4.0。
4.根据权利要求1所述的装置，其中，所述保险丝线利用约为1500μA至2500μA的施加电流来熔断。
5.根据权利要求1所述的装置，其中，所述保险丝线由多晶硅材料制成。
6.根据权利要求1所述的装置，其中，所述第一接触焊盘和所述第二接触焊盘具有不同长宽比的非对称结构。
7.根据权利要求1所述的装置，其中，所述第一接触焊盘和所述第二接触焊盘按照非对称结构形成，具有实质不同的形状。
8.根据权利要求7所述的装置，其中，所述第一接触焊盘和所述第二接触焊盘被形成为具有不同侧面数目的多边形。
9.根据权利要求7所述的装置，其中，所述第一接触焊盘具有五个侧面而所述第二接触焊盘具有矩形形状。
10.根据权利要求7所述的装置，其中，所述第一接触焊盘具有接合到三角形部分的矩形部分，其中，所述三角形部分具有与所述矩形部分的一侧共边界的第一侧面，并且，其中，与所述三角形的所述第一侧面相对的所述三角形的顶点连接到所述保险丝线的末端。
11.根据权利要求1所述的装置，其中，在所述第一接触焊盘中的接点的数目与在所述第二接触焊盘中的接点的数目不等。
12.根据权利要求1所述的装置，其中，所述保险丝线利用约为2000μA的施加电流来熔断。
13.根据权利要求7所述的装置，其中，所述第一接触焊盘具有结合到锥形部分的主体部分，并且，其中，所述锥形部分具有与所述主体部分的一侧共边界的第一侧面，以及连接到所述保险丝线的末端的锥形末端。
14.根据权利要求13所述的装置，其中，所述第二接触焊盘具有矩形形状。
15.根据权利要求14所述的装置，其中，所述矩形是正方形。
16.一种方法，包括：
形成保险丝线，所述保险丝线具有取决于施加电流的熔断特性；
形成第一接触焊盘，所述第一接触焊盘具有连接到所述保险丝线的一侧的多个接点；以及
形成第二接触焊盘，所述第二接触焊盘具有连接到所述保险丝线的另一侧的多个接点，
其中，所述第一接触焊盘和所述第二接触焊盘具有非对称结构。
17.根据权利要求16所述的方法，其中，所述第一接触焊盘和所述第二接触焊盘按照非对称结构形成，具有实质不同的形状。
18.根据权利要求16所述的方法，其中，所述第一接触焊盘具有接合到三角形部分的矩形部分，其中，所述三角形部分具有与所述矩形部分的一侧共边界的第一侧面，并且，其中，与所述三角形的所述第一侧面相对的所述三角形的顶点连接到所述保险丝线的末端。
19.根据权利要求16所述的方法，其中，所述第一接触焊盘具有结合到锥形部分的主体部分，并且，其中，所述锥形部分具有与所述主体部分的一侧共边界的第一侧面，以及连接到所述保险丝线的末端的锥形末端。
CN2008101278146A 2007-06-25 2008-06-25 用于半导体器件的保险丝 Expired - Fee Related CN101335259B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0061964 2007-06-25
KR1020070061964 2007-06-25
KR1020070061964A KR100856318B1 (ko) 2007-06-25 2007-06-25 반도체 소자용 퓨즈

Publications (2)

Publication Number Publication Date
CN101335259A true CN101335259A (zh) 2008-12-31
CN101335259B CN101335259B (zh) 2010-12-08

Family

ID=40022341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101278146A Expired - Fee Related CN101335259B (zh) 2007-06-25 2008-06-25 用于半导体器件的保险丝

Country Status (4)

Country Link
US (1) US20080315354A1 (zh)
KR (1) KR100856318B1 (zh)
CN (1) CN101335259B (zh)
TW (1) TW200913205A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033191A (ja) * 2017-08-09 2019-02-28 富士電機株式会社 半導体装置
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
US11145379B2 (en) * 2019-10-29 2021-10-12 Key Foundry Co., Ltd. Electronic fuse cell array structure
KR102284263B1 (ko) 2019-10-29 2021-07-30 주식회사 키 파운드리 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622892A (en) 1994-06-10 1997-04-22 International Business Machines Corporation Method of making a self cooling electrically programmable fuse
US5661330A (en) * 1995-03-14 1997-08-26 International Business Machines Corporation Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses
US6337507B1 (en) * 1995-09-29 2002-01-08 Intel Corporation Silicide agglomeration fuse device with notches to enhance programmability
US6277674B1 (en) * 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
DE10006528C2 (de) * 2000-02-15 2001-12-06 Infineon Technologies Ag Fuseanordnung für eine Halbleitervorrichtung
JP2002299445A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp ヒューズ素子構造及びその製造方法
JP2002343223A (ja) * 2001-05-10 2002-11-29 Koa Corp ヒューズ素子
JP2003078013A (ja) * 2001-09-05 2003-03-14 Sony Corp 半導体装置
JP2003151425A (ja) * 2001-11-09 2003-05-23 Koa Corp チップ型電流ヒューズ及びその製造方法
US6624499B2 (en) * 2002-02-28 2003-09-23 Infineon Technologies Ag System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient
JP2003264230A (ja) * 2002-03-11 2003-09-19 Ricoh Co Ltd 半導体装置及びその製造方法
US6661330B1 (en) * 2002-07-23 2003-12-09 Texas Instruments Incorporated Electrical fuse for semiconductor integrated circuits
JP2004304002A (ja) * 2003-03-31 2004-10-28 Sony Corp 半導体装置
KR20050022620A (ko) * 2003-08-29 2005-03-08 삼성전자주식회사 정교하게 절당 가능한 퓨즈 구조
KR20050063138A (ko) * 2003-12-22 2005-06-28 주식회사 하이닉스반도체 반도체장치의 퓨즈부
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
US7732898B2 (en) * 2007-02-02 2010-06-08 Infineon Technologies Ag Electrical fuse and associated methods

Also Published As

Publication number Publication date
CN101335259B (zh) 2010-12-08
KR100856318B1 (ko) 2008-09-03
US20080315354A1 (en) 2008-12-25
TW200913205A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
CN102117793B (zh) 电熔丝巨集
US6477094B2 (en) Memory repair circuit using antifuse of MOS structure
KR950010870B1 (ko) 반도체 집적회로
CN100576539C (zh) 半导体晶片、半导体芯片、半导体器件及晶片测试方法
US7126871B2 (en) Circuits and methods to protect a gate dielectric antifuse
US20120051154A1 (en) Fuse circuit, fuse array, semiconductor memory device and method of manufacturing semiconductor device
JP5014609B2 (ja) トリミング回路、電子回路及びトリミング制御システム
CN101335259B (zh) 用于半导体器件的保险丝
JPS641880B2 (zh)
US7616417B2 (en) Semiconductor device including protection circuit and switch circuit and its testing method
JP2007520067A (ja) 単一ポリ・２−トランジスタベースのヒューズ素子
KR100673002B1 (ko) 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로
US8569755B2 (en) Secure anti-fuse with low voltage programming through localized diffusion heating
US6949423B1 (en) MOSFET-fused nonvolatile read-only memory cell (MOFROM)
KR102331812B1 (ko) 이퓨즈
US7759226B1 (en) Electrical fuse with sacrificial contact
CN108694976B (zh) 存储器系统
US20190066812A1 (en) Tddb percolation current induced e-fuse structure and method of programming same
US9805815B1 (en) Electrical fuse bit cell and mask set
US6606264B2 (en) Programmable circuit and its method of operation
WO2017106824A1 (en) Ic having failsafe fuse on field dielectric
JP2008218614A (ja) 半導体装置
US20050058006A1 (en) Semiconductor device, method for testing the same and IC card
US10803966B1 (en) Method of blowing an antifuse element
US6977836B2 (en) Memory device that can be irreversibly programmed electrically

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20130625