KR20050063138A - 반도체장치의 퓨즈부 - Google Patents
반도체장치의 퓨즈부 Download PDFInfo
- Publication number
- KR20050063138A KR20050063138A KR1020030094492A KR20030094492A KR20050063138A KR 20050063138 A KR20050063138 A KR 20050063138A KR 1020030094492 A KR1020030094492 A KR 1020030094492A KR 20030094492 A KR20030094492 A KR 20030094492A KR 20050063138 A KR20050063138 A KR 20050063138A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- insulating layer
- interlayer insulating
- guard ring
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체장치의 퓨즈부에 관한 것으로서 기판 상에 형성된 다수의 퓨즈 라인과, 상기 기판 상에 상기 다수의 퓨즈 라인을 덮도록 형성되며 평탄화된 제 1 층간절연층과, 상기 제 1 층간절연층 상에 상기 기판을 회전시킬 때 발생되는 원심력의 방향으로 길게 형성되어 상기 다수의 퓨즈 라인에 대해 장변이 수직하며 단변이 평행하는 4각 형상으로 형성된 가드링과, 상기 가드링 내부에 상기 장변에 연결되어 수직되며 인접하는 것과 통로에 의해 이격되게 일정한 간격으로 형성된 다수의 돌출부와, 상기 제 1 층간절연층 상에 상기 가드링 내에서 균일한 두께를 갖도록 평탄하게 형성된 제 2 층간절연층을 구비한다.
Description
본 발명은 반도체장치의 퓨즈부에 관한 것으로서, 특히, 퓨즈 라인(fuse line) 상의 층간절연층의 평탄화를 향상시킬 수 있는 반도체장치의 퓨즈부에 관한 것이다.
일반적으로 반도체장치는 수율을 증가시키기 위한 목적으로 결함있는 소자 또는 회로를 예비의 소자 또는 회로로 대체하기 위하여 리페어(Repair) 회로를 함께 설계하고 있으며, 이러한 리페어 회로에 대한 접속을 위해 퓨즈 박스(fuse box)를 함께 설계하고 있다.
리페어 회로는 메모리 어레이(memory array)에 인접하여 형성되는 예비의 로 및 칼럼(row and column)으로 이루어지며, 메모리 단위에 불량이 발생하면 불량 회로를 구성하는 로 및 칼럼이 예비의 로 및 칼럼으로 대체된다. 불량이 발생된 메모리를 예비의 메모리로의 대체는 퓨즈 라인(fuse line)을 선택적으로 절단함으로써 이루어진다. 대체로 퓨즈 라인은 폴리실리콘막으로 형성되며, 과도 전류를 흘리거나 레이저 빔을 조사하여 끊는다.
상기에서 퓨즈 라인을 레이저 리페어할 때 과도 절단으로 인하여 인접하는 퓨즈 라인이 손상되지 않도록 하기 위하여 퓨즈 라인 상부의 층간절연층을 평탄화하여야 한다. 그러므로, 메모리소자의 크기가 축소됨에 따라 퓨즈부의 갯수를 감소시키면서 크기를 증가시켜 퓨즈 라인 상부의 층간절연층을 평탄화시켜야 한다.
도 1은 종래 기술에 따른 반도체장치의 퓨즈부의 평면도이고, 도 2는 도 1을 A-A 선으로 절단한 단면도이다.
종래 기술에 따른 반도체장치의 퓨즈부는 기판(11)의 주변회로영역 상에 다수의 퓨즈 라인(13)이 형성된다. 상기에서 기판(11)은 트랜지스터(도시되지 않음)이 형성되는 셀영역(도시되지 않음)과 구동회로(도시되지 않음)가 형성된 주변회로영역을 갖는 반도체기판 상에 형성된 층간절연층일 수도 있다. 그리고, 퓨즈 라인(13)은 불순물이 도핑된 다결정실리콘으로 형성된다.
기판(11) 상에 다수의 퓨즈 라인(13)을 덮도록 제 1 층간절연층(15)이 형성된다. 상기에서 제 1 층간절연층(15)은 CMP(Chemical Mechanical Polishing) 방법에 의해 평탄화되어 있다.
제 1 층간절연층(15) 상에 기판(11)을 회전시킬 때 원심력의 방향으로 길게 형성된 4각 형상의 가드링(17)이 형성된다. 상기에서 가드링(17)은 다수의 퓨즈 라인(13)에 대해 장변이 수직하며 단변이 평행하게 형성된다.
제 1 층간절연층(15) 상에 SOG(Spin On Glass) 방법에 의해 제 2 층간절연층(19)이 형성된다. 상기에서 제 2 층간절연층(19)은 가드링(17) 내에서 대체로 평탄하게 형성된다.
상술한 종래의 퓨즈부는 퓨즈 배선을 형성 후 평탄화를 위한 층간절연층을 회전 도포하므로 웨이퍼 중심부에서 가장자리 쪽으로 절연물질이 퍼지면서 도포된다. 이에, 가드링 내에서 제 2 층간절연층이 평탄하게 형성되지 않고 원심력 방향 쪽의 부분이 중간 부분과 원심력 방향 반대쪽의 부분 보다 두껍게 형성된다.
이와 같이, 가드링 내에서 각 부분의 제 2 층간절연층 두께가 균일하지 않아 리페어 진행시 퓨즈 라인의 절단이 제대로 일어나지 않거나 과도 절단에 의해 인접하는 퓨즈 라인이 손상되어 수율이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 제 2 층간절연층이 평탄하게 형성되므로 리페어시 퓨즈 라인이 신뢰성 있게 절단되도록 하여 수율을 향상시킬 수 있는 반도체장치의 퓨즈부를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 퓨즈부는 기판 상에 형성된 다수의 퓨즈 라인과, 상기 기판 상에 상기 다수의 퓨즈 라인을 덮도록 형성되며 평탄화된 제 1 층간절연층과, 상기 제 1 층간절연층 상에 상기 기판을 회전시킬 때 발생되는 원심력의 방향으로 길게 형성되어 상기 다수의 퓨즈 라인에 대해 장변이 수직하며 단변이 평행하는 4각 형상으로 형성된 가드링과, 상기 가드링 내부에 상기 장변에 연결되어 수직되며 인접하는 것과 통로에 의해 이격되게 일정한 간격으로 형성된 다수의 돌출부와, 상기 제 1 층간절연층 상에 상기 가드링 내에서 균일한 두께를 갖도록 평탄하게 형성된 제 2 층간절연층을 구비한다.
상기에서 다수의 돌출부가 상기 다수의 퓨즈 라인 사이에 위치되게 형성된다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 3은 본 발명에 따른 반도체장치의 퓨즈부의 평면도이고, 도 4는 도 3을 B-B 선으로 절단한 단면도이다.
본 발명에 따른 반도체장치의 퓨즈부는 기판(21)의 주변회로영역 상에 다수의 퓨즈 라인(23)이 형성된다. 상기에서 기판(21)은 트랜지스터(도시되지 않음)이 형성되는 셀영역(도시되지 않음)과 구동회로(도시되지 않음)가 형성된 주변회로영역을 갖는 반도체기판 상에 형성된 층간절연층일 수도 있다. 그리고, 퓨즈 라인(23)은 불순물이 도핑된 다결정실리콘으로 형성된다.
기판(21) 상에 다수의 퓨즈 라인(23)을 덮도록 제 1 층간절연층(25)이 형성된다. 상기에서 제 1 층간절연층(25)은 CMP(Chemical Mechanical Polishing) 방법에 의해 평탄화되어 있다.
제 1 층간절연층(25) 상에 기판(21)을 회전시킬 때 원심력의 방향으로 길게 형성되어 다수의 퓨즈 라인(13)에 대해 장변이 수직하며 단변이 평행하는 4각 형상의 가드링(27)이 형성된다. 상기에서 가드링(27)은 금속으로 형성되며 내부에 장변에 수직되게 각각 다수의 돌출부(29)가 형성된다.
상기에서 돌출부(29) 각각은 가드링(27)의 대응하는 장변에 연결되면서 돌출되게 형성되어 회전 도포 방법에 의해 제 2 층간절연층(33)을 형성할 때 절연물질이 원심력 방향으로 흐르는 것을 억제한다. 그리고, 대응하는 돌출부(29) 사이는 제 2 층간절연층(33) 형성시 절연물질이 통과하는 통로(31)가 된다. 상기에서 다수의 돌출부(29)는 가드링(29) 내에 일정한 간격, 바람직하기는 퓨즈 라인(23) 사이에 위치되게 형성되어 리페어가 용이하도록 한다.
제 1 층간절연층(25) 상에 제 2 층간절연층(33)이 형성된다. 상기에서 제 2 층간절연층(33)은 SOG 방법에 의해 형성되는 데, 이 제 2 층간절연층(33)을 형성하는 절연물질이 돌출부(29)에 의해 흐름이 제한되어 통로(31)로만 흐르게 된다. 그러므로, 제 2 층간절연층(33)은 가드링(27) 내에서 평탄하게 형성되어 중간 부분 및 원심력 방향 반대쪽의 부분과 원심력 방향 쪽의 부분이 균일한 두께를 갖게 된다.
상술한 바와 같이 본 발명에 따른 반도체장치의 퓨즈부는 가드링 내부의 퓨즈 라인 사이에 장변과 연결되어 수직되며 통로에 의해 이격되는 각각 다수의 돌출부가 형성되므로 회전 도포 방법에 의해 제 2 층간절연층 형성시 절연물질이 돌출부에 의해 원심력 방향으로 흐르는 것을 억제된다. 그러므로, 가드링 내에서 제 2 층간절연층이 균일한 두께로 평탄화하게 형성된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
따라서, 본 발명은 제 2 층간절연층이 평탄하게 형성되므로 리페어시 퓨즈 라인이 신뢰성 있게 절단할 수 있어 수율을 향상시킬 수 있는 잇점이 있다.
도 1는 종래 기술에 따른 반도체장치의 퓨즈부의 평면도.
도 2는 도 1을 A-A 선으로 절단한 단면도.
도 3은 본 발명에 따른 반도체장치의 퓨즈부의 평면도.
도 4는 도 3을 B-B 선으로 절단한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 기판 23 : 퓨즈라인
25 : 제 1 층간절연층 27 : 가드링
29 : 돌출부 31 : 통로
33 : 제 2 층간절연층
Claims (2)
- 기판 상에 형성된 다수의 퓨즈 라인과,상기 기판 상에 상기 다수의 퓨즈 라인을 덮도록 형성되며 평탄화된 제 1 층간절연층과,상기 제 1 층간절연층 상에 상기 기판을 회전시킬 때 발생되는 원심력의 방향으로 길게 형성되어 상기 다수의 퓨즈 라인에 대해 장변이 수직하며 단변이 평행하는 4각 형상으로 형성된 가드링과,상기 가드링 내부에 상기 장변에 연결되어 수직되며 인접하는 것과 통로에 의해 이격되게 일정한 간격으로 형성된 다수의 돌출부와,상기 제 1 층간절연층 상에 상기 가드링 내에서 균일한 두께를 갖도록 평탄하게 형성된 제 2 층간절연층을 구비하는 반도체장치의 퓨즈부.
- 제 1 항에 있어서,상기 다수의 돌출부가 상기 다수의 퓨즈 라인 사이에 위치되게 형성된 반도체장치의 퓨즈부.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094492A KR20050063138A (ko) | 2003-12-22 | 2003-12-22 | 반도체장치의 퓨즈부 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094492A KR20050063138A (ko) | 2003-12-22 | 2003-12-22 | 반도체장치의 퓨즈부 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050063138A true KR20050063138A (ko) | 2005-06-28 |
Family
ID=37255021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030094492A KR20050063138A (ko) | 2003-12-22 | 2003-12-22 | 반도체장치의 퓨즈부 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050063138A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856318B1 (ko) * | 2007-06-25 | 2008-09-03 | 주식회사 동부하이텍 | 반도체 소자용 퓨즈 |
| US20100283117A1 (en) * | 2009-05-06 | 2010-11-11 | Samsung Electronics Co., Ltd. | Fuse box guard rings including protrusions and methods of forming same |
-
2003
- 2003-12-22 KR KR1020030094492A patent/KR20050063138A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856318B1 (ko) * | 2007-06-25 | 2008-09-03 | 주식회사 동부하이텍 | 반도체 소자용 퓨즈 |
| US20100283117A1 (en) * | 2009-05-06 | 2010-11-11 | Samsung Electronics Co., Ltd. | Fuse box guard rings including protrusions and methods of forming same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210343695A1 (en) | Semiconductor structure and semiconductor layout structure | |
| KR102086466B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20050063138A (ko) | 반도체장치의 퓨즈부 | |
| US20060267136A1 (en) | Integrated circuit (ic) with on-chip programmable fuses | |
| JPH0428249A (ja) | 半導体装置 | |
| US6518157B2 (en) | Methods of planarizing insulating layers on regions having different etching rates | |
| US11107730B1 (en) | Method of manufacturing semiconductor device with anti-fuse structures | |
| KR20220136206A (ko) | 반도체 구조물 및 그 제조 방법 | |
| KR20120126719A (ko) | 반도체 소자의 제조 방법 | |
| TWI749953B (zh) | 半導體結構及半導體佈局結構 | |
| US8344476B2 (en) | Fuse structure for high integrated semiconductor device | |
| KR100324142B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100853478B1 (ko) | 반도체 장치 및 그 제조방법 | |
| EP4089727A1 (en) | Semiconductor structure and formation method therefor, and fusing method for laser fuse | |
| KR100334388B1 (ko) | 반도체소자의 안티퓨즈 제조방법 | |
| KR100334970B1 (ko) | 반도체소자의 퓨즈 제조방법 | |
| KR100921829B1 (ko) | 반도체 장치 및 그 제조방법 | |
| WO2021180124A1 (zh) | 半导体结构及其形成方法、熔丝阵列 | |
| US20230301080A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20110212613A1 (en) | Semiconductor devices having a fuse and methods of cutting a fuse | |
| KR20020030903A (ko) | 사선형 퓨즈를 가진 반도체 장치 | |
| CN118280954A (zh) | 熔丝结构及其形成方法 | |
| CN114121965A (zh) | 半导体存储装置 | |
| KR101060714B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR20090088678A (ko) | 퓨즈 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |