JPS63244647A - 電気ヒユ−ズを含む半導体装置の製造方法 - Google Patents

電気ヒユ−ズを含む半導体装置の製造方法

Info

Publication number
JPS63244647A
JPS63244647A JP7913387A JP7913387A JPS63244647A JP S63244647 A JPS63244647 A JP S63244647A JP 7913387 A JP7913387 A JP 7913387A JP 7913387 A JP7913387 A JP 7913387A JP S63244647 A JPS63244647 A JP S63244647A
Authority
JP
Japan
Prior art keywords
layer
interlayer insulating
electric fuse
dry etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7913387A
Other languages
English (en)
Inventor
Yoshikazu Obayashi
大林 由和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7913387A priority Critical patent/JPS63244647A/ja
Publication of JPS63244647A publication Critical patent/JPS63244647A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は“電気ヒユーズを含む半導体装置の製造方法
2に関するものであり、特に、製造コストを低減させた
“電気ヒユーズを含む半導体装置の製造方法”に関する
ものである。
[従来の技術] 第2A図〜第2B図は、電気ヒユーズを含む半導体装置
の従来の製造方法を示した図である。
図を用いて説明する。
たとえばシリコンなどで形成される半導体装置1の上に
、熱酸化等により、素子間分離膜2を形成する。次いで
、その上に、電気ヒユーズとなるべき、ポリシリコン等
で形成される導電体層3が成膜され、パターニングされ
る。その後、たとえばPSG等から形成される層間絶縁
体層4を形成する(以上第2A図参照)。
次いで、前記層間絶縁膜層4の上に、アルミ配線(図示
せず)や下層の素子(図示せず)を保護するための、シ
リコンナイトライド等からなる表面保護膜層5を形成す
る(第2B図参照)。
第2B図に示した状態で、電気ヒユーズを電流を通じて
溶断させることも考えられる。しかし、導電体層3の周
囲に層間絶縁膜層4が存在すると、溶断した導電体の一
部が発散せずにその場に残る。
溶断した導電体の一部が残ると、それらが導電路を形成
し、ヒユーズが切れないという事態が生じる。そこで、
第2C図、第2D図に示すような方法が採用されている
あるマスクを用いてポンディングパッド用の穴あけをす
る(図示せず)。その後、別のマスクを用いて、レジス
トの開孔部7を、導電体層3上に形成する。次いで、該
レジストパターン6を用いて、たとえばCF4プラズマ
ドライエツチング法により、表面保護膜層5に穴をあけ
る。その後、酢酸とフッ化アンモン水溶液等で作られた
ウェットエッチャントを用いて層間絶縁膜層4に穴をあ
ける。以上のようにして、導電体層3上方部分を開孔さ
せる(第2D図)。
第2D図に示したような構造にすることにより、電気ヒ
ユーズ溶断時導電体3材料が飛び散りやすくなり、電気
ヒユーズを完全に溶断することができる。
[発明が解決しようとする問題点コ ミ気ヒユーズを含む半導体装置の従来の製造方法は以上
のように、層間絶縁膜4の穴あけをするのにウェットエ
ツチング法を用いている。そのため、ポンディングパッ
ドの穴あけと同時に該層間絶縁膜4の穴あけをすること
ができない。なぜなら、ポンディングパッドの穴あけと
同時に層間絶縁膜4の穴あけを行なうと、ポンディング
パッドのアルミが腐食されるためである。それゆえ、ま
ず成るマスクを用いてポンディングパッドの穴あけを行
ない、さらに、別のマスクを用いて、導電体層3上方部
分の層4.5の穴あけを行なっていた。このように穴あ
けを分けて行なうことは、マスク合わせ回数の増加を招
来し、その分譲半導体装置の製造コストが高くなるとい
う欠点があった。
このような従来の方法を解決する方法として、マスク合
わせを1回で行なう方法がある。
すなわち、マスクを用いてポンディングパッドの開孔を
、導電体層3上方部のレジスト6の開孔と同時に行ない
、その後表面保護膜5を開孔し、次に層間絶縁膜4をC
HF、等のプラズマドライエツチングを行なう方法であ
る。
このような方法であると、1回のマスク合わせでしかも
ポンディングパッドのアルミを腐食することなく、導電
体層3上方部の層間絶縁膜4を開孔させることができる
。しかし、層間絶縁膜4をエツチングするのに高価なプ
ラズマドライエツチング装置が必要となり、r、’J 
IIである。すなわち、半導体装置の製造コストが高く
なるからである。
この発明は上記のような問題点を解消するためになされ
たもので、マスク合わせの回数を1回減らし、安価に行
なえる“電気ヒユーズを含む半導体装置の製造方法”を
提供することを目的とする。
[問題点を解決するための手段] この発明は電気ヒユーズを含む半導体装置の製造方法に
係るものである。
まず、半導体基板の上に分離用酸化膜を形成する。次い
で、分離用酸化膜の上であって、電気ヒユーズを含ませ
る部分に、電気ヒユーズとなるべき第1導電体層を形成
する。その後、第1導電体層の表面を熱酸化して、該表
面に層間絶縁体層を形成する。次いで、半導体基板表面
全体に第2導電体層を形成し、ゲートパターニング工程
で行なうドライエツチングの際同時に、該第2導電体層
を前記層間絶縁体層を覆う形状にパターニングする。
次いで、前記半導体基板表面全体に層間絶縁膜層を形成
し、コンタクトホール形成時に行なわれるドライエツチ
ングの際同時に、前記電気ヒユーズを含ませる部分の前
記層間絶縁膜層をエツチング除去し、該部分を開孔させ
る。
次いで、アルミ配線パターニング時に行なわれるドライ
エツチングの際同時に、第2導電体層を除去する。
その後、前記半導体基板表面全体に表面保護膜を形成し
た後、マスクを用いて前記電気ヒユーズを含ませる部分
の表面保護膜をエツチング除去し、該部分を開孔させる
[作用] ゲートパターニング工程で行なうドライエツチングの際
のマスク合わせ、コンタクトホール形成時に行なわれる
ドライエツチングの際のマスク合わせおよびアルミ配線
パターニング工程で行なわれるドライエツチングの際の
マスク合わせは、半導体装置の製造方法において不可欠
な工程である。
この工程を行なうと同時に、第2導電体層、層間絶縁膜
層をエツチング除去する。そして、マスクを用いて、表
面保護膜を除去する。したがって、新しく加えられるマ
スク合わせは1回だけになる。
すなわち、従来2回行なっていたマスク合わせ回数が1
回分域ることになる。
[実施例] 以下、この発明の一実施例を図について説明する。
第1A図〜第1E図は、実施例に係る、電気ヒユーズを
含む半導体装置の製造方法を説明するための図である。
半導体基板1はシリコン等で形成されている。
該半導体基板1の上に分離用酸化膜2を形成し、その上
に電気ヒニーズとなるべき第1導電体層3を形成する(
以上、第1A図参照)。
次に、前記第1導電体層3を熱酸化し、約0゜1〜0.
2μm厚さの層間絶縁体層9を形成する。
その後、たとえば多結晶シリコン等で形成される第2導
電体層10を、層間絶縁体層9を覆う形にパターニング
する(第2B図参照)。2層ゲートプロセスを用いる半
導体装置の製造方法では、このパターニング工程は第2
ゲートのパターニングと同時に行なえばよいので、この
パターニング工程は工程数を増加させることにはならな
い。
次いで、半導体基板表面全体に層間絶縁膜層4を形成し
、電気ヒユーズを含ませる部分を開孔させる。(第1C
図)。この開孔工程は層間絶縁膜4にコンタクトホール
をあけて、アルミ配線(図示せず)と拡散層(図示せず
)とのコンタクトおよびアルミ配線とゲート配線(図示
せず)とのコンタクトをとる際、同時に行なえばよい。
それゆえ、この工程は工程数を増加させることにはなら
ない。 次いで、通常の半導体装置の製造方法では、ア
ルミ配線を行なうため、アルミを全面に被着しドライエ
ツチングによりパターニングする。
アルミのドライエツチングにおいて、アルミとポリシリ
コンの選択比は低いため、電気ヒユーズを含ませる部分
のアルミをエツチング除去する際に、第2導電体層10
の全部または大部分が除去される。しかしながら、第1
導電体層3の上には、層間絶縁体層9があるので、該第
1導電体層3がエツチングされることはない(第1D図
)。
次に、表面保護膜5を全体に被着し、マスクを用いて、
ポンディングパッド(図示せず)と電気ヒユーズとなる
べき部分12を同時にドライエツチング(CF4)によ
り開孔する。ドライエツチングにより表面保護膜5をエ
ツチングしても、第1導電体層3の上には層間絶縁体層
9が残っているので、第1導電体層3がエツチングされ
てしまうことはない(第1E図)。
第1E図において、電気ヒユーズとなるべき第1導電体
層3は、そのまわりに0.1〜0.2μmの酸化膜層を
有するが、層間絶縁膜4を全く除去しない場合(第2A
図参照)に比べて、溶断した導電体の一部分は飛散しや
すくなる。その結果、不完全な溶断を起こす割合を低減
することができる。
[発明の効果] 以上説明したとおり、この発明に係る″電気ヒユーズを
含む半導体装置の製造方法″においては、従来法に比べ
て、マスク合わせ工程が1回減ったので、半導体装置の
製造コストがその分低減する。
【図面の簡単な説明】
第1A図、第1B図、第1C図、第1D図、第1E図は
本発明の一実施例を説明するための図、第2A図、第2
B図、第2C図、第2D図は電気ヒユーズを含む半導体
装置の従来の製造方法を説明するための図である。 図において、1は半導体基板、2は分離用酸化膜、3は
第1導電体層、4は層間絶縁膜層、5は表面保護膜、9
は層間絶縁体層、10は第2導電体層である。 なお各図中同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 電気ヒューズを含む半導体装置の製造方法において、 前記半導体基板の上に分離用酸化膜を形成し、前記分離
    用酸化膜の上であって、前記電気ヒューズを含ませる部
    分に、前記電気ヒューズとなるべき第1導電体層を形成
    し、 前記第1導電体層の表面を熱酸化して、該表面に層間絶
    縁体層を形成し、 次いで、前記半導体基板表面全体に第2導電体層を形成
    し、ゲートパターニング工程で行なうドライエッチング
    の際同時に、前記第2導電体層を前記層間絶縁体層を覆
    う形状にパターニングし、次いで、前記半導体基板表面
    全体に層間絶縁膜層を形成し、コンタクトホール形成時
    に行なわれるドライエッチングの際同時に、前記電気ヒ
    ューズを含ませる部分の前記層間絶縁膜層をエッチング
    除去し、該部分を開孔させ、 次いで、アルミ配線パターニング時に行なわれるドライ
    エッチングの際同時に、前記第2導電体層を除去し、 その後、前記半導体基板表面全体に表面保護膜を形成し
    た後、マスクを用いて前記電気ヒューズを含ませる部分
    の前記表面保護膜をエッチング除去し、該部分を開孔さ
    せることを特徴とする、電気ヒューズを含む半導体装置
    の製造方法。
JP7913387A 1987-03-30 1987-03-30 電気ヒユ−ズを含む半導体装置の製造方法 Pending JPS63244647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7913387A JPS63244647A (ja) 1987-03-30 1987-03-30 電気ヒユ−ズを含む半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7913387A JPS63244647A (ja) 1987-03-30 1987-03-30 電気ヒユ−ズを含む半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63244647A true JPS63244647A (ja) 1988-10-12

Family

ID=13681453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7913387A Pending JPS63244647A (ja) 1987-03-30 1987-03-30 電気ヒユ−ズを含む半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63244647A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620656B1 (ko) * 1998-12-28 2006-12-05 주식회사 하이닉스반도체 반도체소자의 퓨즈 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620656B1 (ko) * 1998-12-28 2006-12-05 주식회사 하이닉스반도체 반도체소자의 퓨즈 제조방법

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
JPH10223762A (ja) 半導体装置及びその製造方法
JPS63244647A (ja) 電気ヒユ−ズを含む半導体装置の製造方法
JP2000003961A (ja) 集積回路およびその製造方法
JPH11214389A (ja) 半導体装置の製造方法
KR100324142B1 (ko) 반도체 장치 및 그 제조방법
JP4007912B2 (ja) アンチフューズの製造方法および隣接し合う導電性領域を選択的に電気的接続するアンチフューズの製造方法
KR100807596B1 (ko) 반도체 소자 제조방법
JPH1012868A (ja) 半導体装置及びその製造方法
JPH02285659A (ja) 半導体装置
KR100246101B1 (ko) 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
KR100313537B1 (ko) 커패시터 제조방법
JP3039163B2 (ja) 半導体装置の製造方法
KR20020001019A (ko) 퓨즈를 갖는 반도체 장치의 제조 방법
JPS6084838A (ja) 半導体装置の製造方法
JPS5928374A (ja) 半導体集積回路装置及びその製造方法
JPH09115888A (ja) 半導体装置の製造方法
JPH11238795A (ja) ビアコンタクトホールの形成方法
JPS60113944A (ja) 半導体集積回路装置
JPH0621095A (ja) 半導体装置の製造方法
JP2006332444A (ja) 半導体ウエハ及び半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JP2001176963A (ja) 半導体装置の製造方法
KR19980030405A (ko) 반도체 장치의 콘택홀 형성방법
JPH11297832A (ja) 半導体装置の製造方法