KR100396634B1 - 반도체 소자용 퓨즈 장치 - Google Patents

반도체 소자용 퓨즈 장치 Download PDF

Info

Publication number
KR100396634B1
KR100396634B1 KR10-2001-0007506A KR20010007506A KR100396634B1 KR 100396634 B1 KR100396634 B1 KR 100396634B1 KR 20010007506 A KR20010007506 A KR 20010007506A KR 100396634 B1 KR100396634 B1 KR 100396634B1
Authority
KR
South Korea
Prior art keywords
fuse
semiconductor
semiconductor material
semiconductor body
porous
Prior art date
Application number
KR10-2001-0007506A
Other languages
English (en)
Other versions
KR20010082656A (ko
Inventor
볼프강 벨저
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010082656A publication Critical patent/KR20010082656A/ko
Application granted granted Critical
Publication of KR100396634B1 publication Critical patent/KR100396634B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

본 발명은 이온 주입 및 후속하는 에칭 공정에 의해 고유 퓨즈(4) 하부의 반도체 재료에 동공이 형성됨으로써 상기 반도체 재료가 열적으로 절연되는, 반도체 소자용 퓨즈 장치에 관한 것이다.

Description

반도체 소자용 퓨즈 장치{FUSE ARRANGEMENT FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 몸체, 상기 반도체 몸체의 표면 상에 적어도 부분적으로 제공된 절연층, 및 상기 절연층 위에 배치되고, 하나 이상의 장소에 퓨즈를 형성하는 수축부(narrowing part)를 갖는 스트립 형태의 금속층을 포함하는 반도체 소자용 퓨즈 장치에 관한 것이다.
퓨즈(용융 브릿지)의 바람직한 적용 분야는 반도체 메모리이다. 여기서 퓨즈는 예컨대 메모리 셀에 결함이 발생할 때 여분의 메모리 셀을 활성화시킬 수 있다.
상기 퓨즈의 상태, 즉 "용단되었는지" 및 "용단되지 않았는지"의 상태가 "0" 및 "1"로서 아니면 그 반대로 평가되기 때문에, 퓨즈는 정보를 저장하기에도 적합하다.
퓨즈의 기능을 위해 매우 중요한 퓨즈의 용단 시에는 많은 에너지 손실을 야기하는 높은 전류가 사용된다. 이 때 발생하는 열은 퓨즈와 반도체 몸체 사이에 제공된 절연층을 통해 상기 반도체 몸체 내부로 방출되어, 상기 몸체 내에서 균열의 형성, 즉 소위 "크랙"의 형성을 초래할 수 있다. 상기 크랙은 인접한 부품들의 동작에 악영향을 미치거나, 심지어 부품들을 파괴할 수도 있다.
본 발명의 목적은, 퓨즈 용단 시 실제로 크랙의 형성을 예방할 수 있도록 형성된 퓨즈 장치를 제공하는 것이다.
도 1은 본 발명에 따른 퓨즈 장치의 개략적 평면도.
도 2는 도 1의 퓨즈 장치의 개략적 단면도.
도면의 주요 부호 설명
1 : 반도체 몸체 2 : 절연층
3 : 금속층 4 : 수축부
5, 7 : 반도체 몸체의 영역들 6 : 기공성 실리콘 영역
상기 목적은 도입부에 언급한 방식의 퓨즈 장치에서 본 발명에 따라, 수축부 하부의 반도체 몸체 내 반도체 영역이 열적으로 절연됨으로써 달성된다. 이 때 상기 반도체 영역이 바람직하게는 기공성 반도체 재료로 형성된다.
상기 기공성 반도체 재료는 이온 주입 및 후속하는 에칭 공정에 의해 형성될 수 있다. 이온 주입을 위해 붕소 또는 그밖의 적합한 물질이 사용될 수 있다. 에칭을 위해 바람직하게는 HF-혼합물이 사용될 수 있다.
본 발명에 따른 퓨즈 장치는 고유 퓨즈의 용단 장소 영역 내에 예컨대 기공성 반도체 재료를 포함하며, 상기 기공성 반도체 재료는 이온 주입 및 "일반" 반도체 재료의 에칭에 의해 형성된다. 반도체 재료는 우선 실리콘을 의미한다. 그러나 본 발명은 반도체 재료로서 실리콘에만 제한되지 않고, 예컨대 AIII-BV-반도체 재료와 같은 다른 반도체 재료에도 적용될 수 있다.
기공성 반도체 재료는 예컨대 메모리 장치의 제조시 필요한 추가적 기술 처리에 대해 충분히 안정적이다. 또한 상기 기공성 반도체 재료가 열적 절연 작용을 함으로써 중요한 장점이 제공된다. 즉, 상기 기공성 반도체 재료에 의한 열적 절연으로 인해 적은 에너지 손실만 기록되기 때문에, 이미 적은 전류의 돌입(rush of current)으로도 퓨즈를 용단시키기에 충분하다.
상기 방식으로 퓨즈가 "용단"되면, 퓨즈가 반도체 몸체 상에 제공된 절연층 위에 배치되는 종래 방법의 경우보다 훨씬 적은 에너지가 요구된다. 또한 기공성 반도체 재료만이 파괴되고, 그만큼 상기 기공성 반도체 재료가 "파쇄구역"을 형성한다. 즉, 남은 반도체 몸체 내의 반도체 재료는 완전히 손상되지 않은 채로 남는다. 특히 인접한 부품들을 손상시킬 수 있는 위험한 크랙이 전혀 형성되지 않게 된다.
반도체 재료가 다공 상태로 전환됨으로써 특히 절연층으로 이루어진 받침대 없는(unsupported) 브릿지가 형성될 수 있으며, 상기 브릿지 위에 퓨즈가 놓인다.
본 발명에 따른 퓨즈 장치에서는 절연층이 그 하부에 놓인, 기공성 반도체 재료에 의해 형성된 파쇄구역과 상호 작용함으로써 특별한 장점이 제공된다: 상기 기공성 반도체 재료에 의해 절연층 하부의 열적 절연화가 증대됨에 따라, 적은 전류 돌입으로도 이미 퓨즈를 용단시키기에 충분하게 되고; 또한 상기 용단 시에는 기공성 재료에 의해 형성된 파쇄구역만이 손상됨으로써, 남은 반도체 몸체의 손상이 확실히 방지된다.
본 발명은 도면을 참조하여 하기에 더 자세히 설명된다.
도 1은 실리콘-반도체 몸체(1)가 장착된 퓨즈 장치를 나타내며, 상기 반도체 몸체 위에는 예컨대 이산화규소로 이루어진 절연층(2)이 제공되어있다. 상기 절연층(2) 위에는 퓨즈를 형성하는 수축부(4)를 갖는 스트립 형태의 금속층(3)이 위치한다.
상기 수축부(4)가 금속층(3) 위로의 전류의 돌입에 의해, 또는 레이저 빔의 작용에 의해 용융됨으로써, 상기 금속층(3)을 통한 전기적 연결은 차단된다. 상기 과정에서 실리콘-반도체 몸체(1)내로 손실 에너지가 방출되고, 이는 인접한 부품들에 손상을 입힐 수 있다.
이러한 현상을 방지하기 위해 본 발명에 따라 실리콘-반도체 몸체(1)의 한 영역(5)에서 이온 주입을 통해 예컨대 붕소 또는 그밖의 p-형 도펀트와 같은 불순물이 주입되고, 상기 불순물은 후속하는 확산 공정을 통해 조금 더 확산된다. 그런 다음 상기 영역(5)이 HF-혼합물에 의해 에칭됨으로써, 최종적으로 도 2에 도시된 것과 같은 기공성 실리콘(6)이 상기 영역(5) 및 그 주변에 형성된다. 상기 기공성 실리콘이 열적 절연 효과를 나타냄으로써, 훨씬 더 적은 전류 돌입으로도 수축부(4)를 용융시키기에 충분하게 된다. 즉 종래의 퓨즈 장치의 경우보다 더 적은 에너지가 요구되며, 또한 퓨즈 용단 시에는 "파쇄구역"을 형성하는 기공성 실리콘만 손상됨에 따라 상기 기공성 실리콘 외부의 실리콘-반도체 몸체(1) 내에 크랙이 형성되는 것을 막을 수 있다.
경우에 따라 수축부(4)의 하부 영역 내에서는 이온 주입 및 후속하는 에칭 공정을 통해 반도체 몸체(1) 전체가 제거될 수 있고, 그 결과 영역(7) 내에 "브릿지"가 형성된다. 상기 "브릿지"는 반도체 몸체(1)로부터 열적으로 완전히 절연되기 때문에, 더 낮은 전류 돌입 작용에 의해서도 용융된다.
본 발명을 통해 퓨즈 용단 시 실제로 크랙의 형성을 예방할 수 있도록 형성된 퓨즈 장치를 제공하는 것이 보장된다.

Claims (4)

  1. - 반도체 몸체(1),
    - 상기 반도체 몸체(1)의 표면 상에 적어도 부분적으로 제공된 절연층(2) 및
    - 스트립 형태의 금속층(3)을 포함하는, 반도체 소자용 퓨즈 장치에 있어서,
    - 상기 스트립 형태의 금속층(3)이 상기 절연층(2) 위에 배치되고, 하나 이상의 장소에 퓨즈를 형성하는 수축부(4)를 가지며,
    - 상기 수축부(4)의 하부에 있는 반도체 몸체(1) 내에 기공성 반도체 재료에 의해 반도체 영역(6)이 형성되어 열적으로 절연되는 것을 특징으로 하는 퓨즈 장치.
  2. 제 1항에 있어서,
    상기 기공성 반도체 재료가 이온 주입 및 후속하는 에칭 공정에 의해 형성되는 것을 특징으로 하는 퓨즈 장치.
  3. 제 2항에 있어서,
    상기 이온 주입을 위해 붕소 또는 그밖의 p-형 도펀트가 사용되는 것을 특징으로 하는 퓨즈 장치.
  4. 제 2항 또는 3항에 있어서,
    상기 에칭을 위해 HF-혼합물이 사용되는 것을 특징으로 하는 퓨즈 장치.
KR10-2001-0007506A 2000-02-15 2001-02-15 반도체 소자용 퓨즈 장치 KR100396634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10006528.7 2000-02-15
DE10006528A DE10006528C2 (de) 2000-02-15 2000-02-15 Fuseanordnung für eine Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
KR20010082656A KR20010082656A (ko) 2001-08-30
KR100396634B1 true KR100396634B1 (ko) 2003-09-03

Family

ID=7630870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0007506A KR100396634B1 (ko) 2000-02-15 2001-02-15 반도체 소자용 퓨즈 장치

Country Status (5)

Country Link
US (1) US6501150B2 (ko)
EP (1) EP1139422A3 (ko)
JP (1) JP3545350B2 (ko)
KR (1) KR100396634B1 (ko)
DE (1) DE10006528C2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385475B2 (en) * 2002-01-10 2008-06-10 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
JP4716099B2 (ja) * 2005-09-30 2011-07-06 三菱マテリアル株式会社 チップ型ヒューズの製造方法
US20070222027A1 (en) * 2006-03-27 2007-09-27 Yang Jeong-Hwan Electronic fuse elements with constricted neck regions that support reliable fuse blowing
KR100856318B1 (ko) * 2007-06-25 2008-09-03 주식회사 동부하이텍 반도체 소자용 퓨즈
US7759766B2 (en) * 2007-08-22 2010-07-20 International Business Machines Corporation Electrical fuse having a thin fuselink
US8492286B2 (en) 2010-11-22 2013-07-23 International Business Machines Corporation Method of forming E-fuse in replacement metal gate manufacturing process
JP2018139251A (ja) * 2017-02-24 2018-09-06 エイブリック株式会社 半導体装置及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460914A (en) * 1980-05-08 1984-07-17 U.S. Philips Corporation Programmable semiconductor device and method of manufacturing same
JPH0969570A (ja) * 1995-08-31 1997-03-11 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2038548B (en) * 1978-10-27 1983-03-23 Nippon Telegraph & Telephone Isolating semiconductor device by porous silicon oxide
JPS58170A (ja) * 1981-06-24 1983-01-05 Mitsubishi Electric Corp 半導体装置
JPS62162344A (ja) * 1986-01-10 1987-07-18 Sanyo Electric Co Ltd 半導体装置
US5156896A (en) * 1989-08-03 1992-10-20 Alps Electric Co., Ltd. Silicon substrate having porous oxidized silicon layers and its production method
JPH0383361A (ja) * 1989-08-28 1991-04-09 Matsushita Electron Corp 半導体装置
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
US5389814A (en) * 1993-02-26 1995-02-14 International Business Machines Corporation Electrically blowable fuse structure for organic insulators
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
FR2738334A1 (fr) * 1995-09-05 1997-03-07 Motorola Semiconducteurs Dispositif allumeur a semiconducteur, pour declenchement pyrotechnique, et procede de formation d'un tel dispositif
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
EP0860878A2 (en) * 1997-02-20 1998-08-26 Texas Instruments Incorporated An integrated circuit with programmable elements
DE19815928C2 (de) * 1998-04-09 2000-05-11 Daimler Chrysler Ag Halbleiterzünder mit verbesserter konstruktiver Festigkeit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460914A (en) * 1980-05-08 1984-07-17 U.S. Philips Corporation Programmable semiconductor device and method of manufacturing same
JPH0969570A (ja) * 1995-08-31 1997-03-11 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20010028076A1 (en) 2001-10-11
JP2001244344A (ja) 2001-09-07
JP3545350B2 (ja) 2004-07-21
DE10006528C2 (de) 2001-12-06
EP1139422A2 (de) 2001-10-04
DE10006528A1 (de) 2001-08-23
KR20010082656A (ko) 2001-08-30
US6501150B2 (en) 2002-12-31
EP1139422A3 (de) 2004-02-04

Similar Documents

Publication Publication Date Title
US7382036B2 (en) Doped single crystal silicon silicided eFuse
US6521971B2 (en) Metal fuse in copper dual damascene
US20060258122A1 (en) Nanotube fuse structure
KR940001888B1 (ko) 레이저 용단 퓨즈
EP0083211B1 (en) Semiconductor device with fuse
KR100405027B1 (ko) 집적회로장치의퓨즈구조물및그의제조방법
KR100396634B1 (ko) 반도체 소자용 퓨즈 장치
JP2008252120A (ja) ポリシリコンヒューズを有する半導体装置のトリミング方法
KR100501215B1 (ko) 반도체 디바이스용 퓨즈
US8053862B2 (en) Integrated circuit fuse
US6597013B2 (en) Low current blow trim fuse
JP6287137B2 (ja) ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法
EP0999592B1 (en) Fuse layout for improved fuse blow process window
JP4164054B2 (ja) ポリシリコンヒューズを有する半導体装置
JPH1196886A (ja) チップ形ヒューズ及びその製造方法
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
JPS6076140A (ja) 半導体装置
KR100301806B1 (ko) 반도체장치
JP2005019619A (ja) 溶断ヒューズを備えた半導体装置及びその製造方法
JP2005019620A (ja) ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法
JP2008004571A (ja) ポリシリコンヒューズ及びその製造方法
JPS58209030A (ja) 半導体ヒユ−ズ
JPS6053047A (ja) 半導体装置
JPH0363819B2 (ko)
JPS61110447A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee