KR20020073393A - 루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법 - Google Patents

루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20020073393A
KR20020073393A KR1020020013504A KR20020013504A KR20020073393A KR 20020073393 A KR20020073393 A KR 20020073393A KR 1020020013504 A KR1020020013504 A KR 1020020013504A KR 20020013504 A KR20020013504 A KR 20020013504A KR 20020073393 A KR20020073393 A KR 20020073393A
Authority
KR
South Korea
Prior art keywords
ruthenium
film
ashing
gas
photosensitive material
Prior art date
Application number
KR1020020013504A
Other languages
English (en)
Inventor
오노야스히로
시노하라소따
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20020073393A publication Critical patent/KR20020073393A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 장치의 제조 방법은 다음의 단계들을 포함한다. 우선, Si 기판 상부에 Ru 또는 RuO2막과 SiO2층을 순차적으로 형성한다. 다음에, SiO2층 상에 이후 SiO2층을 에칭하여 콘택홀을 형성하기 위한 마스크로 사용되는 레지스트 패턴을 형성한다. 콘택홀의 바닥에서 Ru 또는 RuO2막이 노출된다. 이어서, 200 ℃ 이상의 기판 온도에서 O2와 N2를 혼합하고 N2조성비를 50 % 이상으로 하여 제조된 애싱 가스를 사용하여, 레지스트 패턴을 애싱하기 위한 플라즈마 애싱을 수행한다. 그 결과, 본 발명에서는 Ru 막 또는 RuO2막 상부의 레지스트 패턴을 높은 선택비로 애싱할 수 있어, Ru 막 또는 RuO2막이 소실되지 않는다.

Description

루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법 {METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A RUTHENIUM OR A RUTHENIUM OXIDE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 루테늄막 또는 루테늄산화물막의 상부에 형성된 레지스트막을 높은 선택비로 애싱할 수 있는 반도체 장치의 제조 방법에 관한 것이다.
최근에, 루테늄 또는 루테늄산화물을 포함하는 반도체 장치가 당해 기술분야에서 활발히 연구 개발되고 있다. 그 중에서, 루테늄 또는 루테늄산화물과 Pb(ZrxTi1-x)O3, (BaxSr1-x)TiO3또는 Ta2O5등의 유전 재료로 제조된 전극을 갖는 커패시터가 FeRAM (Ferroelectric Random Access Memory) 또는 DRAM (Dynamic Random Access Memory) 의 일부에서 채용되고 있다.
루테늄과 루테늄산화물은 산소 가스 (예를 들어, Maniar 등의 미국특허 제5,254,217호) 및 산소 가스와 할로겐 가스의 가스 혼합물 (예를 들어, Tokashiki 등의 미국특허 제5,624,583호) 을 사용하는 반응성 이온 에칭에 의해 높은 이방성 형태로 처리될 수 있다. 상술한 에칭 방법에 의해 커패시터 전극의 크기를 최소화할 수는 있지만, 산소 플라즈마를 사용하여 루테늄 또는 루테늄산화물로 형성된 전극 상부에 형성된 감광재료 (즉, 포토레지스트) 의 애싱을 수행하는 것이 필요해진다.
도 1a 내지 1e 는, 콘택홀을 에칭한 후 애싱 단계를 수행하는 루테늄 (Ru) 막을 갖는 반도체 장치를 제조하는 종래 방법의 일례에서 주요 단계들을 나타내는 단면도들이다.
우선, 도 1a 에 나타낸 바와 같이, 실리콘 (Si) 기판 (11) 상부에 Ru 막 (12) 과 실리콘이산화물 (SiO2) 층 (14) 을 형성한다. 도 1b 에 나타낸 바와 같이, SiO2층 (14) 상에 포토레지스트를 도포한 후, 포토리소그래피 공정을 사용하는 후속 패터닝 공정에 의해 레지스트 패턴 (13) 을 형성한다. 도 1c 에 나타낸 바와 같이, 이어서 CF4등을 사용하는 건식 에칭 공정에 의해 SiO2층 (14) 을 관통하도록 Ru 막 (12) 과 배선을 접속시키기 위한 콘택홀 (16) 을 형성한다. 그 후, 도 1d 에 나타낸 바와 같이, 레지스트 패턴 (13) 에 대해 O2가스를 사용하는 플라즈마 애싱 공정을 실시한다. 애싱 동안, Ru 과 산소 플라즈마 (22) 가 반응하여 휘발성 RuO3또는 RuO4를 형성하기 때문에 Ru 막 (12) 은 점차로 부식된다. 그 결과, 레지스트 패턴 (13) 을 완전히 제거하는 것은 Ru 막 (12) 의 상당한 부식을 수반하게 된다. 어떤 경우에는, 도 1e 에 나타낸 바와 같이, 콘택홀 (16) 하부의 Ru 막 (12) 이 없어질 수도 있다.
상술한 종래의 예에서는, 콘택홀을 에칭한 후에 애싱을 수행한다. 실제반도체 장치의 제조시에는, Ru 막 (12) 이 산소 플라즈마에 노출될 수 있는 그러한 애싱 단계를 한 번 이상 수행하는 경우들이 있을 수 있다. 따라서, 한 번의 애싱 단계에 의해서 Ru 막 (12) 의 전체가 제거되지는 않더라도, 애싱 단계를 여러 번 반복한 후에는 Ru 막 (12) 이 구조체로부터 완전히 소실될 수도 있다.
이러한 문제를 해결하기 위해, Yunogami 등 (미국특허 제6,326,218) 은 Ru 막 (12) 상에 백금 (Pt) 막 (15) 을 형성하여 레지스트 패턴 (13) 을 애싱할 때 Ru 막 (12) 이 부식되는 것을 방지하는 방법을 개시하고 있다.
도 2a 내지 2e 는 상술한 종래 기술에 개시된 방법의 단계들을 나타내는 단면도들이다. 이 방법에서, 도 2a 에 나타낸 바와 같이, 우선 Si 기판 (11) 상부에 Ru 막 (12) 을 증착한다. 다음에, Ru 막 (12) 상에 백금 (Pt) 막 (15) 을 증착한다. Pt 막 (15) 과 Ru 막 (12) 을 패터닝한 후에, Pt 막 (15) 상에 SiO2층 (14) 을 형성한다. 이어서, 도 2b 에 나타낸 바와 같이, SiO2층 (14) 상에 레지스트 패턴 (13) 을 형성한다. 또한, 도 2c 에 나타낸 바와 같이, CF4등을 사용하는 건식 에칭 공정에 의해 SiO2층 (14) 을 관통하도록 콘택홀 (16) 을 형성한다. 그 후, 도 2d 에 나타낸 바와 같이, 레지스트 패턴 (13) 에 대해 산소 플라즈마 (22) 를 사용하는 플라즈마 애싱 공정을 실시한다. 이 경우에, Pt 막 (15) 이 Ru 막 (12) 을 덮고 있으므로, Ru 막 (12) 은 전혀 부식되지 않으면서도, 도 2e 에 나타낸 바와 같이 레지스트 패턴 (13) 은 애싱 공정에 의해 완전히 제거된다.
상술한 바와 같이, 종래의 반도체 장치를 제조하는 방법에서는, 애싱시에 Ru 막 (12) 이 부식될 수 있다. Ru 막 (12) 의 부식을 방지하기 위해서는, 부식이나 소실을 방지하기 위해 Ru 막 (12) 상에 Pt 막 (15) 을 증착해야 한다. 그러나, 이 경우에는 Ru 막 (12) 상에 Pt 막 (15) 을 형성하고 패터닝하는 추가적인 단계들로 인해 제조 공정이 더욱 복잡해지게 된다. 또한, 고가인 Pt 때문에 반도체 장치의 제조 비용이 증가하게 된다. 결국, Ru 또는 Ru 산화물을 포함하는 반도체 장치를 제조하는 종래의 방법으로는 충분한 생산성을 얻을 수 없다. 또한, Ru 막 (12) 상에 직접 유전층을 직접 형성해야 할 필요가 있는 경우에는, Ru 막 (12) 상에 Pt 막 (15) 을 형성할 수 없게 된다.
본 발명의 목적은 루테늄 또는 루테늄산화물 상부에 형성된 감광재료의 애싱을 높은 선택비로 용이하게 실현할 수 있어, 높은 생산성을 갖는 반도체 장치의 제조 방법을 제공하는 데 있다.
도 1a 내지 1e 는 콘택홀을 에칭한 후에 포토레지스트의 애싱을 수행하는 종래의 제 1 방법으로서 Ru 막을 포함하는 반도체 장치의 제조 방법에서 각 단계들을 나타내는 단면도.
도 2a 내지 도 2e 는 콘택홀을 에칭한 후에 포토레지스트의 애싱을 수행하는 종래의 제 2 방법으로서 Ru 막을 포함하는 반도체 장치의 제조 방법에서 각 단계들을 나타내는 단면도.
도 3a 내지 도 3e 는 콘택홀을 에칭한 후에 포토레지스트의 애싱을 수행하는 본 발명의 바람직한 실시예들 중 하나로서 Ru 막을 포함하는 반도체 장치의 제조 방법에서 각 단계들을 나타내는 단면도.
도 4는 O2가스와 N2가스를 혼합하여 제조한 가스의 조성에 대한 선택비와 애싱율의 특성을 나타내는 그래프.
도 5는 애싱 단계에서 기판 온도에 대한 선택비와 애싱율의 특성을 나타내는 그래프.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 루테늄막
13 : 레지스트 패턴 14 : 층간절연막
16 : 콘택홀 33 : 산소/질소 플라즈마
본 발명의 제 1 측면에서, 루테늄과 루테늄산화물 중 하나 이상을 포함하는 반도체 장치의 제조 방법은, 산소 가스 또는 오존 가스와 질소 가스를 함유하고 질소 가스의 퍼센트 조성이 50 % 이상인 가스 혼합물을 사용하여 루테늄 또는 루테늄산화물 상부의 감광재료를 애싱하는 단계를 포함한다.
여기서, 애싱 단계는 루테늄 또는 루테늄산화물이 형성되는 기판을 200 ℃ 이상의 온도로 가열하여 수행할 수 있다.
애싱 단계는 감광재료를 마스크로 사용하여 루테늄 또는 루테늄산화물 상의 층간절연막을 에칭한 후에 수행할 수도 있다. 또는, 애싱 단계는 감광재료를 마스크로 사용하여 루테늄 또는 루테늄산화물을 에칭한 후에 수행할 수도 있다.
본 발명의 제 2 측면에서, 루테늄과 루테늄산화물 중 하나 이상을 포함하는 반도체 장치의 제조 방법은, 기판 상부에 루테늄 또는 루테늄산화물로 제조된 막을 형성하는 단계; 상기 루테늄막 또는 루테늄산화물막 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 감광재료를 도포하고 상기 도포된 감광재료를 패터닝하는 단계; 상기 패터닝된 감광재료를 마스크로 사용하여 상기 층간절연막을 에칭하는 단계; 및 상기 패터닝된 감광재료를 산소 가스 또는 오존 가스를 함유하는 가스와 질소가스를 함유하는 가스의 혼합물로 제공되고 질소 가스의 퍼센트 조성이 50 % 이상인 애싱 가스를 사용하여 애싱하는 단계를 포함한다.
여기서, 층간절연막을 에칭하는 단계에서 루테늄막 또는 루테늄산화물막을 노출시키는 콘택홀을 형성할 수도 있다.
상술한 본 발명의 제 1 또는 제 2 측면에 따르면, 높은 선택비 및 높은 애싱율로 감광재료를 효율적으로 애싱할 수 있으면서도 루테늄막 또는 루테늄산화물막의 부분적인 소실을 방지할 수 있다는 장점이 있다.
그러한 장점의 이유는 다음과 같다. 종래의 방법에서는, 루테늄이 산소 플라즈마에 의해 에칭되는데, 이는 루테늄이 산화되어 휘발성 화합물, 즉, RuO3또는 RuO4를 형성하기 때문이다. 이 경우, 산소 플라즈마를 사용하여 포토레지스트의 애싱을 수행할 때 루테늄이 부식되거나 소실될 수도 있다.
한편, 본 발명에 따르면, 많은 양의 N2가스와 O2가스를 혼합하여 애싱용 가스를 제조하므로, 루테늄과 산소의 충돌 확율을 감소시킬 수 있다. 이때, 루테늄의 에칭율이 감소되는 것보다 더 작은 정도로 포토레지스트의 에칭율이 다소 감소될 수도 있다. 따라서, 루테늄에 대해 향상된 선택비로 포토레지스트의 애싱을 달성할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다. 본 발명의 교시를 사용하여 많은 다른 실시예들이 달성될 수 있으며, 본 발명은 설명을 목적으로 예시한 실시예들로 한정되지 않는다.
도 3a 내지 3e 를 참조하여, 본 발명의 바람직한 실시예들 중 하나로서 반도체 장치의 제조 방법을 설명한다.
도 3a 에 나타낸 바와 같이, 우선, 실리콘 (Si) 기판 (11) 상부에 Ru 막 (12) 을 100 nm 의 두께로 형성하고, Ru 막 (12) 상에 실리콘이산화물 (SiO2) 층 (즉, 층간절연막; 14) 을 500 nm 의 두께로 증착한다. 다음에, 도 3b 에 나타낸 바와 같이, SiO2층 (14) 상에 감광재료 (즉, 포토레지스트) 를 도포하고, 포토리소그래피 공정을 사용하는 패터닝 단계에 의해 두께가 1000 nm 인 레지스트 패턴 (13) 을 형성한다. 이어서, 도 3c 에 나타낸 바와 같이, 레지스트 패턴 (13) 을 마스크로 사용하여, CF4등을 사용하는 건식 에칭 공정에 의해 SiO2층 (14) 을에칭하여, SiO2층 (14) 을 관통하여 연장하는 콘택홀 (16) 을 형성한다. 그 도면에 나타낸 바와 같이, Ru 막 (12) 표면의 일부가 콘택홀 (16) 의 바닥에서 노출되므로, Ru 막 (12) 은 전극 등으로서 사용될 수 있게 된다. Ru 에 대한 SiO2의 에칭 선택비는 20 이상이다. 이에 따라, 예를 들어, 오버 에칭의 양이 100 % 로 설정된다면 Ru 막 (12) 은 두께 방향으로 약 25 nm 정도 에칭될 수 있다. 따라서, 이 경우에, 남아있는 Ru 막 (12) 의 두께는 약 75 nm 이다.
또한, 도 3d 에 나타낸 바와 같이, 산소/질소 플라즈마 (33) 를 사용하는 애싱에 의해 레지스트 패턴 (13) 을 제거한다. 이 실시예에서, 애싱 단계는 360 mTorr 의 압력과 250 ℃ 의 기판 온도에서 13.56 MHz RF 전력을 1000 W 인가함으로써 수행된다. 본 실시예에서 사용되는 애싱 가스는 220 sccm 의 O2와 220 sccm 의 N2로 구성되는 혼합 가스이다. 즉, N2의 조성비 (즉, N2/(N2+O2) 의 부피비) 가 50 % 이다.
본 발명에서는, 애싱 단계의 조건, 특히 애싱 가스의 조성 및 기판의 온도가 연구된다. 도 4 는, 전체 가스 유량은 440 sccm, 기판 온도는 250 ℃, 압력은 360 mTorr 로 한 조건 하에서 13.56 MHz RF 전력을 1000 W 인가한 용량성 결합 플라즈마 애싱 장치 내에서, N2와 O2를 혼합하여 제조한 애싱 가스 내의 N2조성비에 대한 레지스트 애싱율과 선택비 (즉, 레지스트 에칭율 / Ru 에칭율) 의 특성을 평가하기 위한 실험 결과를 나타낸다. 도 4에서 알 수 있는 바와 같이, N2의 조성비가 50 % 일 때 선택비는 최대가 되고, N2의 조성비가 50 % 일 때의 선택비는 N2의 조성비가 10 % 일 때의 선택비에 비해 두배 이상이 된다. 도 4 에서 알 수 있는 바와 같이, N2의 조성비가 증가함에 따라 레지스트의 애싱율은 감소한다. N2의 조성비가 50 % 일 때의 레지스트 애싱율은 N2의 조성비가 10 % 일 때의 레지스트 애싱율의 약 0.7 배이다. 그러나, 레지스트 애싱율이 1600 nm/min 이상이기 때문에 생산성이 실질적으로 감소했다고는 볼 수 없다.
또한, 다음의 애싱 조건 하에서 기판 온도에 대한 애싱율과 선택비의 특성을 평가하는 추가 실험을 동일한 막 구조체를 갖는 시편들에 대하여 수행한다. 즉, 기판 온도는 150, 200 또는 250 ℃, 압력은 360 mTorr 으로 한 조건 하에서 13.56 MHz RF 전력을 1000 W 인가하고 400 sccm 의 O2와 40 sccm 의 N2(N2의 조성비는 약 9 %) 를 혼합하여 제조한 애싱 가스를 사용하여 애싱을 수행한다. 도 5 에 얻어진 결과를 나타낸다.
도 5 로부터 알 수 있듯이, 기판 온도가 감소함에 따라 선택비와 애싱율은 각각 급격히 감소한다. 기판 온도가 200 ℃ 일 때의 선택비 및 레지스트 애싱율은 온도가 250 ℃ 일 때의 거의 절반 정도로 된다. 기판 온도가 더욱 감소한다면, 애싱율은 더욱 감소하며, 결국 실제적인 응용가능성은 없어진다.
이 실시예에서, 상술한 결과들로부터, 상술한 바와 같이 360 mTorr 의 압력, 250 ℃ 의 기판 온도 하에서 13.56 MHz 의 RF 전력을 1000 W 인가하고 220 sccm 의O2가스와 220 sccm 의 N2가스 (N2의 조성비는 약 50 %) 의 혼합물로서 제조된 애싱 가스를 사용하여 애싱을 수행하는 것으로 애싱 조건이 결정된다. 그러한 조건 하에서, 레지스트/Ru 의 선택비는 약 500 이다. 따라서, 애싱 시간을 1000 nm 두께의 레지스트를 제거하기 위해 요구되는 시간의 10 배로 한다면, Ru 는 두께로 20 nm 만 부식된다. 애싱 전에 Ru 막의 두께가 75 nm 이면, 반복해서 애싱 단계를 3 번 수행하더라도 Ru 전극 (12) 은 소실되지 않고 유지될 수 있다.
실험에 의하면, N2의 조성비가 10 % 이면, 유사한 단계를 2 번만 반복해도 Ru 막 (12) 이 완전히 소실될 수 있다.
상술한 바와 같이, 도 4 및 5 에 나타낸 결과 등을 고려하면, N2의 조성비를 50 % 이상으로 증가시킴으로써 선택비를 증가시킬 수 있다. 이 경우에는, 애싱 단계를 여러 번 반복하더라도 Ru 막 (12) 은 거의 소실되지 않는다는 것을 알 수 있다. 또한, 도 4 및 5 에 나타낸 바와 같이, 선택비와 애싱율이 너무 낮아지지 않도록 애싱 단계에서의 기판 온도는 200 ℃ 이상으로 하는 것이 바람직하다.
상술한 바와 같이, 본 발명에 의하면 Ru 막 상부의 감광재료를 높은 선택비로 애싱할 수 있으므로, 낮은 비용으로 반도체 장치를 제조할 수 있게 된다. 또한, 감광재료를 애싱할 때 Ru 막이 부분적으로 소실되는 것도 방지할 수 있다.
본 발명은 첨부된 도면들을 참조하여 바람직한 실시예에 관해 설명하였지만, 다양한 변형이나 수정이 가능하다.
본 실시예에서는, Si 기판 (11) 상부에 Ru 막 (12) 을 형성한다. 그러나, 그러한 구조체로 한정되는 것은 아니다. Si 기판 (11) 상부에 RuO2와 같은 루테늄산화물막을 형성함으로써 유사한 효과를 얻을 수 있다. 또한, 루테늄막 및 루테늄산화물막의 적층 구조에 의해 동일한 효과를 얻을 수 있음도 명백하다.
또한, O2함유 가스와 N2함유 가스를 혼합하여 제조한 가스 대신에, O3함유 가스와 N2함유 가스를 혼합하여 제조한 가스를 사용하여 유사한 효과를 얻을 수도 있다. 따라서, 혼합 가스는 O2와 O3중 적어도 하나와 N2를 혼합하여 제조할 수도 있다.
본 실시예에서는, Ru 막 상의 층간절연막 (SiO2막) 의 콘택홀 에칭 이후의 애싱을 설명한다. 애싱시에 Ru 막이 노출되는 모든 단계들 이후에도 애싱 단계를 적용할 수 있으며, 예를 들어, 레지스트 패턴을 마스크로 사용하여 Ru 막을 패터닝한 후에 애싱 단계를 적용할 수도 있다.
많은 변형들 및 수정들은 당업자들에게 자명한 것이다. 첨부된 청구범위에 의해 한정된 본 발명의 범위를 벗어나지 않는 한, 그러한 변형들 및 수정들은 본 발명의 범위에 포함되는 것이다.
상술한 바와 같이, 본 발명에 의하면, 높은 선택비로 루테늄막 또는 루테늄 산화물막 상부의 감광재료를 애싱할 수 있게 된다. 따라서, 루테늄 또는 루테늄산화물을 포함하는 반도체 장치를 낮은 비용으로 제조할 수 있을 뿐만 아니라 감광재료의 애싱시에 루테늄막 또는 루테늄산화물막이 부분적으로 소실되는 것도 방지할 수 있다.

Claims (8)

  1. 루테늄과 루테늄산화물 중 하나 이상을 포함하는 반도체 장치의 제조 방법으로서,
    산소 가스 또는 오존 가스와 질소 가스를 함유하고 상기 질소 가스의 퍼센트 조성이 50 % 이상인 가스 혼합물을 사용하여, 상기 루테늄 또는 상기 루테늄산화물 상부의 감광재료를 애싱하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 애싱은 상기 루테늄 또는 상기 루테늄산화물이 형성되어 있는 기판을 200 ℃ 이상의 온도로 가열하여 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 애싱은 상기 감광재료를 마스크로 사용하여 상기 루테늄 또는 상기 루테늄산화물 상의 층간절연막을 에칭한 후에 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 애싱은 상기 감광재료를 마스크로 사용하여 상기 루테늄 또는 상기 루테늄산화물을 패터닝한 후에 수행될 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 루테늄과 루테늄산화물 중 하나 이상을 포함하는 반도체 장치의 제조 방법으로서,
    기판 상부에 루테늄 또는 루테늄산화물로 제조된 막을 형성하는 단계;
    상기 루테늄막 또는 상기 루테늄산화물막 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 감광재료를 도포하고 상기 도포된 감광재료를 패터닝하는 단계;
    상기 패터닝된 감광재료를 마스크로 사용하여 상기 층간절연막을 에칭하는 단계; 및
    상기 패터닝된 감광재료를, 산소 가스 또는 오존 가스를 함유하는 가스와 질소 가스를 함유하는 가스의 혼합물로서 제조되고 상기 질소 가스의 퍼센트 조성이 50 % 이상인 애싱 가스를 사용하여 애싱하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 애싱은 상기 기판을 200 ℃ 이상의 온도로 가열하여 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 층간절연막을 에칭하는 단계에서, 상기 루테늄막 또는 상기 루테늄산화물막을 노출시키는 콘택홀이 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 5 항에 있어서,
    상기 층간절연막은 실리콘이산화물로 제조되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020020013504A 2001-03-16 2002-03-13 루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법 KR20020073393A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001076016A JP2002280360A (ja) 2001-03-16 2001-03-16 半導体装置の製造方法
JPJP-P-2001-00076016 2001-03-16

Publications (1)

Publication Number Publication Date
KR20020073393A true KR20020073393A (ko) 2002-09-26

Family

ID=18933021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020013504A KR20020073393A (ko) 2001-03-16 2002-03-13 루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6753133B2 (ko)
JP (1) JP2002280360A (ko)
KR (1) KR20020073393A (ko)
CN (1) CN1213463C (ko)
TW (1) TW541616B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428420C (zh) * 2002-09-27 2008-10-22 上海华虹（集团）有限公司 Z3ms刻蚀后的干法去胶工艺
DE10255841A1 (de) * 2002-11-29 2004-06-17 Infineon Technologies Ag Kondensator mit ruthenhaltigen Elektroden
US6992939B2 (en) * 2004-01-26 2006-01-31 Micron Technology, Inc. Method and apparatus for identifying short circuits in an integrated circuit device
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
US20070271751A1 (en) * 2005-01-27 2007-11-29 Weidman Timothy W Method of forming a reliable electrochemical capacitor
US7438949B2 (en) * 2005-01-27 2008-10-21 Applied Materials, Inc. Ruthenium containing layer deposition method
US20060162658A1 (en) * 2005-01-27 2006-07-27 Applied Materials, Inc. Ruthenium layer deposition apparatus and method
US20070190362A1 (en) * 2005-09-08 2007-08-16 Weidman Timothy W Patterned electroless metallization processes for large area electronics
WO2007121336A2 (en) * 2006-04-14 2007-10-25 Applied Materials, Inc. Reliable fuel cell electrode design
JP5133643B2 (ja) * 2007-09-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TW200939509A (en) * 2007-11-19 2009-09-16 Applied Materials Inc Crystalline solar cell metallization methods
WO2009067483A1 (en) * 2007-11-19 2009-05-28 Applied Materials, Inc. Solar cell contact formation process using a patterned etchant material
WO2010009297A2 (en) 2008-07-16 2010-01-21 Applied Materials, Inc. Hybrid heterojunction solar cell fabrication using a doping layer mask
US7951637B2 (en) * 2008-08-27 2011-05-31 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
CN104011882A (zh) 2012-01-12 2014-08-27 应用材料公司 制造太阳能电池装置的方法
US9341941B2 (en) 2013-08-01 2016-05-17 Samsung Electronics Co., Ltd. Reflective photomask blank, reflective photomask, and integrated circuit device manufactured by using reflective photomask

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254217A (en) 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
JP2956485B2 (ja) 1994-09-07 1999-10-04 日本電気株式会社 半導体装置の製造方法
US6537461B1 (en) * 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
SG79292A1 (en) 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法
JP2001313379A (ja) * 2000-04-28 2001-11-09 Nec Corp 半導体メモリの製造方法及び容量素子の製造方法

Also Published As

Publication number Publication date
US6753133B2 (en) 2004-06-22
TW541616B (en) 2003-07-11
CN1375862A (zh) 2002-10-23
JP2002280360A (ja) 2002-09-27
CN1213463C (zh) 2005-08-03
US20020132194A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
US6387775B1 (en) Fabrication of MIM capacitor in copper damascene process
US6465352B1 (en) Method for removing dry-etching residue in a semiconductor device fabricating process
US6162738A (en) Cleaning compositions for high dielectric structures and methods of using same
US7651949B2 (en) Method of manufacturing a semiconductor device
US6140243A (en) Low temperature process for post-etch defluoridation of metals
KR20020073393A (ko) 루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법
TW200524124A (en) Method for forming novel BARC open for precision critical dimension control
KR20030025174A (ko) Ｎ₂플라즈마기체 및 ｎ₂/ｈ₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법
JP2007129219A (ja) 二酸化シリコンに対してｃ４ｆ８及び窒化チタンに対してｃｆ４を用いるエッチング工程
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
US20050227470A1 (en) Method for manufacturing a semiconductor device having a W/WN/polysilicon layered film
JP2002289594A (ja) 半導体装置およびその製造方法
US5950092A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US6379872B1 (en) Etching of anti-reflective coatings
US7060628B2 (en) Method for fabricating a hard mask polysilicon gate
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US6387774B1 (en) Methods for forming patterned layers including notched etching masks
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
KR20050116600A (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH1167909A (ja) 半導体装置の製造方法
KR100456991B1 (ko) 반도체장치의 제조방법
JPH09115875A (ja) 半導体装置の製造方法及びこの方法に用いる処理液
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
JPH0888329A (ja) 半導体装置の製造方法
KR100333543B1 (ko) 반도체소자의게이트전극형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee