JPH09115875A - 半導体装置の製造方法及びこの方法に用いる処理液 - Google Patents

半導体装置の製造方法及びこの方法に用いる処理液

Info

Publication number
JPH09115875A
JPH09115875A JP29773795A JP29773795A JPH09115875A JP H09115875 A JPH09115875 A JP H09115875A JP 29773795 A JP29773795 A JP 29773795A JP 29773795 A JP29773795 A JP 29773795A JP H09115875 A JPH09115875 A JP H09115875A
Authority
JP
Japan
Prior art keywords
layer
etching
hydrofluoric acid
weight
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29773795A
Other languages
English (en)
Inventor
Hideto Goto
日出人 後藤
Koichi Mizobuchi
孝一 溝渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP29773795A priority Critical patent/JPH09115875A/ja
Publication of JPH09115875A publication Critical patent/JPH09115875A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【構成】 シリコン基板1上に形成したBPSG層2を
レジストマスク3によって所定パターンにドライエッチ
ングで加工してBPSG層2にコンタクトホール2aを
形成し、前記ドライエッチング後にレジストマスク3を
除去した状態で、前記ドライエッチングによる加工領域
(特に、前記ドライエッチングに用いるエッチングガス
とレジストマスク3とBPSG層3とにより生じた堆積
物(例えば堆積ポリマー)と、レジストマスク3の除去
時にシリコン基板1の表面に生じた酸化物(例えば自然
酸化膜)と)を、15重量%〜40重量%のフッ化アンモニ
ウムと0.04重量%〜0.3 重量%のフッ化水素酸(フッ
酸)とを含有するバッファードフッ酸によって処理す
る、半導体装置の製造方法、及び上記処理液。 【効果】 コンタクトホールやバイアホールの如きホー
ルの拡張を防止して設定通りのサイズに形成しつつ、堆
積ポリマーや自然酸化膜を十二分に除去でき、コンタク
ト抵抗の減少、配線間の短絡防止、配線の被着性、設備
の汚染防止等を実現できる半導体装置の製造方法と、こ
の製造方法に用いる処理液を提供することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法及
びこの方法に用いる処理液に関する。
【0002】
【従来の技術】半導体装置、例えば超大規模集積回路
(ULSI)にあっては、回路素子の形成のために要求
される加工寸法が 0.5μmオーダーという極めて微細で
厳しい値になってきている。
【0003】このような微細なパターニングにおいて、
ウエットエッチングを採用した場合、パターニングすべ
き層の表面にレジスト膜を所定形状に形成してエッチン
グする際に等方性エッチング特性を示すため、深さ方向
のエッチングと同時に横方向にもエッチングが進行し、
いわゆるアンダーカットが生じてしまう。このため、所
定寸法を得ることが困難であり、目的とする加工精度を
実現できないことがある。
【0004】これに対し、ドライエッチングでは、パタ
ーニングすべき層の深さ方向のエッチング量に比べて横
方向のエッチング量が極めて僅かであるので、上記のよ
うな厳しい加工精度が要求される微細なパターニングに
好適である。
【0005】ところが、ドライエッチングでは、エッチ
ングの進行に伴い、エッチングに用いるガスの成分をは
じめ、レジストを含む被パターニング層の構成成分やエ
ッチング装置の構成部品の金属成分(例えば、鉄、クロ
ム、ニッケル等)を含む堆積物(以下、堆積ポリマー又
は堆積保護層という。)が生成され、これがエッチング
領域、例えばコンタクトホール及びその周囲に堆積す
る。
【0006】このような堆積ポリマーは、耐エッチング
性があるため、コンタクトホール等に堆積すると、コン
タクトホールはもはやエッチングされることはなく、そ
の拡大が防止される。即ち、堆積ポリマーを利用した異
方性エッチングが可能となり、コンタクトホールの加工
精度が保持されることになる。この異方性エッチングに
ついて図14で説明する。
【0007】まず、図14(a)に示すように、半導体基
板81上の被エッチング層(例えばノンドープCVD(Che
mical vapor deposition:化学気相成長)酸化膜層:M
TO(Middle Temperature Oxide)層14やボロン及びリ
ンドープドシリケートガラス層:BPSG層)82上にレ
ジストマスク83を形成する。次いで、同図(b)に示す
ように、レジストマスク83上からエッチングガス8をプ
ラズマ雰囲気中で矢印のように供給する。これによっ
て、レジストマスク83の開口部83a下の被エッチング層
82の領域をエッチングし、エッチングガスの垂直方向成
分8aにより、同図(c)を経て同図(d)のように被
エッチング層82及び14をパターニングし、例えば半導体
基板81上にてコンタクトホール82aを形成する。
【0008】そして、このエッチングの過程で、被エッ
チング層82及び14のエッチング領域(コンタクトホー
ル)82aの側壁面に堆積ポリマー層9が図14(c)のよ
うに生成する。この堆積ポリマー層9は、エッチング領
域の側壁に作用しようとするエッチングガスの横方向成
分8bに対して障壁(即ち、耐エッチング膜)として機
能し、これによって、エッチング領域の水平方向への拡
大が阻止されるから、パターニングが高精度でなされる
ことになる。
【0009】図14(d)のように被エッチング層82及び
14のパターニングが終了した後、プラズマアッシング及
び硫酸/過酸化水素水でレジストマスク83を除去し、同
図(e)に示すようにパターニングが完了する。なお、
このとき、堆積ポリマー層9は、コンタクトホール82a
の側壁に9aとして残存し、付着すると共に、その上部
9bは被エッチング層82上に付着する。
【0010】このように、堆積ポリマー層9を利用して
異方性エッチングが可能であるが、エッチング後には堆
積ポリマーは不要なものとなり、十二分に除去する必要
がある。
【0011】従来、堆積ポリマーを除去するために、プ
ラズマアッシングや、硫酸/過酸化水素水混合液(濃硫
酸と30%過酸化水素水とを約3:1に混合した洗浄液)
では、上記の堆積ポリマーは除去できず、残存してしま
う。
【0012】しかも、上記したレジストマスクを除去す
るのに、これまでは、堆積ポリマーの除去と同様にプラ
ズマアッシングや硫酸と過酸化水素水とからなる混酸洗
浄液によるレジスト除去方法が採用されているが、上記
したように堆積ポリマーが残存することに加えて、コン
タクトホールの底部に露出したシリコン基板(或いはポ
リシリコン)の表面に、レジスト除去工程時に図14
(e)に示す如くに自然酸化膜84が生成してしまう。
【0013】このような堆積ポリマーや自然酸化膜が残
ったままデバイスを作製すると、次の(1)〜(5)に
示す問題点が生じてしまう。
【0014】(1)図15に示すように、加工されたBP
SG層82及びMTO層14のコンタクトホール82aの側壁
に堆積ポリマー層9が残存していると、コンタクトホー
ル82aを含む領域に配線83を被着した場合、基板81と配
線83のコンタクト部83aとの接触面積が堆積ポリマー層
9の分に相当して小さくなり、接触抵抗が増大し、信頼
性が低下する。この高抵抗化に加えて、また、コンタク
ト部83aと基板81との間が、破線の矢印で示すように、
幾分導電性のある堆積ポリマー層9aを介して導通し、
抵抗が変化し易くなる。
【0015】図9(A)には、プラズマアッシング後の
コンタクトホールの顕微鏡写真のスケッチを示す(ここ
では、下地はシリコン基板、コンタクトホールでのコン
タクトホール径は 0.4μm)が、黒っぽく見えるコンタ
クトホールの周囲に白っぽく見える堆積ポリマー9b
(又は9a)が環状に残存していることが分かる。図9
(B)は、濃硫酸と過酸化水素水との混合液で洗浄処理
したときの上記と同様のスケッチを示すが、堆積ポリマ
ーがコンタクトホールの側壁に不規則に付着した状況が
分かる。
【0016】図11(A)には、プラズマアッシング後の
絶縁層のバイアホールの顕微鏡写真のスケッチを示す
(ここでは、下地はタングステン膜、バイアホール径は
0.5μm)が、黒っぽく見えるバイアホールの周囲に堆
積ポリマー9b(又は9a)が局在化して残存している
ことが分かる。図11(B)は、有機アミン系と芳香族系
との混合液で洗浄したときの上記と同様の顕微鏡写真を
示すが、やはり堆積ポリマーがバイアホールの周囲に局
在化して残存した状況が分かる。
【0017】(2)堆積ポリマー層のうち、上部9bが
隣接するコンタクトホールの堆積ポリマー層に連なる
と、両者間(即ち、隣接する配線間)が電気的に短絡し
てしまい、層間絶縁層(例えばBPSG層82やその上の
絶縁層)による絶縁が不確実になり、これも信頼性低下
を助長する。
【0018】(3)絶縁層に対する配線材料の被着性が
悪くなる。コンタクトホール又はバイアホールの上部周
囲に堆積ポリマーが残っているために、それらのホール
を介して下地との導通する配線層を絶縁層上に被着する
際、上記残存ポリマーによって両者間の密着性が不良と
なることがある。
【0019】(4)堆積ポリマー層中に金属成分が含ま
れていると、上記パターニング後の後処理工程において
堆積ポリマー中の金属成分が放出され、例えば電気炉や
洗浄装置等の生産設備が汚染されることがある。
【0020】(5)レジスト除去工程によって自然酸化
膜84が30Å程度の厚さに成長することが判明したが、こ
の状態を放置すると、配線83と基板81との接触が不十分
となり、抵抗が増大するおそれがある(図6参照)。
【0021】上記した理由から、堆積ポリマーや自然酸
化膜は十二分に除去する必要があるが、使用する洗浄液
の洗浄力(例えはエッチング速度)及び処理時間等を慎
重に選択しなければならない。例えは低濃度フッ酸を用
いると、十二分に除去はされても、コンタクトホールや
バイアホールの側壁も洗浄除去され、それらのホールが
設定されたサイズよりも拡張を生じてしまう(図1及び
図2参照)。
【0022】
【発明が解決しようとする課題】本発明の目的は、上記
した問題点を解消し、コンタクトホールやバイアホール
の如きホールの拡張を防止して設定通りのサイズに形成
しつつ、堆積ポリマーや自然酸化膜を十二分に除去で
き、コンタクト抵抗の減少、配線間の短絡防止、配線の
被着性、設備の汚染防止等を実現できる半導体装置の製
造方法と、この製造方法に用いる処理液を提供すること
にある。
【0023】
【課題を解決するための手段】本発明者は、鋭意検討を
重ねた結果、フッ化アンモニウムとフッ化水素酸(フッ
酸)とを基本成分とする処理液において、これらの成分
の配合比を特定範囲に選択すれば、これを用いて例えば
約20℃の液温で洗浄することによって、上記した本発明
の目的を達成できることを見出し、本発明に到達したも
のである。
【0024】即ち、本発明は、下層(例えばシリコン基
板)上に形成した被加工層(例えばBPSG層等の絶縁
層や配線材料層)をマスク(例えばレジストマスク)に
よって所定パターンにドライエッチングで加工し、この
ドライエッチング後の前記被加工層を残す工程を含み、
前記ドライエッチング後に前記マスクを除去した状態
で、前記ドライエッチングによる加工領域(特に、前記
ドライエッチングに用いるエッチングガスとレジストマ
スクと前記被加工層)とにより生じた堆積物(例えば堆
積ポリマー)と、前記レジストマスクの除去時に前記下
層の表面に生じた酸化物(例えば自然酸化膜)とを、15
重量%〜40重量%のフッ化アンモニウムと0.04重量%〜
0.3 重量%のフッ化水素酸(フッ酸)とを含有する処理
液によって処理する、半導体装置の製造方法、及び上記
処理液に係るものである。
【0025】この製造方法及び処理液によれば、上記の
堆積物と酸化物とを除去するのに、15〜40重量%のフッ
化アンモニウムと0.04〜0.3 重量%のフッ化水素酸とを
含有する処理液(以下、本発明のバッファードフッ酸と
称する。)を使用しているので、コンタクトホールやバ
イアホール等の加工時に堆積ポリマーを十分に除去でき
ると同時に、それらのホールサイズの拡張を極力制御で
き(仮に拡張が生じても、その損失量は線幅で0.02μm
以下にできる。)、上記の堆積物と酸化物とを同時にか
つ十二分に除去することができる。換言すれば、本発明
のバッファードフッ酸1つで、自然酸化膜の除去と堆積
ポリマーの除去とホール拡張防止の3点を同時に満足す
ることがはじめて可能になったのである。
【0026】このバッファードフッ酸は、フッ化水素酸
の濃度を0.04〜0.3 重量%と特定していることが大きな
特徴である。即ち、そうした濃度範囲によって、図1に
示すように数分以内と短時間内(30秒以上であればよ
い。)にホール内の自然酸化膜を除去することができ、
かつ、図2及び図3に示すように熱酸化膜に対するBP
SGのエッチングレート比(エッチング選択比)が10:
1以下(特に3:1以下)と小さめに抑えられたものと
なり、酸化膜除去時に堆積ポリマーの除去を十分に行え
ると共にBPSGのコンタクトホールの拡張も抑制でき
ることが明らかである。このフッ化水素酸の濃度は0.06
〜0.2 重量%とするのがよく、更には0.08〜0.15重量%
が望ましい。
【0027】これに反し、フッ化水素酸の濃度が0.04重
量%未満であると、自然酸化膜の除去に要する時間が著
しく長くなり、上記エッチング選択比も急に大きくなり
易いので、コンタクトホールの拡張量が大きくなってし
まう。また、フッ化水素酸の濃度が 0.3重量%を超える
と、自然酸化膜の除去は迅速に実現できる(図1参
照)。
【0028】しかし、例えば被エッチング層を半導体基
板上に、ノンドープCVD酸化膜(BPSG膜中の不純
物を半導体基板に拡散させないための堆積膜、例えばM
TO(Middle Temperature Oxide)膜等)、BPSG膜
の順に堆積し、その後に所定の方法によりコンタクトホ
ールを形成し、バッファードフッ酸を用いてコンタクト
ホール内を処理する場合、フッ化水素酸の濃度が 0.3重
量%を超えると、MTOのエッチングレートがBPSG
のエッチングレートを上回ることとなり、コンタクトホ
ール下部にアンダーカットが生じ、次工程での成膜に支
障を来す原因を発生させることとなる(図4参照)。
【0029】そして、本発明のバッファードフッ酸は、
フッ化水素酸を上記範囲に特定しているだけでなく、緩
衝剤としてのフッ化アンモニウムの濃度も特定し、15〜
40重量%に限定していることも大きな特徴である。即
ち、図5に示すように、フッ化アンモニウムの濃度を15
〜40重量%と特定することによって、フッ化水素酸によ
るエッチングレートを抑制し、堆積ポリマーを十分に除
去できると共にコンタクトホールの拡張量を 200Å以下
と小さく抑えることができる。これはまた、フッ化水素
酸の濃度によっても左右され、ここではフッ化水素酸を
0.3重量%以下とするのがよく、0.06〜0.2 重量%で更
に効果があり、特に0.08〜0.15重量%が望ましいことが
分かる。いずれの場合も、フッ化アンモニウムの濃度は
15〜40重量%、更には25〜40重量%、特に35〜40重量%
とするのが望ましい。
【0030】これに反し、フッ化アンモニウムの濃度が
15重量%未満であると、コンタクトホールの拡張量が急
に増加する(図5、図3、図2参照)。
【0031】本発明の製造方法においては、上記のバッ
ファードフッ酸による効果を発揮する上で加工領域(特
に下地層の表面)に化学的ドライエッチング(CDE)
を行った後に、バッファードフッ酸による処理を行うこ
とが望ましい。
【0032】図6には、コンタクトホールやバイアホー
ルでのコンタクト抵抗を未洗浄、洗浄処理、化学的ドラ
イエッチング(CDE)後の洗浄処理の各場合で示した
ものであるが、加工領域をまずドライエッチングし、し
かる後にバッファードフッ酸による洗浄処理を行う方が
コンタクト抵抗を一層減らせることが分かる。
【0033】
【実施例】以下、本発明の実施例を説明する。
【0034】以下の実施例はいずれも、例えば64MBの
ダイナミックRAMを組み込んだ超LSIの如き半導体
装置に本発明を適用したものである。
【0035】図8は、単結晶シリコン基板1上のBPS
G層2にコンタクトホール2aを形成して半導体装置を
製造する方法を主要工程順に示すものである。
【0036】まず、図8(a)に示すように、シリコン
基板1上に厚さ 0.1μmのノンドープCVD酸化膜層
(MTO層)14及び厚さ1μmのBPSG層2を通常の
成膜技術によって形成し、その上にノボラック樹脂から
なるレジスト層3を通常のレジスト塗布方法によって形
成した後、レジスト層3をプロジェクション法等で所定
のパターンに露光後、通常の現像処理によって開口4a
を形成する。
【0037】このパターニングが終了した時点で、レジ
ストマスク層3をマスクとしてドライエッチングを行
い、図8(b)に示すように、開口4a下のノンドープ
CVD酸化膜層14及びBPSG層2にコンタクトホール
2aを形成する。この場合、開口4a、コンタクトホー
ル2aには、側壁面から上端周辺にかけて、エッチング
ガス8とレジストマスク層3とBPSG層2とノンドー
プCVD酸化膜層14とにより生じた堆積ポリマー層9a
が付着する。
【0038】次いで、図8(c)に示すように、レジス
トマスク層3を従来と同様にプラズマアッシング及び硫
酸/過酸化水素水により剥離除去する。しかし、この除
去後には、コンタクトホール2aの側面に堆積ポリマー
層9aが残り、かつコンタクトホール2aの上端、周囲
のBPSG層2の表面にも堆積ポリマー層9bが付着す
る。そして、コンタクトホールの底部にはレジストマス
ク層の除去時に自然酸化膜84が生成する。
【0039】これらの堆積ポリマー9a及び9bと自然
酸化膜84は、後述する洗浄処理によって図8(d)に示
すように除去し、コンタクトホール2aを形成する。
【0040】次いで、図8(e)に示すように、コンタ
クトホール2aを含む全面に導電層10を成膜する。導電
層10は、エッチングによって所定パターンにパターニン
グし、所定の配線に加工する。
【0041】図8(d)に示す場合において、BPSG
層2の後記洗浄処理によるエッチング速度は30〜50Å/m
in程度、またノンドープCVD酸化膜層14については、
MTOの場合は15〜25Å/min程度であることが判った。
このようなエッチング速度から、洗浄処理作業の制御が
容易となり、膜厚損失を極力抑制できることが可能とな
った。
【0042】コンタクトホール形成後のBPSG層表面
を示すと、図7(a)及び図9(C)は図8(d)の時
点(堆積ポリマー除去後)での走査型電子顕微鏡による
2次電子像の模式図とその2次電子像のスケッチを示
し、図7(b)は図8(c)の時点(堆積ポリマー除去
前)の同2次電子像の模式図を示している。
【0043】図7(b)、図9(A)及び(B)では、
BPSG層2の表面に堆積ポリマー9bが付着している
のが観察されるのに対し、本発明に基づく洗浄処理後の
図7(a)、更には図9(C)では堆積ポリマーが認め
られない。従って、前記洗浄処理によって堆積ポリマー
が完全に除去されていることが理解できる。なお、図9
(A)はプラズマアッシング後の状態、図9(B)は硫
酸/過酸化水素水による洗浄後の状態を示す。
【0044】なお、上記したドライエッチングによるパ
ターニングで形成されるホール又は開口の側面は、ドラ
イエッチングの異方性により、パターニングする層の表
面からの傾斜が僅かであり、また、後述する洗浄処理に
よる堆積ポリマー9a及び9b、自然酸化膜84の除去時
のコンタクトホール側壁面のエッチング量も僅かであ
る。従って、コンタクトホール2aの径Dは、設計上の
径に比べて極めて僅かしか異なっておらず、64MBの半
導体装置においては設計上の数値に対する配線の線幅損
失や、コンタクトホールの径(又は幅)の増大が0.02μ
m以下という厳しい制約に対し、十分に対応することが
できる。
【0045】上記したドライエッチングは、次の条件で
行うことができる。
【0046】ドライエッチングは、指向性の強いリアク
ティブ・イオン・エッチングが好適であり、リアクティ
ブ・イオン・エッチング装置において、CHF3 やCF
4 をエッチングガスとして用い、ガス圧を1.33Paとし、
周波数13.56MHz、電力800Wで行う。エッチングに要する
時間は2分であってよい。
【0047】このドライエッチングの過程では、図8
(c)に示したように、ホール又は開口の側壁面に堆積
ポリマー層9が生成されるので、この堆積ポリマー層の
耐エッチング性によってコンタクトホールの径方向のエ
ッチングが阻止されてコンタクトホール2aは高精度が
保たれた。堆積ポリマー層9は、X線による分析の結
果、C、O、Si、Fの組成であった。
【0048】次に、堆積ポリマー及び自然酸化膜の除去
は、次のようにして行うことができる。
【0049】図8(c)の状態で、まず化学的ドライエ
ッチング(CDE)を次の条件で行う。即ち、CF4
2 との混合ガス(CF4 /O2 =1.0 /1.7 )をエッ
チングガスとして用い、ガス圧22Pa、温度25℃、周波数
2.5MHz、電力400Wでドライエッチングを行う。
【0050】但し、この際、自然酸化膜84は実際には、
レジストマスクの除去時にシリコン基板の表面域に生じ
るSiOX 及びダメージ層の下部に通常は約30Åの厚み
に生成されるが、上記のドライエッチングでシリコン基
板を 100Å程度除去して、上記の表面域のSiOX 及び
ダメージ層をまず除去する。
【0051】このドライエッチング後に、0.07重量%の
フッ化水素酸(HF)及び40重量%のフッ化アンモニウ
ム(NH4 F)を含有する洗浄処理液、即ち、本発明に
基づくバッファードフッ酸で 240秒間処理し、上記した
堆積ポリマー層9a及び9bと同時に、上記したSiO
X 及びダメージ層下の自然酸化膜84をウエットエッチン
グで除去する。
【0052】こうして、化学的ドライエッチング(CD
E)に引き続いてバッファードフッ酸によるウエットエ
ッチングを行うことによって、図6(但し、コンタクト
ホール径は 0.4μm)に示すように、未洗浄のものに比
べてコンタクト抵抗が大幅に低下し、堆積ポリマー及び
自然酸化膜がそれぞれ十二分に除去されていることが明
らかである。また、化学的ドライエッチング(CDE)
を行わないで、バッファードフッ酸によるウエットエッ
チングのみを行った場合でも、コンタクト抵抗は未洗浄
のものより減少することが分かる。
【0053】但し、コンタクト抵抗の減少率の点で、化
学的ドライエッチング(CDE)とバッファードフッ酸
によるウエットエッチングの双方を組み合わせて順次行
うことが望ましい。
【0054】次に、図1〜図5について、上記バッファ
ードフッ酸の組成に応じて得られた性能評価を説明す
る。
【0055】図1は、バッファードフッ酸のフッ化水素
酸の濃度による自然酸化膜の除去に要する時間をフッ化
アンモニウムの各種濃度毎に示すデータである。これに
よれば、バッファードフッ酸のフッ化水素酸の濃度を本
発明に基づいて0.04〜0.3 重量%と特定することによっ
て、数分以内と短時間内(30秒以上であれば工程制御が
可能である。)にホール内の自然酸化膜を除去すること
ができる。
【0056】図2及び図3は、バッファードフッ酸のフ
ッ化水素酸の濃度によるエッチング選択比(BPSG/
熱酸化膜)及びコンタクトホール拡張量をフッ化アンモ
ニウムの各種濃度毎にそれぞれ示すデータである。これ
によれば、バッファードフッ酸のフッ化水素酸の濃度を
本発明に基いて0.04〜0.3 重量%と特定することによっ
て、熱酸化膜に対するBPSGのエッチングレート比
(エッチング選択比)が10:1以下(特に3:1以下)
と小さめに抑えられたものとなり、酸化膜除去時に堆積
ポリマーの除去を十分に行えると共にBPSGのコンタ
クトホールの拡張も抑制できることが明らかである。
【0057】このフッ化水素酸の濃度は0.06〜0.2 重量
%とするのがよく、更に0.08〜0.15重量%が望ましい。
【0058】これに反し、フッ化水素酸の濃度が0.04重
量%未満であると、自然酸化膜の除去に要する時間が著
しく長くなり、上記エッチング選択比も急に大きくなり
易いので、コンタクトホールの拡張量が大きくなってし
まう。また、フッ化水素酸の濃度が 0.3重量%を超える
と、自然酸化膜の除去は迅速に実現できる(図1参
照)。
【0059】しかし、例えば、被エッチング層を半導体
基板上に、ノンドープCVD酸化膜(BPSG膜中の不
純物を半導体基板に拡散させないための堆積膜、例えば
MTO膜等)、BPSG膜の順に堆積し、その後に所定
の方法によりコンタクトホールを形成し、バッファード
フッ酸を用いてコンタクトホール内を処理する場合、フ
ッ化水素酸の濃度が 0.3重量%を超えると、MTOのエ
ッチングレートがBPSGのエッチングレートを上回る
こととなり、コンタクトホール下部にアンダーカットが
生じ、次工程での成膜に支障を来す原因を発生させるこ
ととなる(図4参照)。
【0060】図5は、バッファードフッ酸のフッ化アン
モニウムの濃度によるコンタクトホール拡張量を示すデ
ータである。これによれば、フッ化アンモニウムの濃度
を本発明に基づいて15〜40重量%と特定することによっ
て、フッ化水素酸によるエッチングレートを抑制し、堆
積ポリマーを十分に除去できると共にコンタクトホール
の拡張量を 200Å以下と小さく抑えることができる。こ
れはまた、フッ化水素酸の濃度によっても左右され、こ
こではフッ化水素酸を0.03重量%以下とするのがよく、
0.06〜0.2 重量%で効果があり、特に0.08〜0.15重量%
が望ましいことが分かる。いずれの場合も、フッ化アン
モニウムの濃度は15〜40重量%、更には25〜40重量%、
特に35〜40重量%とするのが望ましい。
【0061】これに反し、フッ化アンモニウムの濃度が
15重量%未満であると、コンタクトホールの拡張量が急
に増加する(図5、図3及び図2参照)。
【0062】従って、本発明に基づくバッファードフッ
酸は、10〜40重量%のフッ化アンモニウムと0.04〜0.3
重量%のフッ化水素酸とを含有するため、コンタクトホ
ールの加工時に生じた堆積ポリマーを十分に除去できる
と同時に、それらのホールサイズの拡張を極力抑制でき
(仮に拡張が生じても、その損失量は線幅で0.02μm以
下にできる。)、上記の堆積物と自然酸化膜とを同時に
かつ十二分に除去することができる。換言すれば、この
バッファードフッ酸1つで、自然酸化膜の除去と堆積ポ
リマーの除去とホール拡張防止の3点を同時に満足する
ことがはじめて可能になったのである。
【0063】また、堆積ポリマー層が十分に除去される
ために、複数の配線10が隣接していても、これらが堆積
ポリマーにより短絡されることがなく、BPSG層2に
よる絶縁効果が確実なものとなる。しかも、BPSG層
2に対する配線10の被着性も良好となる。
【0064】更に、堆積ポリマーが十分に除去されるの
で、堆積ポリマー層中に含有される金属成分により後処
理工程において電気炉や洗浄装置等の生産設備が汚染さ
れることがない。
【0065】なお、上記のバッファードフッ酸に少量の
界面活性剤、例えば約100ppm以下のアニオン系界面活性
剤やカチオン系界面活性剤(例えばエステルやアミン)
を添加すると、表面張力が小さくなり、コンタクトホー
ル等の微細部の洗浄処理工程の制御が容易になることも
見出されている。
【0066】図10及び図11は、酸化し難いタングステン
の層をパターニングしてなる配線上に被着した層間絶縁
層としてのプラズマCVD酸化膜(プラズマTEOS:
テトラエトキシシラン膜)等やSOG(スピンオンガラ
ス)からなる層間絶縁膜にバイアホールを設ける例であ
る。図10について、バイアホールの形成工程を堆積ポリ
マーの除去の過程と共に説明する。
【0067】まず、図10(a)に示すように、タングス
テン配線11上に厚さ 0.8μmのプラズマCVD酸化膜
(プラズマTEOS:テトラエトキシシラン膜)等やS
OG(スピンオンガラス)からなる層間絶縁膜85を形成
し、この上にバイアホールの形成用のレジストマスク13
を被着し、通常の現像方法によって開口13aを設ける。
【0068】次いで、図10(b)に示すように、レジス
トマスク13上から上述した例におけると同様に、ドライ
エッチング装置を使用して反応ガス8を供給し、レジス
トマスクの開口13a下のプラズマCVD酸化膜(プラズ
マTEOS:テトラエトキシシラン膜)等やSOG(ス
ピンオンガラス)からなる層間絶縁膜85にバイアホール
85aを形成する。このとき、レジストマスク13の開口13
aの側壁面下部とバイアホール14aの側壁面とに堆積ポ
リマー層9が形成される。
【0069】次いで、図10(c)に示すように、レジス
トマスク13を上述したプラズマアッシングや硫酸/過酸
化水素水で剥離、除去する。しかし、バイアホール85a
の側壁面とプラズマCVD酸化膜(プラズマTEOS:
テトラエトキシシラン膜)等やSOG(スピンオンガラ
ス)からなる層間絶縁膜85上には夫々堆積ポリマー9
a、9bが付着したままである。
【0070】次いで、上述したと同様にCF4 /O2
合ガスによる化学的ドライエッチングを行った後、0.07
重量%のフッ化水素酸(HF)及び40重量%のフッ化ア
ンモニウム(NH4 F)からなる洗浄処理液(本発明に
基づくバッファードフッ酸)で洗浄処理し、図10(d)
に示すように堆積ポリマーを除去する。この処理によっ
て堆積ポリマーは十二分に除去され、しかもプラズマC
VD酸化膜(プラズマTEOS:テトラエトキシシラン
膜)等やSOG(スピンオンガラス)からなる層間絶縁
膜85の厚さも実質的に減少していない。
【0071】次いで、図10(e)に示すように、バイア
ホール85aを含むプラズマCVD酸化膜(プラズマTE
OS:テトラエトキシシラン膜)等やSOG(スピンオ
ンガラス)からなる層間絶縁膜85上に第二の配線材料と
してタングステンを成膜してパターニングし、上層のタ
ングステン配線15と下層のタングステン配線11とをバイ
アホール85aを介して互いに接続させる。
【0072】バイアホール形成後の表面を示すと、図11
(C)は図10(d)の時点(堆積ポリマー除去後)での
走査型電子顕微鏡による2次電子像を示す。
【0073】図11(A)及び(B)では、酸化膜14の表
面に堆積ポリマー9bが付着しているのが観察されるの
に対し、本発明に基づく洗浄処理後の図11(C)では堆
積ポリマーが認められない。従って、前記洗浄処理によ
って堆積ポリマーが十分に除去されていることが理解で
きる。なお、図11(A)はプラズマアッシング後の状
態、図11(B)は有機アミン系/芳香族系(フェノー
ル)による洗浄後の状態を示す。
【0074】以上のように、バイアホールを高精度に形
成し、かつ堆積ポリマーを確実に除去することにより、
上下の配線間を十分なコンタクト性を以て接続できる。
バイアホールを高精度に形成可能であることは、図6の
データから明らかである(但し、化学的ドライエッチン
グの有無はあまり結果に影響がない)。
【0075】図12の例は、熱酸化膜上に成膜された例え
ば配線材料としてのポリシリコンの層をパターニングす
る例である。
【0076】まず、図12(a)は、熱酸化膜16上に成膜
された厚さ 0.1μmのポリシリコンの層17上に、パター
ニング用のレジストマスク18を被着し、通常の現像方法
によって開口18aを形成した状態を示している。
【0077】次いで、図12(b)に示すように、レジス
トマスク18上から上述した例におけると同様に反応ガス
8を供給し、ポリシリコン層17のうちレジストマスクの
開口18a下の領域をエッチングする。このとき、レジス
トマスクの開口18aの側壁面下部とポリシリコン層17の
側壁面とに堆積ポリマー層9が付着する。
【0078】次いで、上述したと同様にCF4 /O2
合ガスによる化学的ドライエッチングを行った後、0.07
重量%のフッ化水素酸(HF)及び40重量%のフッ化ア
ンモニウム(NH4 F)からなる洗浄処理液(本発明に
基づくバッファードフッ酸)で洗浄処理し、図12(d)
に示すように堆積ポリマーを除去する。この処理によっ
て堆積ポリマーは十二分に除去され、しかもポリシリコ
ン層の厚さも実質的に減少していない。
【0079】図13(a)及び図13(b)は、上述した各
例で述べた各種の層を有するCUB(キャパシタ・アン
ダー・ビットライン)タイプのダイナミックRAMにつ
いての一例を示すものである。
【0080】このダイナミックRAMは、シリコン基板
1上にメモリセルアレイ部MA(図13(a))と周辺回
路部PC(図13(b))とが形成されたものである。
【0081】メモリセル部MAにおいては、N型拡散領
域1A、1Bが形成され、これらのN型拡散領域とゲー
ト酸化膜22上のポリシリコンゲート電極23によってMO
S電界効果トランジスタTrが構成されている。N型拡
散領域1Bは、BPSG及びNSG(ノンドープドガラ
ス)等からなる層間絶縁膜2に開口したコンタクトホー
ル2aを介してビットラインBLに接続される。また、
N型拡散領域1Aはスタック型キャパシタ電極CAPに
接続される。図中、24はフィールド酸化膜であり、各メ
モリセルを分離している。
【0082】ビットラインBLの材料としては、ポリシ
リコン、ポリサイド(Tiポリサイド、Wポリサイドな
ど)や金属材料(TiN、W、Al合金など)が用いら
れる。
【0083】一方、周辺回路部PCにおいては、N+
拡散領域1C、1D及びゲート酸化膜22、ポリシリコン
ゲート電極23からなるNMOS電界効果トランジスタT
r’及び、N- 型ウエル28内のP+ 型拡散領域1E、1
F及びゲート酸化膜22、ポリシリコンゲート電極23から
なるPMOS電界効果トランジスタTr”が構成され、
層間絶縁膜2に開口したコンタクトホール2bを介して
第1層金属配線25に接続される。
【0084】第1層金属配線25は、プラズマCVD酸化
膜(プラズマTEOS:テトラエトキシシラン膜)等や
SOG(スピンオンガラス)からなる層間絶縁膜95に開
口したバイアホール95aを介して、第2層金属配線30に
接続される。更に、設計上必要に応じて決められた層数
の上層金属配線40に対し、バイアホール31aを介して接
続される。
【0085】金属配線25、30、40は、それぞれTi、T
iN、TiW、Wなとのバリア・密着層とW、Al合金
などの主配線材料、TiNなどの反射防止膜等で構成さ
れる積層膜、または主配線材料単層からなる。
【0086】最上層金属配線40の上部は、プラズマCV
D酸化膜(SiO2 )及び窒化膜(Si3 4 )からな
るパッシベーション膜41で覆われる。
【0087】本発明の処理液が適用される場合、コンタ
クトホール2a、2b及びバイアホール95a、31aの下
地材は処理液に耐食性のある材質でなければならない。
従って、それらはSi、Wシリサイド、TiN、Ti
W、W等でなければならない。
【0088】このように構成されたダイナミックRAM
では、上記のコンタクトホール2aをはじめ、バイアホ
ール95a及び31aを形成する工程において、本発明に基
づく洗浄液(バッファードフッ酸)で洗浄処理し、ホー
ル内又はその上端周辺の堆積ポリマーを十分に除去する
ことによって、コンタクト抵抗が小さく、短絡等の信頼
性低下もなく、しかも設計通りの加工が可能となって高
集積化に有利なものとなる。また、この洗浄の前段階
で、特に下地がシリコンであるコンタクトホール2aの
場合には上述した化学的ドライエッチングを行うと、表
面のダメージ層等を除去でき、引き続くバッファードフ
ッ酸による自然酸化膜の除去を十分に行うことができ
る。
【0089】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて種々変形するこ
とが可能である。
【0090】例えば、本発明に基づくバッファードフッ
酸(望ましくは加工領域の化学的ドライエッチングとの
併用)は、上述した例のように加工領域にシリコン基板
が存在する場合以外にも、下地がポリシリコンである場
合にも同様に効果がある。また、加工される層はBPS
Gを主体とする絶縁層のみならず、PSG(リンドープ
ドシリケートガラス)やBSG(ボロンドープドシリケ
ートガラス)等であってもよい。更には、ノンドープC
VD酸化膜、例えばMTOやTEOSであってもよい。
【0091】また、上述したドライエッチング(化学的
ドライエッチングも含む。)は、リアクティブ・イオン
・エッチングの他、円筒形プラズマ・エッチングやイオ
ンビーム・エッチングによってもよい。特にイオンビー
ム・エッチングは指向性が強いので、正確なパターニン
グを行うのに好適である。
【0092】また、レジストマスクは単層であってよい
し、多層を使用することもできる。
【0093】また、配線(導電層)や絶縁層を構成する
材料には、上述した実施例で用いたもの以外にも、適宜
の材料を使用できる。
【0094】更に、本発明は、COB(キャパシタ・オ
ン・ビットライン)タイプのダイナミックRAMに適用
可能であり、また他のメモリデバイスをはじめ、コンタ
クトホールやバイアホールの加工を要する種々の半導体
装置に適用可能である。
【0095】
【発明の作用効果】本発明は、上述した如く、15〜40重
量%のフッ化アンモニウムと0.04〜0.3 重量%のフッ化
水素酸とを含有する処理液によって、ドライエッチング
による加工領域を処理しているので、コンタクトホール
等の加工時に生じた堆積物を十分に除去できると同時
に、それらのホールサイズの拡張を極力制御でき、堆積
物と酸化膜とを同時にかつ十二分に除去し、コンタクト
抵抗を減少させることができる。換言すれば、この処理
液1つで、酸化膜の除去と堆積物の除去とホール拡張防
止の3点を同時に満足することがはじめて可能になった
のである。
【0096】また、上記の堆積物が十分に除去されるた
めに、複数の配線が隣接していても、これらが堆積物に
より短絡されることがなく、しかも配線自体の被着性も
良好となる。更に、堆積物が十分に除去されるので、堆
積物中に含有される金属成分により後処理工程において
電気炉や洗浄装置等の生産設備が汚染されることがな
い。
【図面の簡単な説明】
【図1】本発明に基づくバッファードフッ酸のフッ化水
素酸濃度による自然酸化膜除去時間の変化を示すグラフ
である。
【図2】同バッファードフッ酸のフッ化水素酸濃度によ
るエッチング選択比の変化を示すグラフである。
【図3】同バッファードフッ酸のフッ化水素酸濃度によ
るコンタクトホール拡張量の変化を示すグラフである。
【図4】同バッファードフッ酸中のフッ化アンモニウム
濃度を固定し、フッ化水素酸の濃度を変化させた場合の
BPSG及びMTOのエッチングレートの変化を示すグ
ラフである。
【図5】同バッファードフッ酸のフッ化アンモニウム濃
度によるコンタクトホール拡張量の変化を示すグラフで
ある。
【図6】各種洗浄処理によるコンタクト抵抗の変化を比
較して示すグラフである。
【図7】本発明の実施例によってコンタクトホールを形
成した絶縁層表面の走査型電子顕微鏡による2次電子像
の模式図であり、同図(a)は堆積ポリマー除去後を、
同図(b)は堆積ポリマー除去前を示す。
【図8】同コンタクトホールを形成する過程を示す拡大
断面図である。
【図9】各種処理による同コンタクトホール領域の走査
型電子顕微鏡による2次電子像を比較して示すスケッチ
である。
【図10】本発明の他の実施例によってバイアホールを形
成する過程を示す拡大断面図である。
【図11】各種処理による同バイアホール領域の走査型電
子顕微鏡写真による2次電子像を比較して示すスケッチ
である。
【図12】本発明の他の実施例によってコンタクトホール
を形成する過程を示す拡大断面図である。
【図13】本発明に基づくダイナミックRAMの要部拡大
断面図である。
【図14】従来例によってコンタクトホールを形成する過
程を示す拡大断面図である。
【図15】同コンタクトホール領域の拡大断面図である。
【符号の説明】
1、81・・・シリコン基板 2、82・・・BPSG層 2a、82a・・・コンタクトホール 3、13・・・レジストマスク 8・・・エッチングガス 9・・・堆積ポリマー層 9a、9b・・・堆積ポリマー 10、83・・・配線 11・・・タングステン層 14・・・ノンドープCVD酸化膜層(MTO層等) 84・・・自然酸化膜 85、95・・・プラズマCVD酸化膜層(TEOS膜層)
及びSOG層 85a、95a・・・バイアホール

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 下層上に形成した被加工層をマスクによ
    って所定パターンにドライエッチングで加工し、このド
    ライエッチング後の前記被加工層を残す工程を含み、前
    記ドライエッチング後に前記マスクを除去した状態で、
    15重量%〜40重量%のフッ化アンモニウムと0.04重量%
    〜0.3 重量%のフッ化水素酸とを含有する処理液によっ
    て前記ドライエッチングによる加工領域を処理する、半
    導体装置の製造方法。
  2. 【請求項2】 ドライエッチングに用いるエッチングガ
    スとレジストマスクと被加工層とにより生じた堆積物
    と、前記レジストマスクの除去時に下層の表面に生じた
    酸化物とを、処理液によって除去する、請求項1に記載
    した製造方法。
  3. 【請求項3】 35重量%〜40重量%のフッ化アンモニウ
    ムと0.06重量%〜0.2 重量%のフッ化水素酸とを含有す
    る処理液を使用する、請求項1に記載した製造方法。
  4. 【請求項4】 加工領域に化学的ドライエッチングを行
    った後に、処理液による処理を行う、請求項1に記載し
    た製造方法。
  5. 【請求項5】 被加工層が絶縁層であり、この絶縁層の
    パターニングによってコンタクト用の貫通孔を形成す
    る、請求項1に記載した製造方法。
  6. 【請求項6】 被加工層が導電層であり、この導電層を
    エッチング後に配線として残す、請求項1に記載した製
    造方法。
  7. 【請求項7】 請求項1〜6のいずれか1項に記載した
    処理液。
JP29773795A 1995-10-20 1995-10-20 半導体装置の製造方法及びこの方法に用いる処理液 Withdrawn JPH09115875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29773795A JPH09115875A (ja) 1995-10-20 1995-10-20 半導体装置の製造方法及びこの方法に用いる処理液

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29773795A JPH09115875A (ja) 1995-10-20 1995-10-20 半導体装置の製造方法及びこの方法に用いる処理液

Publications (1)

Publication Number Publication Date
JPH09115875A true JPH09115875A (ja) 1997-05-02

Family

ID=17850534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29773795A Withdrawn JPH09115875A (ja) 1995-10-20 1995-10-20 半導体装置の製造方法及びこの方法に用いる処理液

Country Status (1)

Country Link
JP (1) JPH09115875A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348405B1 (en) 1999-01-25 2002-02-19 Nec Corporation Interconnection forming method utilizing an inorganic antireflection layer
JP2005336600A (ja) * 2004-04-30 2005-12-08 Alps Electric Co Ltd シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法
JP2008135758A (ja) * 2001-03-23 2008-06-12 Internatl Business Mach Corp <Ibm> 電子構造の製造方法
WO2008129944A1 (ja) 2007-04-13 2008-10-30 Daikin Industries, Ltd. エッチング液
JP2009224808A (ja) * 1997-12-30 2009-10-01 Applied Materials Inc サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
KR20230125040A (ko) 2021-03-15 2023-08-28 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224808A (ja) * 1997-12-30 2009-10-01 Applied Materials Inc サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
US6348405B1 (en) 1999-01-25 2002-02-19 Nec Corporation Interconnection forming method utilizing an inorganic antireflection layer
JP2008135758A (ja) * 2001-03-23 2008-06-12 Internatl Business Mach Corp <Ibm> 電子構造の製造方法
JP2005336600A (ja) * 2004-04-30 2005-12-08 Alps Electric Co Ltd シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法
JP4559818B2 (ja) * 2004-04-30 2010-10-13 アルプス電気株式会社 シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法
WO2008129944A1 (ja) 2007-04-13 2008-10-30 Daikin Industries, Ltd. エッチング液
US9399734B2 (en) 2007-04-13 2016-07-26 Daikin Industries, Ltd. Etching solution
KR20230125040A (ko) 2021-03-15 2023-08-28 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치

Similar Documents

Publication Publication Date Title
US6465352B1 (en) Method for removing dry-etching residue in a semiconductor device fabricating process
US7265050B2 (en) Methods for fabricating memory devices using sacrificial layers
US6849539B2 (en) Semiconductor device and method of fabricating the same
US6309955B1 (en) Method for using a CVD organic barc as a hard mask during via etch
US6406994B1 (en) Triple-layered low dielectric constant dielectric dual damascene approach
US7323408B2 (en) Metal barrier cap fabrication by polymer lift-off
US6379782B2 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
US6080664A (en) Method for fabricating a high aspect ratio stacked contact hole
JP3488030B2 (ja) 半導体装置の製造方法
KR20020073393A (ko) 루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법
US6103623A (en) Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US7026242B2 (en) Method for filling a hole with a metal
JPH09115875A (ja) 半導体装置の製造方法及びこの方法に用いる処理液
US6037648A (en) Semiconductor structure including a conductive fuse and process for fabrication thereof
KR100363013B1 (ko) 반도체 장치의 금속 패턴 형성 방법
US6780778B2 (en) Method for fabricating semiconductor device
US7196002B2 (en) Method of making dual damascene with via etch through
US7622331B2 (en) Method for forming contacts of semiconductor device
US6680258B1 (en) Method of forming an opening through an insulating layer of a semiconductor device
US7306989B2 (en) Fabricating method of semiconductor device
US6773967B1 (en) Method to prevent antifuse Si damage using sidewall spacers
US6319806B1 (en) Integrated circuit wiring and fabricating method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030107