CN1333456C - 用于制造具有细微图案的半导体装置的方法 - Google Patents

用于制造具有细微图案的半导体装置的方法 Download PDF

Info

Publication number
CN1333456C
CN1333456C CNB2004100865224A CN200410086522A CN1333456C CN 1333456 C CN1333456 C CN 1333456C CN B2004100865224 A CNB2004100865224 A CN B2004100865224A CN 200410086522 A CN200410086522 A CN 200410086522A CN 1333456 C CN1333456 C CN 1333456C
Authority
CN
China
Prior art keywords
hard mask
layer
etching
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100865224A
Other languages
English (en)
Other versions
CN1619793A (zh
Inventor
李敏硕
郑台愚
李圣权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030074178A external-priority patent/KR100571652B1/ko
Priority claimed from KR1020030094506A external-priority patent/KR100695417B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1619793A publication Critical patent/CN1619793A/zh
Application granted granted Critical
Publication of CN1333456C publication Critical patent/CN1333456C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体装置的制造方法。具体地说，先平坦化形成在提供导电结构的基板结构上的层间绝缘层和蚀刻停止层。然后，使用光刻胶图案和抗反射涂层作为掩模，形成氮化物系材料制成的硬式掩模。在硬式掩模形成之后，移除光刻胶图案和抗反射涂层。接着，使用硬式掩模作为蚀刻掩模，进行SAC蚀刻过程以蚀刻层间绝缘层，从而得到暴露位在导电结构之间的蚀刻停止层的接触孔洞。通过使用全回蚀刻方法移除暴露的蚀刻停止层，之后应用清洗过程。

Description

用于制造具有细微图案的半导体装置的方法
技术领域
本发明涉及一种半导体装置的制造方法，尤其是一种在半导体装置中形成细微图案的方法。
背景技术
一般而言，形成的半导体装置具有许多单元装置元件。当半导体装置的集成度增加，单元装置元件，如晶体管和电容器，的尺寸会比例性地减小。尤其，在动态随机存取内存(DRAM)装置中，设计规则的减少已导致形成在单胞中的半导体装置的尺寸减少。例如，目前所形成的DRAM装置的线宽尺寸小于0.1μm，而更极端的情况，线宽的要求缩减尺寸小于80nm。因此，推进具有要求的线宽尺寸的DRAM装置的发展有一些困难。
若将使用具有193nm波长的ArF光源的光刻法应用在线宽小于80nm的半导体装置中，则需要在提供精密成形图案和垂直蚀刻纵剥面的目标下，进行蚀刻过程时额外抑制光刻胶变形。因此，目前半导体技术的焦点是要发展既可以满足完成上述目标的要求，也可以满足抑制图案变形的要求的蚀刻过程工艺方案。
另一方面，半导体装置加速集成化的程度，显示需要堆栈形成半导体装置的各种不同的装置。此堆栈结构中的一范例是接触栓。
对于形成此接触栓，因为平台栓接触(LPC)具有在最小面积中制作宽接触的底部，和比底部宽的顶部，以增加接触边限，所以常形成LPC。下面，将详细说明形成该平台栓接触的方法。
第1A图到第1D图为用以在半导体装置中形成平台栓接触的第一种传统方法的横截面图。
参照第1A图，在提供各种不同的装置元件的基板10上，形成许多栅极结构G1和G2。栅极结构G1和G2的每一个都包含栅极硬式掩模13、栅极导电层12和栅极绝缘层11。
此处，栅极绝缘层11由典型的氧化物基材料，如二氧化硅制成的，而栅极导电层12由诸如多晶硅、钨(W)、氮化钨(WN)、硅化钨(WSix)、或其组合的材料制成。栅极硬式掩模13在通过蚀刻层间绝缘层形成接触孔洞时，扮演保护栅极导电层12的角色，因此，栅极硬式掩模由可以提供蚀刻选择比非常不同于层间绝缘层的材料制成。例如，若层间绝缘层由氧化物系材料制成，则栅极硬式掩模13由氮化物系材料制成，如氮化硅(SiN)或氮氧化硅(SiON)。若层间绝缘层由聚合物系低介电材料制成，则栅极硬式掩模13由氧化物系材料制成。
在介于栅极结构G1和G2之间的基板10中，形成杂质扩散区14，如源极/漏极接面。一般而言，若源极/漏极接面通过进行离子注入法所形成的，则杂质是通过对着基板10进行离子注入法注入离子形成的。然后，在各栅极结构G1和G2的侧壁上形成间隔层，然后，再次进行离子注入法，制作轻掺杂漏极(LDD)结构。在此，省略形成LDD结构和间隔层的步骤的详细说明。
其次，在栅极结构G1和G2上，形成蚀刻停止层15。在此，蚀刻停止层15起停止自行对准接触(SAC)蚀刻过程的作用，以保护基板10不会在SAC蚀刻过程时受到损伤。此时，蚀刻停止层15优选沿着栅极结构G1和G2的纵剖面形成，而且其由氮化物系材料制成。
参照第1B图，在蚀刻停止层15上，形成由氧化物系材料制成的层间绝缘层16。用以形成层间绝缘层16的氧化物系材料的范例有硼磷硅酸盐玻璃(BPSG)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、四乙氧基硅烷(TEOS)、高密度等离子体(HDP)氧化物和旋布玻璃。也有可能使用无机的或有机的低介电材料形成层间绝缘层16。
然后，在层间绝缘层16上，形成用以形成平台栓接触(LPC)的光刻胶图案17。虽然没有图标，但是可能可以在层间绝缘层16和光刻胶图案17之间形成抗反射涂层。
参照第1C图，通过使用光刻胶图案17作为蚀刻掩模，蚀刻层间绝缘层16和蚀刻停止层15，因此形成暴露在栅极结构G1和G2之间的杂质扩散区14的接触孔洞18。
此时，通过使用介子层间绝缘层16和栅极硬式掩模13之间的不同蚀刻选择比，进行SAC蚀刻过程来蚀刻层间绝缘层16。此SAC蚀刻过程停止在蚀刻停止层15。然后移除蚀刻停止层15，暴露杂质扩散区14。之后，进行清洗过程，以扩张接触孔洞18的开口及移除蚀刻残留物。在SAC蚀刻过程中，使用通过混合CxFy气体，其中x和y表示范围从1到10的原子比例，和CaHbFc气体，其中a，b和c表示范围从1到10的原子比例，所得到的混合气体当作蚀刻气体。CxFy气体和CaHbFc气体的范例分别为CF4和CH2F2。
其间，当半导体装置的集成化程度增加时，栅极结构G1和G2的高度会比例性地增加，进一步导致SAC蚀刻过程的蚀刻目标的厚度增加。结果，需要过度使用蚀刻气体和延长蚀刻周期。此过蚀刻会造成栅极硬式掩模13受到损伤，如第1C图的附图标记19所示。
接着，透过灰化过程移除光刻胶图案17。在抗反射涂层由有机系材料制成的情况下，抗反射涂层是通过此灰化过程移除。
参照第1D图，将用以形成栓的导电材料填入接触孔洞18中，接着平坦化，直到暴露出栅极硬式掩模13。通过此平坦化过程，形成栓20。此时，栓20经由接触孔洞18电连接杂质扩散区14，而且在与栅极硬式掩模13相同的水平面上平坦化。多晶硅系最常用以形成栓20的导电材料，而障壁金属Ti和TiN可以和多晶硅一起当作导电材料使用。钨可以取代多晶硅，当作导电材料使用。
因为在SAC蚀刻过程中会对栅极硬式掩模13造成损伤19，所以在栓20和栅极导电层12之间的绝缘性质会变差。若栅极导电层12因栅极硬式掩模13受到损伤而暴露出来，则栓20和栅极导电层12会变成电短路。此电短路现象在第1D图中以参考符号″X″表示。
如上所述，随着集成化程度的发展，在形成平台栓接触期间，栅极硬式掩模13会受到损伤。此外，光刻胶图案的厚度需要减少，以获得具有高分辨率的期望结果，结果，具有减少厚度的光刻胶图案在蚀刻过程中并不完全具有掩模的功能。
基于这些原因，需要在光刻胶图案和蚀刻目标层之间，或在抗反射涂层和蚀刻目标层之间，额外形成硬式掩模。此方法被广泛使用在KrF或ArF光刻装置的光刻过程中。目前硬式掩模所采用的材料系钨和多晶硅。对于ArF光刻胶，一般使用聚合物，如环烯马来酐(COMA)、丙烯酸盐及其组合。虽然ArF光刻过程可以具有达成微小化效应的优点，但是，与KrF光刻过程相较，仍然存在许多困难。
第2图为说明变形的ArF光刻胶图案的扫描电子显微镜(SEM)的照片。
如图所示，在使用ArF光刻过程的平台栓接触形成过程中，ArF光刻胶图案在形成目标图案的蚀刻过程时会变成条纹。以参考符号″A″表示的此条纹是由于ArF光刻胶的特性所造成的。更具体地，ArF光刻胶对使用氟系气体的蚀刻过程具有很微小的容许度。
第3图为在采用ArF光刻过程的平台栓接触形成过程中，栅极硬式掩模(hardmask)受到损伤的SEM的照片。
如图所示，在用以形成平台栓接触的SAC蚀刻过程之后，受到损伤的栅极硬式掩模标示为参考符号″B″。受损部分的厚度大于800。
第4A图和第4B图分别为在采用ArF光刻过程的平台栓接触形成过程中，图案坍塌现象和不良的光刻胶图案。
如第4A图所示，形成条形的ArF光刻胶图案，在平台栓接触形成过程中会坍塌。以参考符号″C″标示的此图案坍塌现象会造成装置中的缺陷。
如第4B图所示，在ArF光刻胶图案的薄弱处，ArF光刻胶图案会变不良，而且这些不良的ArF光刻胶图案以参考符号″D″表示。
对于平台栓接触形成过程，在蚀刻层间绝缘层的SAC蚀刻过程中，需要最小化对栅极硬式掩模的损伤，以确保有足够的接触面积。但是，平台栓接触形成过程的这些要求与ArF光刻过程的要求具有折衷关系，以防止图案变形。因此，当参数改变时，如电极温度和功率，对于减少过程边限有不利的影响，而且很难设定适当的过程方案。
例如，在采用KrF光刻法的情况下，在用以形成平台栓接触的SAC蚀刻过程中，电极温度最好保持在60℃。但是，在SAC蚀刻过程中保持电极温度，会导致光刻胶图案变形，因此，电极温度需保持在0℃。相反，若电极温度保持在低温，则可以抑制图案变形效应。但是，低电极温度会造成由不同材料，如氧化物和氮化物，制成的蚀刻目标层的蚀刻选择比降低。
当在相同条件下进行SAC蚀刻过程时，与采用KrF光刻过程的情况相比，采用ArF光刻过程的情况，制作的栅极硬式掩模受到损伤的厚度大于200。若要增加硬式掩模的厚度以补偿栅极硬式掩模的损失，则栅极结构的高度也会增加，因此外观比(aspect ratio)也会增加。此外观比增加的结果，使得很难保持栅极填充特性和确保需要的接触面积。
为了解决栅极硬式掩模受到损伤的问题，用帽层(capping layer)覆盖凸出结构中的栅极硬式掩模。此时，帽层是通过使用具有很差步级覆盖特性的来掺杂硅酸盐玻璃(USG)所形成的。但是，在传统KrF光刻过程中使用帽层，会因为很难控制由沉积在接触内部的氧化物系材料所制成的层间绝缘层厚度，而形成未开口的接触。因此，需要跳过形成帽层的步骤，以得到在商业上更有竞争的平台栓接触结构。
即使在ArF光刻过程中，因为光刻胶图案形成的很薄，而且对蚀刻过程具有很弱的容许度，所以光刻胶图案会具有使光刻胶图案造成缺陷的弱点。此外，还有另外一个问题，就是因为外观比增加，所以光刻胶图案会坍塌。
为了克服这些问题，可以在光刻胶图案和蚀刻目标层之间形成由钨或多晶硅制成的硬式掩模。在使用钨当作硬式掩模的情况中，在包含栅极结构的基板结构上形成蚀刻停止层和层间绝缘层。在层间绝缘层上依序形成钨层和光刻胶图案，然后，使用光刻胶图案当作蚀刻掩模来蚀刻钨层，以形成由钨制成的硬式掩模。然后，移除光刻胶图案，接着，使用上述的硬式掩模当作蚀刻掩模、蚀刻层间绝缘层和蚀刻停止层。然后移除硬式掩模，之后进行清洗过程。在上述结果的基板结构上形成用以形成栓的材料，然后施以平坦化过程，因此可以得到栓。此处省略说明这些形成平台栓接触的步骤的详细图标。
使用钨或多晶硅当作硬式掩模材料，使其可以减少光刻胶的厚度，因此可以改善在曝光过程中，对光刻装置发射的光线的灵敏度。此外，也可以解决常在ArF光刻过程中观察到的图案变形，对栅极硬式掩模造成损伤，及接触面积减少等问题。
但是，基本上要移除形成硬式掩模所采用的导电材料，即钨或多晶硅。此外，在进行SAC蚀刻过程中，上述用以形成硬式掩模的导电材料的移除，和层间绝缘层的蚀刻，在不同的腔体中进行，因此会造成过程时间拉长及受到尘粒污染。这些问题可以在如用以形成负图案的SAC蚀刻过程的过程中，及在用以形成正图案，如栅极结构、位线结构、和金属线的过程中观察到。
此外，对于平台栓接触形成过程，现在采用的选择性外延生长(SEG)过程，其中用以形成栓的导电材料通过使用在暴露的硅基板和绝缘层之间的选择性进行生长，其并不能应用到由对硅基板不具有选择性的钨或多晶硅制成的硬式掩模。
因此，使用氮化物形成硬式掩模，以解决上述的问题。下面将更详细说明使用氮化物形成硬式掩模。
第5A图到第5F图为通过使用ArF光刻装置，在半导体装置中形成图案的第二种传统方法的横截面图。
参照第5A图，在提供各种不同的装置元件的基板50上，形成许多栅极结构G1和G2。每一个栅极结构G1和G2都包含栅极硬式掩模53、栅极导电层52和栅极绝缘层51。
在此，栅极绝缘层51是由典型的氧化物系材料制成的，如氧化硅，而栅极导电层52是由如多晶硅、W、WN、WSix或其组合的材料制成。在通过蚀刻层间绝缘层形成接触孔洞期间，栅极硬式掩模53起保护栅极导电层52的作用，因此，栅极硬式掩模53由提供蚀刻选择比与层间绝缘层有很大差异的材料制成。例如，若层间绝缘层由氧化物系材料制成，则栅极硬式掩模53由氮化物系材料制成，如SiN或SiON。若层间绝缘层由聚合物系低绝缘材料制成，则栅极硬式掩模53由氧化物系材料制成。
在位于栅极结构G1和G2之间的基板50中，形成杂质扩散区54，如源极/漏极接面。一般而言，若通过进行离子注入法，在位于栅极结构G1和G2之间的基板50中，形成源极/漏极接面，则杂质是通过离子注入法，对着基板50进行离子注入。然后，在各栅极结构G1和G2的侧壁上形成间隔层，然后，再次进行离子注入法，制造轻掺杂漏极(LDD)结构。在此，省略形成LDD结构和间隔层的步骤的详细说明。
其次，在栅极结构G1和G2上，形成蚀刻停止层55。在此，蚀刻停止层55起停止SAC蚀刻过程的作用，以保护基板50，避免在SAC蚀刻过程时受到损伤。此时，蚀刻停止层55最好沿着栅极结构G1和G2的纵剖面形成，而且由氮化物系材料制成，如氮化硅或氮氧化硅。
参照第5B图，在蚀刻停止层55上，形成由氧化物系材料制成的层间绝缘层56。用以形成层间绝缘层56的氧化物系材料的范例有BPSG、BSG、PSG、TEOS、HDP氧化物和SOG。也有可能使用无机的或有机的低介电材料形成层间绝缘层56。
其次，在层间绝缘层56上，形成用以形成硬式掩模的氮化物层57。在此，氮化物层57具有绝缘特性，且蚀刻选择比不同于层间绝缘层56。此外，氮化物层57最好是通过采用等离子体辅助化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)法，形成氮化物层57。此时，氮化物层57的厚度是考虑以下因素决定的；在将层间绝缘层56应用到SAC蚀刻过程时，氮化物层57的损伤部分的厚度，和在通过蚀刻蚀刻停止层打开杂质扩散区54的过程时，氮化物层57的另一次损伤部分的厚度。换言之，氮化物层57的厚度优选等于或大于在移除蚀刻停止层55时，允许氮化物层57可以在原位自然移除的厚度。
之后，为了防止因氮化物层57的高反射率造成散射而形成不想要的图案，及改善氮化物层57和将在后续形成的光刻胶层之间的粘着性，在氮化物层57上形成抗反射涂层58。在此，抗反射涂层58优选由对后续的光刻胶层具有类似蚀刻特性的有机材料制成。形成抗反射涂层58的步骤也可省略说明。
其次，在抗反射涂层58上，形成光刻胶图案59。在更详细说明光刻胶图案的形成方面，通过使用旋布法，在抗反射涂层58上形成上述用在ArF光刻过程中的光刻胶层。通过使用ArF光刻装置和用以界定接触孔洞的宽度的预定网线，选择性曝光光刻胶层的预定部分。然后，通过显影过程，保存曝光部分或未曝光部分，之后，通过清洗过程移除蚀刻残留物。
在硬式掩模由钨或多晶硅制成的情况下，因为检测由钨或多晶硅硬式掩模的高反射率所造成的覆盖会有问题，所以掩模对准需要额外的对准标记开口过程。但是，因为用以形成硬式掩模的氮化物层57比上述材料，如钨和多晶硅，具有较低的反射率，所以掩模对准不会有困难。
此外，因为光刻胶层的厚度只要求可以允许蚀刻很薄的氮化物层57，所以可以排除使用由钨或多晶硅制成的硬式掩模，或与由多晶硅或钨制成的硬式掩模一起形成的光刻胶图案的厚度相比，形成厚度较薄的光刻胶层。此厚度减少的光刻胶层使其可以形成细微的图案，而不会有坍塌的图案。
参照第5C图，使用光刻胶图案59当作蚀刻掩模，蚀刻抗反射涂层58和氮化物层57，因此形成硬式掩模57A。透过灰化过程，移除光刻胶图案59。若抗反射涂层58由有机系材料制成，则抗反射涂层58可以和光刻胶图案59同时移除。在此，灰化过程是光刻胶剥离过程或氧气等离子体处理。此外，还需要移除会造成不良图案的残留光刻胶图案59。
参照第5D图，使用硬式掩模57A当作蚀刻掩模、蚀刻层间绝缘层56，因此形成位于栅极结构G1和G2之间，暴露蚀刻停止层55的接触孔洞60。此蚀刻过程是SAC蚀刻过程。此时，因为可以进行SAC蚀刻过程而不考虑图案变形，所以采用可以最小化层间绝缘层56对硬式掩模57A的蚀刻选择比，及充分确保接触孔洞60底部的临界尺寸(CD)的过程方案。
相比于使用光刻胶图案当作蚀刻掩模的SAC蚀刻过程，即使加入蚀刻蚀刻停止层时得到的损伤栅极硬式掩模53的厚度，即300，损伤硬式掩模53的厚度也减少很多。此栅极硬式掩模53的损伤部分的减少，可以不需要在栅极结构上形成由USG制成，以保护栅极硬式掩模53的帽层。此栅极硬式掩模53的损伤部分在第5D图中以参考符号″L″标示。
此帽层形成的排除能提供完成过程简化的效果，和防止因形成的帽层并不均匀，而当蚀刻蚀刻停止层55时，通常会发生未开口接触的情形发生的效果。例如，在具有最小100nm线宽的装置中，控制帽层形成过程经常失败。因此，其还需要小心控制帽层的厚度和湿式清洗过程。
在具有线宽小于80nm的装置中，因为帽层具有凸出结构的问题，所以实际上不可能应用帽层形成过程。因此，在具有线宽小于80nm的装置中，基本上可以省略抗反射涂层形成过程。
参照第5E图，通过进行全回蚀刻过程，移除暴露的蚀刻停止层55，造成暴露出杂质扩散区54。此时，受到损伤的栅极硬式掩模53和蚀刻停止层55被移除掉的厚度一样多。换言之，栅极硬式掩模53受到损伤的厚度为300，因此，栅极硬式掩模53的总损伤厚度的范围为600到700。
此外，因为硬式掩模57A由具有绝缘性质的氮化物层制成，所以可能可以在相同的设备中原位进行一连串的平台栓接触形成过程。例如，在采用具有去光刻胶液的双腔体设备的情况下，可以进行硬式掩模形成过程，然后在其中的一腔体中进行后续的去光刻胶过程，然后在另一腔体中进行SAC蚀刻过程和用以移除蚀刻停止层的蚀刻过程。此效果的结果，可能可以解决在别处进行用以形成钨或多晶硅硬式掩模的蚀刻过程的问题，因此可以缩短转变时间(TAT)。
参照第5F图，将用于栓中的导电材料填入接触孔洞60中，然后平坦化，直到暴露出栅极硬式掩模53。根据此平坦化过程，形成栓61。此时，栓61透过接触孔洞60，电连接杂质扩散区，而且在于栅极硬式掩模53相同的水平面进行平坦化。
对于平坦化过程，对上述导电材料进行回蚀刻过程，以在进行化学机械研磨(CMP)过程之前，减少单元区和周边区之间的高度差。另一方面，通过在除了周边区之外的区域形成很厚的氮化物层57，或通过使用只在单元区开口的掩模移除蚀刻停止层55，取代进行全回蚀刻过程，硬式掩模57A可以保留在周边区。
制作保留在周边区的硬式掩模57A的理由，是可以防止在周边区的栅极结构G1和G2在后续的CMP过程中受到损伤。此栅极结构G1和G2的损伤，会造成在单元区和在周边区的栅极结构G1和G2的密度不同的结果。通过用硬式掩模57A保护栅极结构G1和G2，可以增加CMP过程的过程容许极限。
此外，根据掩模形式，在暴露栅极硬式掩模53的目标下，可以不用进行CMP过程当作平坦化过程，CMP过程也可以进行至残留一部分层间绝缘层56。此外，多晶硅最常被使用当作导电材料，而除了使用多晶硅以外，障壁金属Ti和TiN也可以当作导电材料使用。此外，也可以使用钨取代使用多晶硅。
因为硬式掩模57A由具有绝缘性质的氮化物制成，所以可以通过沉积法或选择性外延生长(SEG)法，形成由多晶硅制成的栓61。在此将更详细地说明SEG法，在硬式掩模57A由钨或多晶硅制成的情况下，硬式掩模57A对杂质扩散区54失去选择性。因此，当采用SEG法时，硅刚好会生长在硬式掩模57A上。因为这种退化的选择性，所以硬式掩模57A必须在应用SEG法之前移除。但是，若硬式掩模57A由氮化物制成，则在进行SEG法之前，不需要移除硬式掩模57A。
在先说明用以通过沉积法形成栓20的传统方法中，由于对层间绝缘层16的纵剖面的依赖性，所以在栓20中会产生接缝。换言之，因为帽层和湿式清洗过程，所以在栓形成过程中，层间绝缘层16的纵剖面会产生接缝。但是，在第二种传统方法中，残留的硬式掩模57A提供另一个可以改善层间绝缘层56的纵剖面的效果，因此可以防止在栓61中有接缝产生。在此，层间绝缘层56的纵剖面具有轻微倾斜的蚀刻纵剖面。
即使优选考虑SAC蚀刻过程中，硬式掩模57A的受损伤部分，及蚀刻蚀刻停止层55期间，硬式掩模57A的另一受损伤部分，而确定硬式掩模57A的厚度，但是在实际的实例中，也很难得到恰好想要的硬式掩模57厚度。因此，硬式掩模57A会形成较厚的厚度，而在蚀刻蚀刻停止层55之后，将硬式掩模57A的残留部分，通过用以形成栓61的平坦化过程移除。但是，在为了确保接触孔洞60的CD而进行湿式清洗过程时，硬式掩模57A的残留部分会出现一个问题。
第6图为在湿式过程之后，剥离的硬式掩模的SEM照片。
如图所示，许多栅极结构G1到G4被排列在一个方向，而用以形成平台栓接触的线型掩模图案P1到P4，则被排列在与栅极结构G1到G4交叉的方向上。在此，每一个掩模图案P1到P4都具有层间绝缘层和硬式掩模的堆栈结构。此外，通过使用掩模图案P1到P4进行SAC蚀刻过程，然后蚀刻蚀刻停止层，在栅极结构G1到G4的每一个两两之间，形成许多接触孔洞。在接触孔洞当中，用以形成储存节点接触(SNC)的接触孔洞具有较小的尺寸，而用以形成位线接触(BLC)的接触孔洞具有较大的尺寸。
但是，在沉积或生长用以形成栓的材料之前，进行清洗过程时，硬式掩模和层间绝缘层会在硬式掩模和层间绝缘层之间的界面处变成分开的。此时，清洗过程使用像氧化物缓冲蚀刻液(BOE)这样的清洗液。因为这种分开，所以硬式掩模会被剥离。参考符号″HM1″和″HM2″表示被剥离的硬式掩模。此硬式掩模的剥离现象常常发生在内存装置的周边区。因为剥离现象的发生跟图案的尺寸关系密切，所以当接触面积变得更小时，剥离现象会更常发生。因此，在实行具有线宽小于80nm的装置时，剥离现象会变成一个很重大的问题。
第7图为在晶片中央和边缘的高度差图。
如图所示，因为层间绝缘层在单元区和在周边区的高度差，取决于图案密度和CMP过程中晶片过度研磨的边缘，因此图案可能变得有严重缺陷。
发明内容
因此，本发明的目的是提供一种应用ArF光刻过程的半导体装置的制造方法，其能够防止硬式掩模因湿式清洗过程而剥离，及防止图案因单元区和周边区之间的高度差而有缺陷。
根据本发明的一个方面，本发明提供一种半导体装置的制造方法，其包含下列步骤：在提供单元区和周边区的基板上，形成许多导电结构；在导电结构上，形成蚀刻停止层；在蚀刻停止层上，形成层间绝缘层；通过移除层间绝缘层和蚀刻停止层，平坦化层间绝缘层和蚀刻停止层，直到暴露出导电结构；在平坦化的导电结构和层间绝缘层上，形成用以形成硬式掩模的氮化物层；在氮化物层上，形成抗反射涂层；透过通过使用ArF光源的光刻过程，在抗反射涂层上，形成光刻胶图案；使用光刻胶图案当作蚀刻掩模，选择性蚀刻抗反射涂层和氮化物层，因此形成硬式掩模；移除光刻胶图案和抗反射涂层；使用硬式掩模当作蚀刻掩模，蚀刻位于导电结构之间的层间绝缘层，因此形成至少一个暴露蚀刻停止层的接触孔洞；移除暴露的蚀刻停止层，因此暴露出基板；及清洗接触孔洞内部。
根据本发明的另一方面，本发明提供一种半导体装置的制造方法，其包含下列步骤：在提供单元区和周边区的基板上，形成许多导电结构；在导电结构上，形成蚀刻停止层；在蚀刻停止层上，形成层间绝缘层；通过移除层间绝缘层和蚀刻停止层，平坦化层间绝缘层和蚀刻停止层，直到暴露出导电结构；在平坦化的导电结构和层间绝缘层上，形成用以形成硬式掩模的氮化物层；在氮化物层上，形成抗反射涂层；通过使用ArF光源的光刻过程，在抗反射涂层上，形成光刻胶图案；使用光刻胶图案当作掩模，选择性蚀刻抗反射涂层和氮化物层，因此形成硬式掩模；移除光刻胶图案和抗反射涂层；使用硬式掩模当作蚀刻掩模，蚀刻位在导电结构之间的层间绝缘层，因此形成暴露蚀刻停止层的接触孔洞；移除暴露的蚀刻停止层，因此暴露出基板；清洗接触孔洞内部；形成电连接暴露基板的导电栓层；在导电栓层的蚀刻快于硬式掩模的条件下，进行第一次回蚀刻过程，以暴露硬式掩模；及在硬式掩模的蚀刻快于导电栓层的条件下，进行第二次回蚀刻过程，以暴露层间绝缘层，因此可以得到至少一个隔离栓。
附图说明
根据下面参照相关附图的优选实施例的说明，本发明上述的和其它的目的与特征将会变得很清楚，其中：
图1A到图1D为用以在半导体装置中形成平台栓接触的第一种传统方法的横截面图；
图2为说明变形的ArF光刻胶图案的扫描电子显微镜(SEM)的显微照片；
图3为在采用ArF光刻方法的平台栓接触形成过程中，栅极硬式掩模受到损伤的SEM显微照片；
图4A为在采用ArF光刻方法的传统平台栓接触形成过程中，图案坍塌现象的SEM显微照片；
图4B为在采用ArF光刻方法的传统平台栓接触形成过程中，不良光刻胶图案的SEM显微照片；
图5A到图5F为通过使用ArF光刻装置，在半导体装置中形成图案的第二种传统方法的横截面图；
图6为在湿式清洗过程之后，传统硬式掩模剥离的SEM显微照片；
图7为说明晶片中央和边缘的高度差的图；
图8A到图8G为根据本发明的第一实施方案，使用ArF光刻方法，在半导体装置中形成细微图案的方法的横截面图；
图9为当硬式掩模的厚度决定为约670时，基板结构的各层厚度变化图；
图10为当硬式掩模的厚度决定为约900时，基板结构的各层厚度变化图；
图11为当硬式掩模的厚度决定为约1000时，基板结构的各层厚度变化图；
图12为当硬式掩模的厚度决定为约1150时，基板结构的各层厚度变化图；
图13A到图13H为根据本发明的第二实施方案，使用ArF光刻方法，在半导体装置中形成细微图案的方法的横截面图；
图14为根据本发明所得到的晶片中央和边缘的扫描电子显微镜(SEM)显微照片；
图15A为通过使用RIE装置所得到的图案的SEM显微照片；以及
图15B为通过使用用来形成栓的回蚀刻过程的等向蚀刻装置所得到的图案的SEM显微照片。
具体实施方式
下面将参照附图，详细说明根据本发明优选实施方案的一种用以制造具有细微图案的半导体装置的方法。
图8A到图8G为根据本发明的第一实施实施方案，使用ArF光刻方法，在半导体装置中形成细微图案的方法的横截面图。
参照图8A，在提供各种不同的装置元件的基板70上，形成许多栅极结构G1和G2。每一个栅极结构G1和G2都包含有栅极硬式掩模73、栅极导电层72和栅极绝缘层71。
在此，栅极绝缘层71由典型的氧化物系材料如氧化硅制成，而栅极导电层72则是由诸如多晶硅、钨(W)、氮化钨(WN)、硅化钨(WSix)或其组合的材料制成。在用以形成后续接触的蚀刻过程中，在通过蚀刻层间绝缘层形成接触孔洞时，栅极硬式掩模73起到保护栅极导电层72的作用，因此，栅极硬式掩模73是由能提供蚀刻选择比与层间绝缘层有很大差异的材料制成。例如，若层间绝缘层由氧化物系材料制成，则栅极硬式掩模73由氮化物系材料如氮化硅(SiN)或氮氧化硅(SiON)制成。若层间绝缘层由聚合物系低传导性材料制成，则栅极硬式掩模73由氧化物系材料制成。
在位于栅极结构G1和G2之间的基板70中，形成杂质扩散区74，如源极/漏极接面。一般而言，若源极/漏极接面通过进行离子注入法在栅极结构G1和G2之间的基板70中形成，则杂质是通过离子注入法，对着基板70进行离子注入。然后，在各栅极结构G1和G2的侧壁上形成间隔层，然后，再次进行离子注入法，制造轻掺杂漏极(LDD)结构。在此，省略形成LDD结构和间隔层的步骤的详细说明。
其次，在栅极结构G1和G2上，形成蚀刻停止层75。在此，蚀刻停止层75起到停止自行对准接触(SAC)蚀刻过程的作用，以保护基板70在SAC蚀刻过程时不受损伤。此时，蚀刻停止层75最好沿着栅极结构G1和G2的纵剖面形成，而且由氮化物系材料如氮化硅或氮氧化硅制成。
随后，在蚀刻停止层75上，形成由氧化物系材料制成的层间绝缘层76。在此，层间绝缘层76系由选自硼磷硅酸盐玻璃(BPSG)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、四乙氧基硅烷(TEOS)、高密度等离子体(HDP)氧化物和旋布玻璃的材料制成。还有可能使用无机或有机低绝缘材料形成层间绝缘层76。
参照图8B，移除层间绝缘层76和蚀刻停止层75，直到暴露出栅极硬式掩模73，使得将层间绝缘层76平坦化到和栅极硬式掩模73相同的准位。此时，通过采用CMP方法，进行层间绝缘层76的移除。但是，CMP过程应该在栅极硬式掩模73的损伤部分小于约100的目标下进行。此外，选择适当的用于CMP过程的研磨液类型是很重要的，其可以使得在CMP过程之后，有很均匀的栅极硬式掩模73和层间绝缘层76。
参照图8C，在上述的层间绝缘层76上，形成用以形成硬式掩模的氮化物层77。在此，氮化物层77具有绝缘性质，且对于层间绝缘层76具有蚀刻选择性。此外，氮化物层77最好使用等离子体增强型氮化物和低压氮化物其中的一种形成。此外，氮化物层77厚度的决定需考虑：在将层间绝缘层76施以自行对准接触(SAC)蚀刻过程时，氮化物层77的损伤部分，和在通过蚀刻蚀刻停止层75暴露杂质扩散区74时，氮化物层77的另一个损伤部分。换言之，氮化物层77的厚度最好等于或大于在蚀刻蚀刻停止层75时，允许氮化物层77可以在原位自然移除的厚度。
例如，在根据本发明第一实施方案制造的线宽小于约100nm的装置中，SAC蚀刻过程中氮化物层77的损伤厚度约为300，蚀刻蚀刻停止层75过程中，氮化物层77的损伤厚度也约为300。在考虑氮化物层77的这些损伤厚度的情况下，决定氮化物层77的厚度范围优选约500到约800。但是，此决定厚度可以根据应用的网线或装置而改变。
在形成氮化物层77之后，在氮化物层77上形成抗反射涂层78。在此，抗反射涂层78的作用是防止在形成图案的曝光过程中，由于氮化物层77具有高的反射率而造成散射，从而形成不想要的图案，并改善氮化物层77和后续的光刻胶图案之间的粘着性。此时，抗反射涂层78优选以蚀刻特性类似光刻胶图案的有机系材料形成。此外，也有可能省略抗反射涂层78的形成。
之后，通过一连串的过程，形成用以形成平台栓接触的上述光刻胶图案79。参考符号“C/T”表示将要形成用于平台栓接触的接触孔洞区。虽然没有说明，但是先通过进行旋布法，通过在抗反射涂层78上形成用在ArF光刻过程装置的光刻胶层，制备光刻胶图案79。通过使用ArF光刻过程装置和用以界定接触孔洞宽度的预定网线，选择性曝光光刻胶层。然后采用显影过程，使曝光部分或非曝光部分保留下来，接着采用清洗过程，以移除蚀刻残留物。
与使用钨或多晶硅形成的硬式掩模的情况相比，使用氮化物作为硬式掩模的材料使得有可能对准掩模，即光刻胶图案79，而不用额外的对准标记开口过程，这是因为与多晶硅和钨相比，氮化物具有低的反射率。
因为光刻胶层需要形成用于蚀刻薄氮化物层77所要求的厚度，所以光刻胶层的厚度小于传统硬式掩模材料，如多晶硅或钨的厚度。使用薄形成的氮化物层77，结果可以形成细微的图案，而不会出现图案坍塌的现象。
因此，此薄光刻胶层可以应用在具有线宽小于约80nm的装置中。例如，在80nm半导体装置中，光刻胶层的期望厚度约1500，因此，用以蚀刻具有约700厚度的氮化物层77所要求的光刻胶层最小厚度期望为约1000。
参照图8D，使用光刻胶图案79作为蚀刻掩模，蚀刻抗反射涂层78和氮化物层77，从而形成硬式掩模77A。
在采用ArF光刻方法的情况下，很难建立蚀刻形成线型的氮化物层77的过程方案。因此，确保可有效应用具有小于约1000厚度的氮化物层77的过程方案是很重要的。为了达成此氮化物层77的期望厚度，需要应用一个过程方案，其优点在于可抑制期望图案结构的细沟和变形的发生。换言之，电极温度更低，而且等离子体源和偏压应可独立控制。此外，偏压功率应非常低。
当使用一种超电容耦合等离子体模块(SCCM)蚀刻装置时，可以得到一个示例性的优选过程方案，其中腔体压力约为50mTorr、电源功率约为1000W、偏压功率约为200W、与各自流量为约20sccm和约100sccm的O2气体和CF4气体一起提供，而电极温度保持在约0℃。
此过程方案使同时蚀刻由有机材料制成的抗反射涂层78和氮化物层77。同时蚀刻抗反射涂层78和氮化物层77对于实现硬式掩模77A的期望结构非常重要。此外，通过控制蚀刻气体的使用和蚀刻时间，可控制形成条型的硬式掩模77A的临界尺寸(CD)。结果，也有可能增加用以确保将通过进行SAC蚀刻过程形成的接触孔洞底部有足够的CD的边限。
然后，通过采用灰化方法移除光刻胶图案79。若抗反射涂层78由有机材料制成，则抗反射涂层78可通过上述的灰化方法同时移除。灰化方法可以是去光刻胶过程和氧气等离子体处理的其中一种。光刻胶图案79的残留部分会变成后续SAC蚀刻过程时形成缺陷图案的因素。
参照图8E，通过使用硬式掩模77A作为蚀刻掩模来蚀刻层间绝缘层76，直到位在栅极结构G1和G2之间的蚀刻停止层75暴露出来。所述蚀刻过程是附图标记80表示的SAC蚀刻过程。根据此SAC蚀刻过程80，形成接触孔洞81。
此时，因为SAC蚀刻过程80的进行可以不用考虑图8D中所示的光刻胶图案79的变形，所以采用可最大化层间绝缘层76对硬式掩模77A的蚀刻选择性、并确保接触孔洞81底部有足够CD的典型SAC过程方案。因为光刻胶层会限制碳来源气体的供应，所以基本上使用能提供较SAC蚀刻过程中典型采用的气体有较高的选择性的气体。因此，使用会产生许多CF2基的气体，如C4F6和C5F8，其优于传统使用的C4F8气体。
此外，需要适当地决定过程方案，以确保接触孔洞81底部的CD易受提供高选择性的气体使用的影响。尤其，还使用约40℃的电极温度以改善选择性，而且还加入氧气，以确保接触孔洞81底部的CD。
当使用一种超电容耦合等离子体模块(SCCM)蚀刻装置时，可以得到一个示例性的优选过程方案，其中腔体压力约为40mTorr、电源功率约为500W、偏压功率约为1200W、与各自流量约7sccm、约800sccm和约5sccm的C5F8气体、Ar气体和O2气体一起提供，而电极温度保持在约40℃。
如图8D所示，通过移除层间绝缘层76，使硬式掩模77A接触栅极硬式掩模73，因此，SAC蚀刻过程的蚀刻目标减少到和层间绝缘层76被移除的部分一样多。此还提供增加过程边限的效果。例如，在传统的SAC蚀刻过程中，栅极硬式掩模受损伤部分的厚度范围为约300到约400。但是，根据第一实施方案，因为蚀刻目标的厚度减少，所以栅极硬式掩模73受损伤部分的厚度范围约减少至约100到约200，而且蚀刻周期也会变短。此外，层间绝缘层76的厚度也从约5000减少至约3500。此层间绝缘层76厚度的减少，即减少约1500，使其可以扩张接触孔洞81底部的CD约10％。
与使用光刻胶图案当作蚀刻掩模的传统SAC蚀刻过程相比，因为此栅极硬式掩模73的厚度宣称有减少，所以即使在移除蚀刻停止层75时，栅极硬式掩模73增加约300的损伤部分、栅极硬式掩模73的总损伤部分也有减少。结果，不需要通过在栅极结构G1和G2上，使用未掺杂硅酸盐玻璃(USG)形成帽层，以保护栅极硬式掩模73。
形成帽层的省略，可以提供达成简化过程的效果，及防止蚀刻蚀刻停止层75时，由于在接触孔洞81中有不均匀沉积的帽层而发生未开口接触的另一个效果。
参照图8F，移除蚀刻停止层75的暴露部分，因此暴露出杂质扩散区74。蚀刻停止层75的移除采用以附图标记82表示的回蚀刻过程进行。此时，栅极硬式掩模73受到损伤的厚度和蚀刻停止层75被移除的厚度相同，即约300。因此，栅极硬式掩模73受损伤的总厚度范围为约400到约500。
如上所述，优选在移除蚀刻停止层75的暴露部分时，原位移除硬式掩模77A的残留部分。但是，此硬式掩模77A的移除实际上很难控制，因此，即使在移除蚀刻停止层75之后，仍然会有硬式掩模77A残留在栅极硬式掩模73上。
因为硬式掩模77A由氮化物系材料制成，所以有可能在相同设备中原位进行一连串平台栓接触形成过程。例如，在使用具有光刻胶剥离器的双腔体设备的情况下，可以在其中一个腔体进行硬式掩模形成过程和去光刻胶过程，而在另一个腔体进行SAC蚀刻过程和蚀刻停止层的移除。在该情况下，优选将提供有光刻胶图案79的基板70加载到上述的双腔体设备中。使用氮化物系材料形成硬式掩模77A，可以解决在它处进行用以形成由多晶硅或钨制成的硬式掩模的蚀刻过程所产生的问题，因此可以缩短返回时间(TAT)。
参照图8G，将用以形成栓的导电材料填入接触孔洞81中，然后进行平坦化过程，直到暴露出栅极硬式掩模73，从而形成经由接触孔洞81电连接杂质扩散区74，且平坦化与栅极硬式掩模73相同准位的栓83。
对于平坦化过程来说，在进行化学机械研磨(CMP)过程之前，对上述的导电材料进行回蚀刻过程，以减少单元区和周边区之间的高度差。另一方面，通过在除周边区以外的区域形成较厚的氮化物层77，或通过使用单元区的掩模开口来取代进行全回蚀刻过程，移除蚀刻停止层75，而可以在周边区保留硬式掩模77A。
使在周边区保留硬式掩模77A的理由，是要防止周边区的栅极结构G1和G2在后续的CMP过程中受到损伤。栅极结构G1和G2发生的这种损伤，是单元区和周边区的栅极结构G1和G2的密度不同的结果。通过用硬式掩模77A保护栅极结构G1和G2，有可能增加CMP过程的过程边限。
此外，根据掩模类型，也可以一直进行CMP过程，直到剩下部分的层间绝缘层76。而不用在暴露栅极硬式掩模73的目标下进行CMP过程。此外，多晶硅最常被用作导电材料，而除了使用多晶硅以外，障壁金属Ti和TiN也可以作为导电材料使用。钨也可以取代多晶硅使用。
因为硬式掩模77A由具有绝缘性质的氮化物制成，所以可以通过沉积法或选择性外延生长(SEG)法，形成由多晶硅制成的栓83。在此将更详细的说明SEG法，在硬式掩模77A由钨或多晶硅制成的情况下，就像第一种传统方法一样，硬式掩模77A会相对于杂质扩散区74丧失选择性。因此，当采用SEG法时，硅即使在硬式掩模77A上也会成长。因为此退化的选择性，因此必须在进行SEG法之前移除硬式掩模77A。但是，因为硬式掩模77A由氮化物制成，所以在进行SEG法之前，不需要先移除硬式掩模77A。因此，即使在次80nm的半导体装置中，也可以不用考虑栓形成过程，而形成硬式掩模77A。
在没有硬式掩模而透过沉积法形成栓的传统方法中，由于依赖于层间绝缘层的纵剖面，所以在栓中会产生接缝。换言之，因为帽层和湿式清洗过程，所以在栓形成过程中，层间绝缘层的纵剖面会产生接缝。相较之下，根据第一实施方案，硬式掩模77A的剩余部分提供可以改善层间绝缘层76的纵剖面的另一效果，因此可以防止在栓83中产生接缝。在此，层间绝缘层76的纵剖面具有稍微倾斜的蚀刻纵剖面。
下面，提供第一实施方案的各种不同应用的详细说明，其可以解决在一连串的平台栓接触形成过程中，关于有或没有硬式掩模的问题。
图9为当硬式掩模的厚度决定为约670时，基板结构的各层厚度变化图。
参照图9，在此将详细说明硬式掩模的厚度变化。表1提供当进行一连串的平台栓接触过程时，在单元区和周边区中硬式掩模的厚度变化。
表1
    硬式掩模的厚度   单元区   周边区
(A)开始形成的硬式掩模()     670     670
(B)在SAC蚀刻过程之后，剩余的硬式掩模()     300     500
(C)在接触开口过程之后，剩余的硬式掩模()     0     200
(D)在栓形成过程之后，剩余的硬式掩模()     0     0
参照图9和表1，在步骤(A)中，开始形成的硬式掩模具有约670的厚度，在步骤(B)中，形成在单元区的硬式掩模的损伤部分的厚度约为370，而形成在周边区的硬式掩模的损伤部分的厚度约为170，因此，单元区和周边区的剩余硬式掩模的厚度分别为约300和约500。
在通过进行全回蚀刻过程移除蚀刻停止层的步骤(C)中，单元区和周边区的硬式掩模受损伤的厚度约为300，因此在周边区的硬式掩模剩下约200。在移除蚀刻停止层之后，单元区不会有硬式掩模剩余。此时，因为通过全回蚀刻过程移除蚀刻停止层时硬式掩模剩余在原处，所以硬式掩模不会残留在层间绝缘层上。
因此，可防止硬式掩模在后续的湿式清洗过程中剥离。
在通过进行回蚀刻过程和/或CMP过程以形成栓的步骤(D)中，单元区和周边区不会有硬式掩模剩余。
图10为当硬式掩模的厚度决定为约900时，基板结构的各层厚度变化图。
参照图10，在此将详细说明硬式掩模的厚度变化。表2提供当进行一连串的平台栓接触过程时，单元区和周边区中硬式掩模的厚度变化。
表2
    硬式掩模的厚度   单元区   周边区
(A)开始形成的硬式掩模()     900     900
(B)在SAC蚀刻过程之后，剩余的硬式掩模()     500     740
(C)在接触开口过程之后，剩余的硬式掩模()     140     380
(D)在栓形成过程之后，剩余的硬式掩模()     0     0
参照10图和表2，在步骤(A)中，开始形成的硬式掩模具有约900的厚度，在步骤(B)中，形成在单元区的硬式掩模的损伤部分的厚度约为400，而形成在周边区的硬式掩模的损伤部分的厚度约为160，因此，单元区和周边区的剩余硬式掩模的厚度分别为约500和约740。
在通过进行全回蚀刻过程移除蚀刻停止层的步骤(C)中，在单元区和在周边区的硬式掩模受损伤的厚度约为360，因此在单元区的硬式掩模剩下约140，而在周边区的硬式掩模剩下约380。
在通过进行回蚀刻过程和/或CMP过程以形成栓的步骤(D)中，单元区和周边区不会有硬式掩模剩余。
尤其，在步骤(C)之后，单元区的硬式掩模仍有约140的厚度剩余在层间绝缘层上，造成在后续的湿式清洗过程中硬式掩模被剥离的机率较高。
如上所述，在本发明的第一实施方案中，此问题可以通过下列方式解决：研磨层间绝缘层，直到层间绝缘层被平坦化到栅极硬式掩模相同的准位，然后在所得结构上形成硬式掩模。
图11为当硬式掩模的厚度决定为约1000时，基板结构的各层厚度变化图。
参照图11，在此将详细说明硬式掩模的厚度变化。表3提供当进行一连串的平台栓接触过程时，单元区和周边区中硬式掩模的厚度变化。
表3
    硬式掩模的厚度   单元区   周边区
(A)开始形成的硬式掩模()   1,000    1,000
(B)在SAC蚀刻过程之后，剩余的硬式掩模()   600    830
(C)在接触开口过程之后，剩余的硬式掩模()   250    500
(D)在栓形成过程之后，剩余的硬式掩模()   0    100
参照图11和表3，在步骤(A)中，开始形成的硬式掩模具有约1000的厚度，在步骤(B)中，形成在单元区的硬式掩模的损伤部分的厚度约为400，而形成在周边区的硬式掩模的损伤部分的厚度约为170，因此，单元区和周边区的剩余硬式掩模的厚度分别为约600和约830。
在通过进行全回蚀刻过程、移除蚀刻停止层的开口接触区的步骤(C)中，单元区的硬式掩模受损伤的厚度约为350，而周边区的硬式掩模受损伤的厚度约为330，因此单元区的硬式掩模剩下约250，而周边区的硬式掩模剩下约500。
在通过进行回蚀刻过程和/或CMP过程、形成栓的步骤(D)中，单元区不会有硬式掩模剩余，但是周边区剩下厚约100的硬式掩模。
尤其，在通过移除蚀刻停止层开口接触区之后，在单元区的硬式掩模剩余的厚度约为250。因此，如上所述，在使用氧化物缓冲蚀刻液(BOE)作为清洗溶液进行后续的湿式清洗过程时，此剩余的硬式掩模会被剥离。因此，如第一实施方案所述，此剥离现象的问题可以通过下列方式解决：在已先被研磨的层间绝缘层上形成硬式掩模，其中先研磨层间绝缘层，直到被平坦化到和栅极硬式掩模相同的准位。
图12为当硬式掩模的厚度决定为约1150时，基板结构的各层厚度变化图。
参照图12，在此将详细说明硬式掩模的厚度变化。表4提供当进行一连串的平台栓接触过程时，单元区和周边区中硬式掩模的厚度变化。
表4
    硬式掩模的厚度   单元区   周边区
(A)开始形成的硬式掩模()     1150     1150
(B)在SAC蚀刻过程之后，剩余的硬式掩模()     750     980
(C)在接触开口过程之后，剩余的硬式掩模()     400     630
(D)在栓形成过程之后，剩余的硬式掩模()     0-50     230
参照图12和表4，在步骤(A)中，开始形成的硬式掩模具有约1150的厚度，在步骤(B)中，形成在单元区的硬式掩模的损伤部分的厚度约为400，而形成在周边区的硬式掩模的损伤部分的厚度约为170，因此，单元区和周边区的剩余硬式掩模的厚度分别为约750和约980。
在通过进行全回蚀刻过程、移除蚀刻停止层的开口接触区的步骤(C)中，在单元区和周边区的硬式掩模受损伤的厚度约为350，因此在单元区的硬式掩模剩下约400，而在周边区的硬式掩模剩下约630。
在通过进行回蚀刻过程和/或CMP过程、形成栓的步骤(D)中，在单元区剩余的硬式掩模的厚度范围为约0到月50，而在周边区剩下厚约230的硬式掩模。
尤其，在通过移除蚀刻停止层开口接触区之后，在单元区的硬式掩模剩余的厚度约为400。因此，如上所述，在使用BOE作为清洗溶液进行后续的湿式清洗过程时，此剩余的硬式掩模会被剥离。因此，如第一实施方案的说明，此剥离现象的问题可以通过下列方式解决：在已先被研磨的层间绝缘层上形成硬式掩模，其中先研磨层间绝缘层，直到被平坦化到和栅极硬式掩模相同的准位。
另一方面，如图11和图12所示，在形成厚度很厚的硬式掩模的情况下，会有硬式掩模对于光刻胶图案的选择性的问题。因此，优选根据半导体装置的设计规则和应用过程的类型，改变硬式掩模的厚度。
图13A到图13G为根据本发明的第二实施方案，使用ArF光刻方法，在半导体装置中形成细微图案的方法的横截面图。
参照图13A，在提供各种不同的装置元件的基板80上，形成许多栅极结构G1和G2。每一个栅极结构G1和G2都包含有栅极硬式掩模83、栅极导电层82和栅极绝缘层81。
在此，栅极绝缘层81由典型的氧化物系材料如氧化硅制成，而栅极导电层82则是由诸如多晶硅、W、WN、WSix或其组合的材料制成。在用以形成后续接触的蚀刻过程中，栅极硬式掩模83起到通过蚀刻层间绝缘层形成接触孔洞时保护栅极导电层82作用。因此，栅极硬式掩模83由能提供蚀刻选择比与层间绝缘层有很大差异的材料制成。例如，若层间绝缘层由氧化物系材料制成，则栅极硬式掩模83由氮化物系材料如SiN或SiON制成。若层间绝缘层由聚合物系低绝缘材料制成，则栅极硬式掩模83由氧化物系材料制成。
在位于栅极结构G1和G2之间的基板80中，形成杂质扩散区84，如源极/漏极接面。一般而言，若源极/漏极接面是通过进行离子注入法、在位于栅极结构G1和G2之间的基板80中形成，则杂质是通过离子注入法，对着基板80进行离子注入。然后，在每个栅极结构G1和G2的侧壁上形成间隔层，然后，再次进行离子注入法，制造轻掺杂漏极(LDD)结构。在此，省略形成LDD结构和间隔层的步骤的详细说明。
随后，在栅极结构G1和G2上，形成蚀刻停止层85。在此，蚀刻停止层85起到停止SAC蚀刻过程的作用，以保护基板80在SAC蚀刻过程中免受损伤。此时，蚀刻停止层85优选沿着栅极结构G1和G2的纵剖面形成，而且由氮化物系材料如氮化硅或氮氧化硅制成。
随后，在蚀刻停止层85上，形成由氧化物系材料制成的层间绝缘层86。在此，层间绝缘层86由选自BPSG、BSG、PSG、TEOS、HDP氧化物和旋布玻璃的材料制成。还有可能使用无机或有机低绝缘材料形成层间绝缘层86。
参照图13B，移除层间绝缘层86和蚀刻停止层85，直到暴露出栅极硬式掩模83，使得将层间绝缘层86平坦化到和栅极硬式掩模83相同的准位。此时，通过采用CMP过程进行层间绝缘层86的移除。但是，CMP过程应该在栅极硬式掩模83的损伤部分小于约100的目标下进行。此外，选择适当的CMP过程的研磨液类型是很重要的，其可以在CMP过程之后，产生均匀的栅极硬式掩模83和层间绝缘层86。
参照图13C，在上述的层间绝缘层86上，形成硬式掩模层87。在此，硬式掩模层87具有绝缘性质，且对于层间绝缘层86具有蚀刻选择性。此外，硬式掩模层87优选使用选自氮化物系材料、多晶硅、氧化铝(Al203)和钨(W)的材料形成。氮化物系材料的范例为氮化和氮氧化硅。
在采用氮化物系材料其中的一种作为硬式掩模层87的情况下，优选使用等离子体增强型氮化物或低压氮化物。此外，硬式掩模层87的厚度决定许考虑：在将层间绝缘层86施以SAC蚀刻过程时，硬式掩模层87的损伤部分，和在通过蚀刻蚀刻停止层85暴露杂质扩散区84时，硬式掩模层87的另一个损伤部分。换言之，硬式掩模层87的厚度最好等于或大于在蚀刻蚀刻停止层85时，允许硬式掩模层87可以在原位自然移除的厚度，或大于此说明的厚度。
例如，在根据本发明第一实施方案制造的线宽小于约100nm的装置中，在SAC蚀刻过程中，硬式掩模层87的损伤厚度约为300，而在蚀刻蚀刻停止层85期间，硬式掩模层87的损伤厚度也约为300。在考虑硬式掩模层87的总损伤部分的情况下，决定硬式掩模层87的厚度范围最好为约400到约800。但是，此决定厚度可以根据应用的网线或装置而改变。
在形成硬式掩模层87之后，在硬式掩模层87上形成抗反射涂层88。在此，抗反射涂层88所发挥的作用是防止在形成图案的曝光过程中，因为硬式掩模层87具有高的反射率日造成散射，从而形成不想要的图案，并改善硬式掩模层87和后续的光刻胶图案之间的粘着性。此时，抗反射涂层88优选以蚀刻特性类似光刻胶图案的有机系材料形成。此外，也可以省略抗反射涂层88的形成。
之后，通过一连串的过程，形成用以形成平台栓接触的上述光刻胶图案89。参考符号“C/T”表示将要形成用于平台栓接触的接触孔洞区。虽然没有图标，但是通过进行旋布法，通过在抗反射涂层88上，形成用在ArF光刻过程装置的光刻胶层，先制备光刻胶图案89。通过使用ArF光刻过程装置和用以界定接触孔洞宽度的预定网线，选择性曝光光刻胶层。然后采用显影过程，使曝光部分或非曝光部分保留下来，接着采用清洗过程以移除蚀刻残留物。
参照图13D，使用光刻胶图案89作为蚀刻掩模，蚀刻抗反射涂层88和硬式掩模层87，因此形成硬式掩模87A。
在采用ArF光刻方法的情况下，很难在此第二实施方案中建立形成线型图案即硬式掩模87A的过程方案。为了得到线型图案，需要应用一种过程方案，其优点在于可抑制期望图案结构发生细沟和变形。换言之，电极温度较低，而且等离子体源和偏压应可独立控制。此外，偏压功率应非常低。
此过程方案使同时蚀刻由有机材料制成的抗反射涂层88和硬式掩模层87。同时蚀刻抗反射涂层88和硬式掩模层87对于实现硬式掩模87A的期望结构非常重要。此外，通过控制蚀刻气体的使用和蚀刻时间，可控制硬式掩模87A形成的CD。结果，也有可能增加用以确保将通过进行SAC蚀刻过程形成的接触孔洞底部有足够的CD的边限。
然后，通过采用灰化方法移除光刻胶图案89。若抗反射涂层88由有机材料制成，则抗反射涂层88可通过上述的灰化方法同时移除。灰化方法可以是去光刻胶过程和氧气等离子体处理的其中的一种。如上所述，光刻胶图案89的残留部分会变成后续SAC蚀刻过程时形成缺陷图案的因素。
参照图13E，通过使用硬式掩模87A作为蚀刻掩模蚀刻层间绝缘层86，直到位在栅极结构G1和G2之间的蚀刻停止层85暴露出来。此蚀刻过程是以附图标记90表示的SAC蚀刻过程。根据此SAC蚀刻过程90形成接触孔洞91。
此时，因为SAC蚀刻过程90的进行可以不用考虑图13D所示的光刻胶图案89的变形，所以采用可最大化层间绝缘层86对硬式掩模87A的蚀刻选择性、并确保接触孔洞91底部有足够DC的典型SAC过程方案。因为光刻胶层会限制碳来源气体的供应，所以基本上使用能提供较SAC蚀刻过程中典型采用的气体有较高选择性的气体。因此，使用会产生许多CF2基的气体，如C4F6和C5F8，其优于传统所使用的C4F8气体。
此外，需要适当地决定过程方案，以确保接触孔洞91底部的CD易受提供高选择性的气体使用的影响。尤其，还使用约40℃的电极温度，以改善选择性，而且还加入氧气，以确保接触孔洞91底部的CD。
如图13D所示，通过移除层间绝缘层86，使硬式掩模87A接触栅极硬式掩模83。因此，SAC蚀刻过程的蚀刻目标减少到和层间绝缘层86被移除的部分一样多。此还提供增加过程边限的效果。例如，在传统的SAC蚀刻过程中，栅极硬式掩模受损伤部分的厚度范围为约300到约400。但是，根据第二实施方案，因为蚀刻目标的厚度减少，所以栅极硬式掩模83受损伤部分的厚度范围减少至约100到约200，而且蚀刻周期也会变短。此外，因为层间绝缘层86的厚度也从约5000减少至约3500。所以此层间绝缘层86厚度的减少，即减少约1500，使其可以扩张接触孔洞91底部的CD约10％。
与使用光刻胶图案当作蚀刻掩模的传统SAC蚀刻过程相比，因为此栅极硬式掩模83的厚度宣称有减少，所以即使增加约300的栅极硬式掩模83，栅极硬式掩模83的损伤部分的厚度也会减少。结果，不需要通过在栅极结构G1和G2上使用未掺杂硅酸盐玻璃(USG)形成帽层，以保护栅极硬式掩模83。
此省略帽层的形成，可以提供达成简化过程的效果，并防止蚀刻蚀刻停止层85时，由于在接触孔洞91中有不均匀沉积的帽层而发生未开口接触的另一个效果。
参照图13F，移除蚀刻停止层85的暴露部分，因此暴露出杂质扩散区84。蚀刻停止层85的移除采用以附图标记92表示的全回蚀刻过程进行。此时，栅极硬式掩模83受到损伤的厚度和蚀刻停止层85被移除的厚度相同，即约300。因此，栅极硬式掩模83受损伤的总厚度范围为约400到约500。
如上所述，当移除蚀刻停止层85的暴露部分时，优选在原位移除硬式掩模87A的残留部分。但是，此硬式掩模87A的移除实际上很难控制，因此，即使在移除蚀刻停止层85之后，仍然会有硬式掩模87A残留在栅极硬式掩模83上。
因为硬式掩模87A由绝缘材料制成，所以可以在相同设备中原位进行一连串平台栓接触形成过程。例如，在使用具有去光刻胶液的双腔体设备的情况下，可以在其中一个腔体进行硬式掩模形成过程和去光刻胶过程，而在另一个腔体进行SAC蚀刻过程和蚀刻停止层的移除。在此情况下，优选将提供有光刻胶图案89的基板80加载到上述的双腔体设备中。此用以形成硬式掩模87A的氮化物系材料的使用，可以解决在它处进行用以形成由多晶硅或钨制成的硬式掩模的蚀刻过程所产生的问题，因此可以缩短返回时间(TAT)。
参照图13G和图13H，下面将详细说明栓形成过程。
参照图13G，在全回蚀刻过程之后所得到的上述结果基板结构上，形成用以形成栓的导电材料93，使其填入在接触孔洞91中。然后，进行平坦化过程，直到暴露出栅极硬式掩模83。
在此，导电材料93典型为多晶硅，而除了使用多晶硅之外，障壁金属Ti和TiN也可以作为导电材料93使用。钨也可以取代多晶硅使用。
因为图13F所示的硬式掩模87A由具有绝缘性质的氮化物制成，所以可以通过沉积法或选择性外延生长(SEG)法形成由多晶硅制成的栓。在此将更详细的说明SEG法，在硬式掩模87A系由钨或多晶硅制成的情况下，硬式掩模87A会相对于杂质扩散区84丧失选择性。因此，当采用SEG法时，硅恰好会成长在硬式掩模87A上。因为此退化的选择性，所以在进行SEG法之前，必须先移除硬式掩模87A。但是，若硬式掩模87A由氮化物制成，就不需要在进行SEG法之前，先移除硬式掩模87A。因此，即使在次80nm的半导体装置中，也可以应用硬式掩模87A，而不考虑栓形成过程。
在没有硬式掩模而透过沉积法形成栓的传统方法中，由于依赖层间绝缘层的纵剖面，所以在栓中会产生接缝。换言之，因为帽层和湿式清洗过程，所以在栓形成过程中，层间绝缘层的纵剖面会产生接缝。相较之下，根据第二实施方案，硬式掩模87A的剩余部分提供可以改善层间绝缘层86的纵剖面的另一效果，因此可以防止图13H所示的栓93C中产生接缝。在此，层间绝缘层86的纵剖面具有稍微倾斜的蚀刻纵剖面。
在平坦化导电材料93的更详细说明方面，CMP方法或回蚀刻方法都可以被用作平坦化方法。在采用CMP方法的情况下，因为在晶片中央和晶片边缘的蚀刻速率不同，所以图案很可能会变得有缺陷。因此，在第二实施例中，采用回蚀刻过程平坦化导电材料93。此时，在等向性蚀刻装置进行回蚀刻过程，且分成2个步骤进行。
在用于平坦化过程的装置的更详细说明方面，在使用形成离子蚀刻(RIE)装置的情况下，位在层间绝缘层86侧壁上的导电材料93的部分不能被有效移除，因此会有栓93C之间的漏电流增加的风险。但是，在采用等向性蚀刻装置的情况下，在实际应用平坦化过程时，可以更有效地得到期望纵剖面的栓93C。在此，位于硬式掩模87A残留部分上方的导电材料93的部分，和位在层间绝缘层86侧壁上的导电材料93的另一个部分，分别被称为第一导电材料93A和第二导电材料93B。
对于在第13G图中以附图标记94表示的回蚀刻过程的第一步骤，在氧化物系或氮化物系层即硬式掩模87A的蚀刻快于第一导电材料93A的条件下，蚀刻第一导电材料93A。在第一步骤94之后，硬式掩模87A变成暴露出来。
参照图13H，对于以附图标记95表示的回蚀刻过程的第二步骤，在第一导电材料93A的蚀刻快于氧化物系或氮化物系层的条件下，蚀刻第二导电材料93B的部分。因此，当蚀刻第二导电材料93B时，硬式掩模87A的残留部分和层间绝缘层86也会同时被蚀刻，因此可以得到栓93C。
进行回蚀刻过程的理由是可以消除栓93C和周边结构之间的高度差，其中高度差对后续的接触形成过程如位线接触会有不利的影响，此外，其还可以防止在栓93C之间经由此高度差所造成的层间绝缘层86侧壁而产生漏电流。
图14为根据本发明所得到的晶片中央和边缘的扫描电子显微镜(SEM)显微照片。
如图所示，几乎看不出位在晶片中央和边缘区域的图案间的差异性。此外，接触底部的CD增加约20％。
图15A和图15B为形成栓的回蚀刻过程中，分别使用RIE装置和等向蚀刻装置所得到的图案的SEM显微照片。
参照图15A，用以在层间绝缘层的侧壁上形成栓的导电材料没有被移除，因此在栓之间造成短路。此短路现象以参考符号A标示。如图15B所示，和使用RIE装置不同，在栓之间并没有产生短路。
根据本发明的第一和第二优选实施方案，可以防止当在用以开口接触区的湿式清洗过程之后、硬式掩模仍然有剩余时，因硬式掩模常常发生剥离而造成不良图案的产生。
虽然本发明的第一和第二优选实施方案例举的是在栅极结构之间形成接触孔洞的情况，但是仍然有可能打开位线结构之间的接触孔洞，即储存节点接触孔洞形成过程，或用于形成通路孔洞形成过程。此外，虽然第一和第二优选实施方案例举的是使用线型图案进行SAC蚀刻过程的情况，但是SAC蚀刻过程也有可能使用孔洞型图案。
本申请书包含分别在2003年10月23日和2003年12月22日向韩国专利局提交的、韩国专利申请号为KR 2003-74718号和KR 2003-94506的相关内容，在此将其内容全部纳入作为参考。
本发明已参照某些优选实施方案详细说明，不脱离本发明在后面的权利要求书中所界定的实质和范围进行各种变化和改进对于本领域的技术人员来说将是显而易见的。
主要装置符号说明
10    基板
11    栅极绝缘层
12    栅极导电层
13    栅极硬式掩模
14    杂质扩散区
15    蚀刻停止层
16    层间绝缘层
17    光刻胶图案
18    接触孔洞
19    受损伤的栅极硬式掩模
20    栓
50    基板
51    栅极绝缘层
52    栅极导电层
53    栅极硬式掩模
54    杂质扩散区
55    蚀刻停止层
56    层间绝缘层
57    氮化物层
57A   硬式掩模
58    抗反射涂层
59    光刻胶图案
60    接触孔洞
61    栓
70    基板
71    栅极绝缘层
72    栅极导电层
73    栅极硬式掩模
74    杂质扩散区
75    蚀刻停止层
76    层间绝缘层
77    氮化物层
77A   硬式掩模
78    抗反射涂层
79    光刻胶图案
80    基板
81    栅极绝缘层
82    栅极导电层
83    栅极硬式掩模
84    杂质扩散区
85    蚀刻停止层
86    层间绝缘层
87    硬式掩模层
87A   硬式掩模
88    抗反射涂层
89    光刻胶图案
90    SAC蚀刻过程
91    接触孔洞
92    全回蚀刻过程
93    导电材料
93A   第一导电材料
93B   第二导电材料
93C   栓
94    回蚀刻过程
95    回蚀刻过程

Claims (34)

1.一种半导体装置的制造方法，包含下列步骤：
在提供单元区和周边区的基板上形成多个包括硬式掩模绝缘层和导电层的导电结构；
沿包含基板和导电结构的型面形成蚀刻停止层；
在蚀刻停止层上形成层间绝缘层；
通过移除层间绝缘层和蚀刻停止层来平坦化层间绝缘层和蚀刻停止层，直到暴露出导电结构的上部；
在平坦化的导电结构和层间绝缘层上，形成用以形成硬式掩模的氮化物层；
在氮化物层上形成抗反射涂层；
通过使用ArF光源的光刻过程，在抗反射涂层上形成光刻胶图案；
使用光刻胶图案作为蚀刻掩模，选择性蚀刻抗反射涂层和氮化物层，从而形成硬式掩模；
移除光刻胶图案和抗反射涂层；
使用硬式掩模作为蚀刻掩模，蚀刻位于导电结构之间的层间绝缘层，从而至少形成一个暴露蚀刻停止层的接触孔洞；
移除暴露的蚀刻停止层，从而暴露出基板；以及
清洗接触孔洞内部。
2.如权利要求1的方法，其中平坦化层间绝缘层和蚀刻停止层的步骤通过进行化学机械研磨过程进行，直到导电结构的受损伤厚度等于或小于100。
3.如权利要求1的方法，其中层间绝缘层由氧化物材料制成，而形成接触孔洞的步骤采用自行对准接触蚀刻方法进行。
4.如权利要求3的方法，其中硬式掩模绝缘层所形成的厚度，要大于硬式掩模绝缘层在自行对准接触蚀刻过程中受损伤的厚度和硬式掩模绝缘层在移除蚀刻停止层过程中受损伤的厚度之和。
5.如权利要求3的方法，其中自行对准接触蚀刻方法通过使用C4F6气体和C5F8气体的其中一种进行。
6.如权利要求1的方法，其中移除蚀刻停止层的步骤是采用全回蚀刻过程进行。
7.如权利要求6的方法，其中氮化物层所形成的厚度，要大于或等于形成接触孔洞过程中氮化物层受损伤的厚度和移除蚀刻停止层过程中氮化物层受损伤的厚度之和。
8.如权利要求1的方法，其中在移除蚀刻停止层的步骤中，通过使用单元区的掩模开口移除单元区的蚀刻停止层。
9.如权利要求1的方法，在进行清洗过程的步骤后，还包含形成与暴露的基板电连接的栓的步骤。
10.如权利要求9的方法，其中形成栓的步骤包含下列步骤：
形成与暴露的基板电连接的导电材料；
回蚀刻导电材料，以减少单元区和周边区之间的高度差；以及
研磨导电材料，直到暴露出导电结构，从而形成栓。
11.如权利要求10的方法，其中形成导电材料的步骤是采用在清洗过程之后获得的所得结构上沉积导电材料的沉积法进行。
12.如权利要求10的方法，其中形成导电材料的步骤是采用使导电材料自暴露的基板成长的选择性外延生长法进行。
13.如权利要求1的方法，其中光刻胶图案是形成线型。
14.如权利要求1的方法，其中光刻胶图案是形成孔洞型。
15.如权利要求1的方法，其中导电结构是栅极结构。
16.如权利要求1的方法，其中导电结构是位线结构。
17.如权利要求1的方法，其中导电结构是金属线。
18.如权利要求1的方法，在形成光刻胶图案的步骤之后，还包含将有提供光刻胶图案的基板结构加载到具有第一腔体和第二腔体的蚀刻装置的步骤，其中，在第一腔体，进行形成硬式掩模的步骤和移除光刻胶图案与抗反射涂层的步骤，而在第二腔体，进行形成接触孔洞的步骤和移除蚀刻停止层的步骤。
19.一种半导体装置的制造方法，包含下列步骤：
在提供单元区和周边区的基板上，形成多个包括硬式掩模绝缘层和导电层的导电结构；
沿包含基板和导电结构的型面形成蚀刻停止层；
在蚀刻停止层上形成层间绝缘层：
通过移除层间绝缘层和蚀刻停止层来平坦化层间绝缘层和蚀刻停止层，直到暴露出导电结构的上部：
在平坦化的导电结构和层间绝缘层上，形成用以形成硬式掩模的氮化物层；
在氮化物层上形成抗反射涂层；
通过使用ArF光源的光刻方法，在抗反射涂层上形成光刻胶图案；
使用光刻胶图案作为掩模，选择性蚀刻抗反射涂层和氮化物层，从而形成硬式掩模；
移除光刻胶图案和抗反射涂层；
使用硬式掩模作为蚀刻掩模，蚀刻位在导电结构之间的层间绝缘层，从而形成暴露蚀刻停止层的接触孔洞；
移除暴露的蚀刻停止层，因此暴露出基板；
清洗接触孔洞内部；
形成与暴露的基板电连接的导电栓层；
在导电栓层的蚀刻快于硬式掩模的条件下，进行第一次回蚀刻过程，以暴露硬式掩模；以及
在硬式掩模的蚀刻快于导电栓层的条件下，进行第二次回蚀刻过程，以暴露层间绝缘层，从而得到至少一个隔离栓。
20.如权利要求19的方法，其中第一次回蚀刻过程和第二次回蚀刻过程在等向性蚀刻装置中进行。
21.如权利要求19的方法，其中平坦化层间绝缘层和蚀刻停止层的步骤通过进行化学机械研磨过程进行，直到导电结构的受损伤厚度等于或小于100。
22.如权利要求19的方法，其中层间绝缘层由氧化物材料制成，而形成接触孔洞的步骤采用自行对准接触蚀刻过程进行。
23.如权利要求22的方法，其中硬式掩模绝缘层所形成的厚度，要大于硬式掩模绝缘层在自行对准接触蚀刻过程中受损伤的厚度和硬式掩模绝缘层在移除蚀刻停止层过程中受损伤的厚度之和。
24.如权利要求21的方法，其中自行对准接触蚀刻过程是通过使用C4F6气体和C5F8气体的其中一种进行。
25.如权利要求19的方法，其中移除蚀刻停止层的步骤采用全回蚀刻过程进行。
26.如权利要求25的方法，其中氮化物层所形成的厚度，要大于或等于形成接触孔洞过程中氮化物层受损伤的厚度和移除蚀刻停止层过程中氮化物层受损伤的厚度之和。
27.如权利要求19的方法，其中在移除蚀刻停止层的步骤中，通过使用单元区开口的掩模移除单元区的蚀刻停止层。
28.如权利要求19的方法，其中形成导电栓层的步骤是采用在清洗过程之后获得的所得结构上，沉积导电栓层的沉积法进行。
29.如权利要求19的方法，其中形成导电栓层的步骤是采用使导电栓层自暴露的基板成长的选择性外延生长法进行。
30.如权利要求19的方法，其中光刻胶图案是形成线型。
31.如权利要求19的方法，其中光刻胶图案是形成孔洞型。
32.如权利要求19的方法，其中导电结构是栅极结构。
33.如权利要求19的方法，其中导电结构是位线结构。
34.如权利要求19的方法，其中导电结构是金属线。
CNB2004100865224A 2003-10-23 2004-10-21 用于制造具有细微图案的半导体装置的方法 Expired - Fee Related CN1333456C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020030074178 2003-10-23
KR1020030074178A KR100571652B1 (ko) 2003-10-23 2003-10-23 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR10-2003-0074178 2003-10-23
KR10-2003-0094506 2003-12-22
KR1020030094506A KR100695417B1 (ko) 2003-12-22 2003-12-22 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR1020030094506 2003-12-22

Publications (2)

Publication Number Publication Date
CN1619793A CN1619793A (zh) 2005-05-25
CN1333456C true CN1333456C (zh) 2007-08-22

Family

ID=34525594

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100865224A Expired - Fee Related CN1333456C (zh) 2003-10-23 2004-10-21 用于制造具有细微图案的半导体装置的方法

Country Status (4)

Country Link
US (1) US7119013B2 (zh)
JP (1) JP4711658B2 (zh)
CN (1) CN1333456C (zh)
TW (1) TWI250558B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585007B1 (ko) * 2003-10-23 2006-05-29 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100649350B1 (ko) * 2004-12-28 2006-11-28 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 콘택 형성 방법
JP5134193B2 (ja) * 2005-07-15 2013-01-30 株式会社東芝 半導体装置及びその製造方法
JP4543392B2 (ja) * 2005-11-01 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
US7897499B2 (en) * 2006-02-24 2011-03-01 Hynix Semiconductor Inc. Method for fabricating a semiconductor device with self-aligned contact
KR100798738B1 (ko) * 2006-09-28 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
KR100832016B1 (ko) * 2006-12-27 2008-05-26 주식회사 하이닉스반도체 랜딩플러그콘택을 구비한 반도체소자의 제조 방법
US8685627B2 (en) * 2007-12-20 2014-04-01 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
KR101024712B1 (ko) * 2007-12-20 2011-03-24 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US8951907B2 (en) * 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
US8940634B2 (en) 2011-06-29 2015-01-27 International Business Machines Corporation Overlapping contacts for semiconductor device
CN103187265B (zh) * 2011-12-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
CN110707085B (zh) 2018-09-07 2022-05-03 联华电子股份有限公司 半导体装置及其形成方法
KR20220078102A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
TWI755249B (zh) * 2021-01-11 2022-02-11 華邦電子股份有限公司 半導體結構及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115115A (zh) * 1994-07-08 1996-01-17 现代电子产业株式会社 使用相移掩模在半导体器件中制造细环形电荷存储电极的方法
JPH08316171A (ja) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd コンタクト孔の形成方法
CN1221214A (zh) * 1997-12-24 1999-06-30 日本电气株式会社 半导体器件生产方法
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
JP2001196454A (ja) * 1999-12-31 2001-07-19 Huabang Electronic Co Ltd 半導体装置の製造方法
CN1348203A (zh) * 2000-09-22 2002-05-08 通用半导体公司 形成沟道金属氧化物半导体器件和端子结构的方法
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
CN1411050A (zh) * 2001-10-10 2003-04-16 富士通株式会社 制造具有碳化硅膜的半导体器件的方法
CN1459844A (zh) * 2002-04-17 2003-12-03 三星电子株式会社 使用低－k介电材料形成双大马士革互连的方法
CN1501447A (zh) * 2002-11-18 2004-06-02 茂德科技股份有限公司 形成自对准接触窗结构的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208628A (ja) * 1999-01-19 2000-07-28 Nec Corp 半導体装置の製造方法
JP3545250B2 (ja) * 1999-03-16 2004-07-21 三洋電機株式会社 半導体装置の製造方法
JP2001338978A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
JP3983960B2 (ja) * 2000-07-14 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および半導体集積回路装置
JP2002110790A (ja) * 2000-09-28 2002-04-12 Fujitsu Ltd 半導体装置及びその製造方法
JP4771607B2 (ja) * 2001-03-30 2011-09-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
TWI276153B (en) * 2001-11-12 2007-03-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
KR100550640B1 (ko) * 2001-11-30 2006-02-09 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
US6867145B2 (en) * 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
TWI278958B (en) * 2002-06-03 2007-04-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
KR100505443B1 (ko) * 2002-12-26 2005-08-04 주식회사 하이닉스반도체 반도체소자 제조방법
KR100471401B1 (ko) * 2002-12-27 2005-03-10 주식회사 하이닉스반도체 반도체소자의 콘택 패드 형성 방법
KR100505062B1 (ko) 2003-02-22 2005-07-29 삼성전자주식회사 반도체 소자의 제조방법
KR100673884B1 (ko) * 2003-09-22 2007-01-25 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100611776B1 (ko) * 2004-10-06 2006-08-10 주식회사 하이닉스반도체 반도체 소자 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115115A (zh) * 1994-07-08 1996-01-17 现代电子产业株式会社 使用相移掩模在半导体器件中制造细环形电荷存储电极的方法
JPH08316171A (ja) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd コンタクト孔の形成方法
CN1221214A (zh) * 1997-12-24 1999-06-30 日本电气株式会社 半导体器件生产方法
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
JP2001196454A (ja) * 1999-12-31 2001-07-19 Huabang Electronic Co Ltd 半導体装置の製造方法
CN1348203A (zh) * 2000-09-22 2002-05-08 通用半导体公司 形成沟道金属氧化物半导体器件和端子结构的方法
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
CN1411050A (zh) * 2001-10-10 2003-04-16 富士通株式会社 制造具有碳化硅膜的半导体器件的方法
CN1459844A (zh) * 2002-04-17 2003-12-03 三星电子株式会社 使用低－k介电材料形成双大马士革互连的方法
CN1501447A (zh) * 2002-11-18 2004-06-02 茂德科技股份有限公司 形成自对准接触窗结构的方法

Also Published As

Publication number Publication date
TW200515478A (en) 2005-05-01
US20050090055A1 (en) 2005-04-28
JP4711658B2 (ja) 2011-06-29
CN1619793A (zh) 2005-05-25
US7119013B2 (en) 2006-10-10
TWI250558B (en) 2006-03-01
JP2005129938A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US6972262B2 (en) Method for fabricating semiconductor device with improved tolerance to wet cleaning process
CN1333456C (zh) 用于制造具有细微图案的半导体装置的方法
US8592326B2 (en) Method for fabricating an inter dielectric layer in semiconductor device
CN1326232C (zh) 形成半导体器件接触塞的方法
US6897159B1 (en) Method for fabricating semiconductor device
KR100585007B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
US7122467B2 (en) Method for fabricating semiconductor device
US20050280035A1 (en) Semiconductor device and method for fabricating the same
KR100616499B1 (ko) 반도체소자 제조 방법
KR100950470B1 (ko) 반도체 메모리소자의 스토리지전극 형성방법
KR100685677B1 (ko) 반도체 소자 제조 방법
US20070161182A1 (en) Method for fabricating storage node contact hole of semiconductor device
KR100571652B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR101073126B1 (ko) 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR20040001938A (ko) 반도체소자의 자기정렬콘택 형성방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100365944B1 (ko) 반도체소자의 저장전극 형성방법
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
KR20050063410A (ko) 반도체소자 제조방법
KR20040057740A (ko) 반도체소자 제조 방법
KR20060010894A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20050067533A (ko) 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR20050029430A (ko) 반도체 장치 제조 방법
KR20030001581A (ko) 스토리지노드 콘택 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070822

Termination date: 20161021