CN1501447A - 形成自对准接触窗结构的方法 - Google Patents
形成自对准接触窗结构的方法 Download PDFInfo
- Publication number
- CN1501447A CN1501447A CNA02151352XA CN02151352A CN1501447A CN 1501447 A CN1501447 A CN 1501447A CN A02151352X A CNA02151352X A CN A02151352XA CN 02151352 A CN02151352 A CN 02151352A CN 1501447 A CN1501447 A CN 1501447A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- self
- substrate
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种形成具有局部蚀刻栅极导电层的自对准接触窗结构的方法,包括下列步骤:准备一个衬底,该衬底上形成有多个分离的栅极结构,各个栅极结构包括一第一导电层,一第二导电层以及一绝缘层;在该衬底上沉积一光致抗蚀剂材料层;使用位线接触节点掩模或位线接触窗掩模及光刻工艺以暴露出部分衬底表面;使用适当的蚀刻剂蚀刻暴露出的该第二导电层;去除剩余的该光致抗蚀剂材料层;在各个栅极结构的侧壁上形成一侧壁间隔层;形成覆盖该衬底的一介电层;光刻及蚀刻去除该介电层以形成自对准接触窗结构。
Description
技术领域
本发明涉及一种形成自对准接触窗结构的方法;具体地,本发明涉及一种去除现有技术在半导体工艺中所形成的栅极导体/位线接触窗(gateconductor/bitline contact,GC/CB)短路的缺点和增加较大的工艺容许范围(process window)的方法。
背景技术
一般而言,金属氧化物半导体(MOS)器件由金属层、氧化硅层及衬底所构成。由于金属与氧化物的黏着性不佳,常使用多晶硅取代金属以形成MOS器件的栅极结构的导电层。然而,多晶硅的缺点在于其电阻较金属高,虽然其可藉由杂质掺杂以降低电阻,然而所产生的导电性仍无法作为MOS器件中良好的导电层。一种常见的解决方法是在多晶硅层上增加一层金属硅化物,例如硅化钨(WSi)层,以改良栅极结构的导电性。
在现有技术中,形成接触窗结构的方法包括下列步骤:形成介电层、形成接触窗(contact window)以及形成金属层。在形成金属层与衬底间的金属接触(metal contact)时,最广泛使用的方法是自对准蚀刻方法。
图1A至图1C所示为形成栅极结构的传统方法,其过程如下所述:
参考图1A,首先准备一衬底2;接着在衬底2上形成多个分离的栅极结构,其中各个栅极结构包括一第一导电层4、一第二导电层6、一绝缘层8以及一侧壁间隔层(spacer)10。在栅极形成后,形成一介电层12覆盖整个衬底2。
参考图1B,接着在介电层12上实行光刻及蚀刻步骤以在栅极结构之间去除一选定的部分直至衬底2的上表面暴露出来。该蚀刻步骤亦对绝缘层8及侧壁间隔层10有效,因为其蚀刻率较慢,因此只有部分的绝缘层8及侧壁间隔层10亦被蚀刻。结果,在栅极结构之间形成接触窗20,其可自对准至衬底2上形成接触区域的位置。如图中所示,接触区域形成于衬底2的暴露表面处,其宽度为X。
参考图1C,接着在整个该衬底的上表面沉积一特定厚度的金属层14以覆盖介电层12的暴露表面、栅极结构的侧壁间隔层10以及衬底2。藉此在自对准接触窗20中于金属层14及衬底2之间形成一宽度为X的金属接触。
前述自对准接触的接触电阻(contact resistance)值与金属层14及衬底2之间的接触区域(也就是由宽度X所标示的区域)成比例。在蚀刻过程中可藉由延长蚀刻时间的方法以增大接触区域。然而如果蚀刻时间控制不当,该方法会造成绝缘层8及侧壁间隔层10被过度蚀刻,而使其下方的第二导电层6被暴露出来。第二导电层6被暴露出的部分会在点16与金属层14接触而造成短路。
为了改善上述的传统工艺,现有技术美国专利第5,989,987号提供一种形成自对准接触窗结构的改良方法(请参考图2A至2D所示),该方法如下所示:
参考图2A,首先准备一衬底2,其上依序为一第一导电层4、一第二导电层6以及一绝缘层8,其中该第一导电层可为多晶硅(polysilicon)层或非晶硅(amorphous silicon)层;接着藉由干式蚀刻(dry etching)蚀刻至衬底2的表面以形成多个分离的栅极结构。
参考图2B,接着以NH4OH、H2O2和H2O混合的蚀刻剂(etchant)蚀刻第二导电层6。虽然该蚀刻剂的目的是用于蚀刻第二导电层6,但是也会以较慢速率蚀刻其下的第一导电层4。蚀刻完成后,在各个栅极结构上形成一侧壁间隔层10。
参考图2C,接着在整个该衬底的上表面形成一介电层12,以覆盖所有栅极结构以及衬底2的暴露表面。而后去除介电层12在栅极结构之间的选定部分直至衬底2的上表面被暴露出。
参考图2D,接着在整个该衬底的上表面沉积一特定厚度的金属层14以覆盖介电层12的暴露表面、栅极结构的侧壁间隔层10以及衬底2。藉此在自对准接触窗20中于金属层14及衬底2之间形成一金属接触。
上述现有技术美国专利第5,989,987号所提供方法的优点在于多了一个针对第二导电层6的蚀刻步骤,藉由此一蚀刻步骤造成第二导电层6的宽度较其上绝缘层8为窄,藉此形成较大工艺容许范围(process window)以避免第二导电层6在点16处与金属层14接触而造成短路。
然而,美国专利第5,989,987号所提供的形成自对准接触窗结构的方法有下列缺点:(1)第二导电层6的蚀刻步骤为全面性蚀刻,对于不会造成栅极导体/位线接触窗短路的区域,第二导电层6亦被蚀刻,由于第二导电层6的两侧截面积变小,造成栅极导体的电阻值上升;(2)该蚀刻步骤会造成第二导电层6与第一导电层4的接触面积减少,若接触面积减少过多时,在后续工艺则会造成剥离(peeling)现象。
发明内容
本发明的主要目的在于提供形成具有局部蚀刻第二导电层的自对准接触窗结构的方法,该方法所形成的自对准接触窗结构可形成较大工艺容许范围、第二导电层的截面积、电阻值并避免第二导电层与第一导电层之间的剥离现象。根据本发明第一实施例的方法包括:
(1)在一衬底的整个上表面上沉积一第一导电层;
(2)在该第一导电层的整个上表面上沉积一第二导电层;
(3)在该第二导电层的整个上表面上沉积一绝缘层;
(4)执行光刻及蚀刻工艺以形成多个栅极结构;
(5)在整个该衬底上沉积一光致抗蚀剂材料层,或先沉积一层抗反射层(anti-reflective coating,ARC)后再沉积一光致抗蚀剂材料层;
(6)以位线节点掩模(bit-line contact node mask)使用光刻工艺或光刻及蚀刻工艺以去除在各个栅极结构用于形成位线接触点一侧的该光致抗蚀剂材料层或该光致抗蚀剂材料层及该抗反射层形成至少含有一开口暴露部分栅极结构直至衬底表面;
(7)使用对第二导电层的蚀刻率高于对该绝缘层及该第一导电层的蚀刻率的一蚀刻剂以蚀刻该暴露栅极结构用于形成位线接触一侧的该第二导电层;
(8)去除该光致抗蚀剂材料层或该光致抗蚀剂材料层及该抗反射层;
(9)在各个栅极结构的侧壁上形成一侧壁间隔层;
(10)形成覆盖整个该衬底的一介电层;
(11)藉光刻及蚀刻工艺去除在各个栅极结构之间用于形成位线接触一侧的介电层直至衬底的表面被暴露出以形成自对准接触窗;以及
(12)形成覆盖介电层的被暴露出的表面、栅极结构的侧壁间隔层的一金属层,并在该金属层和该衬底之间被暴露出的衬底表面形成自对准接触。
根据本发明另一实施例的方法包括:
(1)在一衬底的整个上表面上沉积一第一导电层;
(2)在该第一导电层的整个上表面上沉积一第二导电层;
(3)在该第二导电层的整个上表面上沉积一绝缘层;
(4)执行光刻及蚀刻工艺以形成多个栅极结构;
(5)在整个该衬底上沉积一光致抗蚀剂材料层,或先沉积一层抗反射层(anti-reflective coating,ARC)后再沉积一层光致抗蚀剂材料层;
(6)以位线接触窗掩模(bit-line contact mask)使用光刻工艺或光刻及蚀刻工艺以在栅极结构间形成至少含有一圆形开口暴露部分栅极结构直至衬底表面;
(7)使用对第二导电层的蚀刻率高于对该绝缘层及该第一导电层的蚀刻率的一蚀刻剂以蚀刻该暴露栅极结构的该第二导电层;
(8)去除该光致抗蚀剂材料层或该光致抗蚀剂材料层及该抗反射层;
(9)在各个栅极结构的侧壁上形成一侧壁间隔层;
(10)形成覆盖整个该衬底的一介电层;
(11)藉光刻及蚀刻工艺去除在各个栅极结构之间用于形成位线接触一侧的介电层直至衬底的表面被暴露出以形成自对准接触窗;以及
(12)形成覆盖介电层的被暴露出的表面、栅极结构的侧壁间隔层的一金属层,并在该金属层和该衬底之间被暴露出的衬底表面形成自对准接触。
附图说明
本发明藉由实施例与其附图而描述,以使本发明的技术内容、特征与功效易于了解,其中:
图1A至图1C为形成自对准接触窗结构的传统方法;
图2A至图2D为现有技术美国专利第5,989,987号形成自对准接触窗结构的方法;
图3A至图3F为根据本发明第一实施例形成自对准接触窗结构方法的各步骤后所得的结构;
图4A至图4B为根据本发明第一实施例形成自对准接触窗结构的方法的流程图;
图5A至图5F为根据本发明第二实施例形成自对准接触窗结构方法的各步骤后所得的结构;
图5G为图5F中第二导电层的俯视图;以及
图6A至图6B为根据本发明第二实施例形成自对准接触窗结构的方法的流程图。
附图中的附图标记说明如下:
2衬底 4第一导电层
6第二导电层 8绝缘层
10侧壁间隔层 12介电层
14金属层 16点
20自对准接触窗 22光致抗蚀剂材料层
具体实施方式
本发明的第一实施例由图3A至图3F所示的结构以及图4A至图4B流程图所示的方法所表示。
首先准备一衬底2,其上依序形成一第一导电层4、一第二导电层6以及一绝缘层8。第一导电层4可为多晶硅(polysilicon)或非晶硅(amorphoussilicon)层,第二导电层6可为金属硅化物层,如硅化钨(WSi),绝缘层可为氮化硅(SiN)层。接着,如图4A所示,打开栅极导体(gate conductor,GC)掩模(步骤401);接着实行蚀刻工艺蚀刻至衬底表面以形成多个栅极结构(步骤402)。
接着,如图3A及图4A所示,在整个该衬底上沉积一光致抗蚀剂材料层22,或先沉积一抗反射层(anti-reflective coating,ARC)(图中未示出)后再沉积一光致抗蚀剂材料层22(步骤403)。
接着,如图3B及图4A、4B所示,使用位线接触节点遮罩(bit-line contactnode mask)以掩蔽各个栅极结构无位线一侧(步骤404);接着使用光刻或光刻及蚀刻工艺以在栅极结构欲形成位线一侧形成开口直至暴露出衬底表面(步骤405),该蚀刻工艺可为干式蚀刻;接着使用一种对第二导电层6的蚀刻率高于对绝缘层8及第一导电层4的蚀刻率的蚀刻剂(例如NH4OH、H2O2和H2O混合的蚀刻剂)以蚀刻第二导电层6未被光致抗蚀剂材料层22掩蔽侧(步骤406),该蚀刻可为各向同性(isotropic)蚀刻。
接着,如图3C及图4B所示,去除光致抗蚀剂材料层22以及抗反射层(如果有的话)(步骤407)。
接着,如图3D及图4B所示,在各个自对准接触窗结构的侧壁上形成一侧壁间隔层10(步骤408)。该侧壁间隔层10可为氮化硅(SiN)层。
接着,如图3E及图4B所示,在整个该衬底的上表面形成一介电层(步骤409);然后藉光刻及蚀刻以去除该介电层位于欲形成位线接触的部分以暴露出衬底表面而形成自对准接触窗(步骤410)。
接着,如图3F及图4B所示,接着在整个该衬底的上表面沉积一特定厚度的金属层14,以覆盖介电层12的暴露表面、自对准接触窗结构的侧壁间隔层10以及衬底2。藉此在自对准接触窗20中,以便于金属层14及衬底2之间形成一金属接触(步骤411)。
本发明的第二实施例由图5A至图5F所示的结构以及图6A至图6B流程图所示的方法所表示。
首先准备一衬底2,其上依序为一第一导电层4、一第二导电层6以及一绝缘层8,第一导电层4可为多晶硅(polysilicon)或非晶硅(amorphoussilicon)层,第二导电层6可为金属硅化物层,如硅化钨(WSi),而绝缘层可为氮化硅(SiN)层;接着,如图6A所示,打开栅极导体(GC)掩模(步骤601);接着蚀刻至衬底表面以形成多个栅极结构(步骤602)。
接着,如图5A及图6A所示,在整个该衬底上沉积一光致抗蚀剂材料层22,或先沉积一抗反射层(anti-reflective coating,ARC)(图中未示出)后再沉积一光致抗蚀剂材料层22(步骤603),而蚀刻工艺可为干式蚀刻。
接着,如图5B及图6A所示,以位线接触窗掩模(bit-line contact mask)使用光刻或光刻及蚀刻工艺以在栅极结构间形成圆形开口(步骤604)。该等圆形开口的位置即为之后自对准接触窗的区域,请参考图5G所示。该蚀刻工艺可为干式蚀刻;接着使用一种对第二导电层6的蚀刻率高于对绝缘层8及第一导电层4的蚀刻率的蚀刻剂(例如,NH4OH、H2O2和H2O混合的蚀刻剂)蚀刻第二导电层6未被光致抗蚀剂材料层22掩蔽侧(步骤605),该蚀刻可为各向同性(isotropic)蚀刻。
接着,如图5C及图6B所示,去除光致抗蚀剂材料层22及抗反射层(如果有的话)(步骤606)。
接着,如图5D及图6B所示,在各个自对准接触窗结构的侧壁上形成一侧壁间隔层10(步骤607),该侧壁间隔层10可为氮化硅(SiN)层。
接着,如图5E及图6B所示,在整个该衬底的上表面形成一介电层(步骤608);然后藉光刻及蚀刻工艺去除该介电层位于欲形成位线接触的部分,以暴露出衬底表面而形成自对准接触窗(步骤609)。
接着,如图5F及图6B所示,接着在整个该衬底的上表面沉积一特定厚度的金属层14,以覆盖介电层12的暴露表面、自对准接触窗结构的侧壁间隔层10以及衬底2。藉此在自对准接触窗20中于金属层14及衬底2之间形成一金属接触(步骤610)。
图5G所示为图5F中第二导电层的俯视图,由图5G中亦可看到步骤604中圆形开口的位置。
与现有技术美国专利第5,989,987号形成自对准接触的方法不同的处在于本发明的方法对各个栅极导体的第二导电层的蚀刻步骤仅针对各个栅极结构欲形成位线接触的一侧进行蚀刻,第二导电层未用于形成位线接触的另一侧未被蚀刻,因此,根据本发明所提供的方法可解决形成自对准接触窗结构的传统方法以及现有技术美国专利第5,989,987号形成自对准接触窗结构的方法的所有缺点,因为:(1)由于第一实施例步骤406及第二实施例步骤605针对第二导电层6的蚀刻与形成自对准接触窗结构的传统方法比较可造成较大的接触窗口而避免第二导电层6在点16处与金属层14接触;(2)蚀刻第二导电层6仅蚀刻各个栅极结构欲形成位线接触的一侧,对于不会造成栅极导体/位线接触窗短路的区域,第二导电层6不会被蚀刻,由于第二导电层6仅一侧截面积变小,因此栅极导体的电阻值变化较小;(3)蚀刻时第二导电层6与第一导电层4的接触面积减少较小,因此在后续工艺比较不会造成剥离现象。
本发明的特点及技术内容已充分公开如上,本领域技术人员可依据本发明的揭示及教导而作各种不背离本发明精神的替换或修饰。因此,本发明的保护范围不应仅限于所公开的实施例,而应涵盖这些替换及修饰。
Claims (38)
1.一种形成具有局部蚀刻导电层的栅极结构的方法,包括下列步骤:
(1)准备一个半导体衬底,其中该衬底上形成有多个分离的栅极结构,其中各个栅极结构包括形成于该衬底上的一第一导电层,形成于该第一导电层上的一第二导电层以及形成于该第二导电层上的一绝缘层;
(2)使用一掩模在该衬底上形成至少含有一开口暴露部分栅极结构直至衬底表面的一覆盖层;
(3)使用对第二导电层的蚀刻率高于对该绝缘层及该第一导电层的蚀刻率的一蚀刻剂以蚀刻该暴露栅极结构的该第二导电层;
(4)去除该覆盖层;以及
(5)在各个栅极结构的侧壁上形成一侧壁间隔层;
2.如权利要求1所述的形成具有局部蚀刻导电层的栅极结构的方法,其中在步骤(2)中形成该覆盖层的方法包括下列步骤:
(i)在该衬底上沉积一光致抗蚀剂材料层;以及
(ii)进行一光刻工艺。
3.如权利要求1所述的形成具有局部蚀刻导电层的栅极结构的方法,其中在步骤(2)中形成该覆盖层的方法包括下列步骤:
(a)在该衬底上沉积一抗反射层及一光致抗蚀剂材料层;以及
(b)进行一光刻及蚀刻工艺。
4.如权利要求1所述的形成具有局部蚀刻导电层的栅极结构的方法,其中在步骤(2)中该掩模为位线节点掩模。
5.如权利要求1所述的形成具有局部蚀刻导电层的栅极结构的方法,其中在步骤(2)中该掩模为位线接触窗掩模。
6.如权利要求1所述的形成具有局部蚀刻导电层的栅极结构的方法,其中该第一导电层是选自多晶硅与非晶硅中的一种。
7.如权利要求1所述的形成具有局部蚀刻导电层的栅极结构的方法,其中该第二导电层为金属硅化物层。
8.如权利要求1所述的形成具有局部蚀刻导电层的栅极结构的方法,其中步骤(3)的蚀刻为各向同性蚀刻。
9.如权利要求1所述的形成具有局部蚀刻导电层的栅极结构的方法,其中步骤(3)的蚀刻剂为NH4OH、H2O2和H2O混合物。
10.一种形成具有局部蚀刻导电层的自对准接触窗结构的方法,包括下列步骤:
(1)准备一个半导体衬底,其中该衬底上形成有多个分离的栅极结构,其中各个栅极结构包括形成于该衬底上的一第一导电层,形成于该第一导电层上的一第二导电层以及形成于该第二导电层上的一绝缘层;
(2)使用位线节点掩模在各个栅极结构欲形成位线的一侧形成至少含有一开口暴露部分栅极结构直至衬底表面的一覆盖层;
(3)使用对第二导电层的蚀刻率高于对该绝缘层及该第一导电层的蚀刻率的一蚀刻剂以蚀刻该暴露栅极结构用于形成位线接触的一侧的该第二导电层;
(4)去除该覆盖层;
(5)在各个栅极结构的侧壁上形成一侧壁间隔层;
(6)形成覆盖整个该衬底的一介电层;
(7)使用光刻及蚀刻工艺以去除在各个栅极结构之间用于形成位线接触的一侧的介电层直至衬底的表面被暴露出,藉此形成自对准接触窗;以及
(8)形成覆盖介电层的被蚀刻掉的表面及栅极结构的侧壁间隔层的一金属层,并在该金属层和该衬底之间被暴露出的衬底表面上形成自对准接触。
11.如权利要求10所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中在步骤(2)中形成该覆盖层的方法包括下列步骤:
(i)在该衬底上沉积一光致抗蚀剂材料层;以及
(ii)进行一光刻工艺。
12.如权利要求10所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中在步骤(2)中形成该覆盖层的方法包括下列步骤:
(a)在该衬底上沉积一抗反射层及一光致抗蚀剂材料层;以及
(b)进行一光刻及蚀刻工艺。
13.如权利要求10所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该第一导电层是选自多晶硅与非晶硅中的一种。
14.如权利要求10所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该第二导电层为金属硅化物层。
15.如权利要求14所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该金属硅化物层为硅化钨层。
16.如权利要求10所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该绝缘层为氮化硅层。
17.如权利要求10所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该侧壁间隔层为氮化硅层。
18.如权利要求10所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中步骤(3)的蚀刻为各向同性蚀刻。
19.如权利要求10所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中步骤(3)的蚀刻剂为NH4OH、H2O2和H2O混合物。
20.一种形成具有局部蚀刻导电层的自对准接触窗结构的方法,包括下列步骤:
(1)准备一个半导体衬底,其中该衬底上形成有多个分离的栅极结构,其中各个栅极结构包括形成于该衬底上的一第一导电层,形成于该第一导电层上的一第二导电层以及形成于该第二导电层上的一绝缘层;
(2)使用位线接触窗掩模以在栅极结构间形成至少含有一圆形开口暴露部分栅极结构直至衬底表面的一覆盖层,此开口为之后自对准接触窗的区域;
(3)使用对第二导电层的蚀刻率高于对该绝缘层及该第一导电层的蚀刻率的一蚀刻剂以蚀刻该暴露栅极结构的该第二导电层;
(4)去除该覆盖层;
(5)在各个栅极结构的侧壁上形成一侧壁间隔层;
(6)形成覆盖整个该衬底的一介电层;
(7)藉光刻及蚀刻工艺,以去除在各个栅极结构之间用于形成位线接触的一侧的介电层直至衬底的表面被暴露出以形成自对准接触窗;以及
(8)形成覆盖介电层的被蚀刻掉的表面及栅极结构的侧壁间隔层的一金属层,并在该金属层和该衬底之间被暴露出的衬底表面形成自对准接触。
21.如权利要求20所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中在步骤(2)中形成该覆盖层的方法包括下列步骤:
(i)在该衬底上沉积一光致抗蚀剂材料层;以及
(ii)进行一光刻工艺。
22.如权利要求20所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中在步骤(2)中形成该覆盖层的方法包括下列步骤:
(a)在该衬底上沉积一抗反射层及一光致抗蚀剂材料层;以及
(b)进行一光刻及蚀刻工艺。
23.如权利要求20所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该第一导电层是选自多晶硅与非晶硅中的一种。
24.如权利要求20所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该第二导电层为金属硅化物层。
25.如权利要求24所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该金属硅化物层为硅化钨层。
26.如权利要求20所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该绝缘层为氮化硅层。
27.如权利要求20所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中该侧壁间隔层为氮化硅层。
28.如权利要求20所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中步骤(3)的蚀刻为各向同性蚀刻。
29.如权利要求20所述的形成具有局部蚀刻导电层的自对准接触窗结构的方法,其中步骤(3)的蚀刻剂为NH4OH、H2O2和H2O混合物。
30.一种具有局部蚀刻导电层的栅极结构,包括:
(1)一半导体衬底;
(2)一第一导电层,其形成于该衬底上;
(3)一第二导电层,其形成于该第一导电层上,其中该第二导电层欲用以形成一自对准接触窗的一侧被局部蚀刻;以及
(4)一绝缘层,其形成于该第二导电层上。
31.如权利要求30所述的具有局部蚀刻导电层的栅极结构,其中该第一导电层是选自多晶硅与非晶硅中的一种。
32.如权利要求30所述的具有局部蚀刻导电层的栅极结构,其中该第二导电层为金属硅化物层。
33.一种具有局部蚀刻导电层的自对准接触窗结构,包括:
(1)一半导体衬底;
(2)多个形成于该衬底上的分离的栅极结构,其中各个栅极结构包括:
(a)在该衬底的表面上沉积的一第一导电材料层;
(b)在该第一导电材料层的表面上沉积的一第二导电材料层,其中
该第二导电层欲用以形成一自对准接触窗的一侧被局部蚀刻;以及
(c)在该第二导电材料层的表面上沉积的一绝缘层;
(3)一侧壁间隔层,其形成于各个栅极结构的侧壁上;
(4)一介电层,其覆盖各个该些栅极结构未用于形成自对准接触窗结构的一侧;以及
(5)一金属层,其覆盖该介电层、各个该些栅极结构的该些侧壁间隔层及该衬底,其中该金属层并未与该第二导电材料层接触。
34.如权利要求33所述的具有局部蚀刻导电层的自对准接触窗结构,其中该第一导电层是选自多晶硅与非晶硅中的一种。
35.如权利要求33所述的具有局部蚀刻导电层的自对准接触窗结构,其中该第二导电层为金属硅化物层。
36.如权利要求35所述的具有局部蚀刻导电层的自对准接触窗结构,其中该金属硅化物层为硅化钨层。
37.如权利要求33所述的具有局部蚀刻导电层的自对准接触窗结构,其中该绝缘层为氮化硅层。
38.如权利要求33所述的具有局部蚀刻导电层的自对准接触窗结构,其中该侧壁间隔层为氮化硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02151352 CN1290158C (zh) | 2002-11-18 | 2002-11-18 | 形成自对准接触窗结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02151352 CN1290158C (zh) | 2002-11-18 | 2002-11-18 | 形成自对准接触窗结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1501447A true CN1501447A (zh) | 2004-06-02 |
CN1290158C CN1290158C (zh) | 2006-12-13 |
Family
ID=34234386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02151352 Expired - Lifetime CN1290158C (zh) | 2002-11-18 | 2002-11-18 | 形成自对准接触窗结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1290158C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1333456C (zh) * | 2003-10-23 | 2007-08-22 | 海力士半导体有限公司 | 用于制造具有细微图案的半导体装置的方法 |
CN102458042A (zh) * | 2010-10-27 | 2012-05-16 | 光明电子股份有限公司 | 线路基板制程、线路基板及半导体制程 |
CN104465664A (zh) * | 2014-12-30 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其制作方法 |
-
2002
- 2002-11-18 CN CN 02151352 patent/CN1290158C/zh not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1333456C (zh) * | 2003-10-23 | 2007-08-22 | 海力士半导体有限公司 | 用于制造具有细微图案的半导体装置的方法 |
CN102458042A (zh) * | 2010-10-27 | 2012-05-16 | 光明电子股份有限公司 | 线路基板制程、线路基板及半导体制程 |
CN102458042B (zh) * | 2010-10-27 | 2013-11-13 | 光明电子股份有限公司 | 线路基板制程、线路基板及半导体制程 |
CN104465664A (zh) * | 2014-12-30 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1290158C (zh) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101281857B (zh) | 半导体器件的制造方法 | |
US20040051183A1 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
CN1716543A (zh) | 多层堆栈栅极结构及其制作方法 | |
CN1518100A (zh) | 半导体器件及其制造方法 | |
CN1976001A (zh) | 在半导体器件中形成存储节点接触塞的方法 | |
CN1750234A (zh) | 形成半导体器件精细图形的方法及用其形成接触的方法 | |
KR100880312B1 (ko) | 반도체 메모리 소자의 금속 배선 형성 방법 | |
CN1303670C (zh) | 制造nand快闪器件的方法 | |
CN101047119A (zh) | 具有球形凹陷栅极的半导体器件的制造方法 | |
CN1260777C (zh) | 制造半导体器件的接触垫的方法 | |
CN1501447A (zh) | 形成自对准接触窗结构的方法 | |
CN1231949C (zh) | 形成栅极结构的方法、自对准接触孔结构及其形成方法 | |
CN1315182C (zh) | 形成具有自行对准接触窗的存储装置的方法和所形成装置 | |
CN1542919A (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
CN1378244A (zh) | 自动对准接触窗开口的制造方法 | |
CN1309049C (zh) | 制造闪存装置的方法 | |
CN100351999C (zh) | 半导体器件及其制造方法 | |
CN1855433A (zh) | 记忆体的制造方法 | |
CN1296987C (zh) | 接触孔的制造方法以及半导体元件的制造方法 | |
CN1121058C (zh) | 梯形多晶硅插塞及其制造方法 | |
CN1205668C (zh) | 埋入式源/漏极区的存储器组件的制造方法 | |
CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
CN1181536C (zh) | 埋入式电容器下电极的制造方法 | |
CN1204621C (zh) | 分离闸极快闪存储器的制造方法 | |
CN1866497A (zh) | 制造闪存器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20061213 |
|
CX01 | Expiry of patent term |