TWI250558B - Method for fabricating semiconductor device with fine patterns - Google Patents

Method for fabricating semiconductor device with fine patterns Download PDF

Info

Publication number
TWI250558B
TWI250558B TW093119260A TW93119260A TWI250558B TW I250558 B TWI250558 B TW I250558B TW 093119260 A TW093119260 A TW 093119260A TW 93119260 A TW93119260 A TW 93119260A TW I250558 B TWI250558 B TW I250558B
Authority
TW
Taiwan
Prior art keywords
hard mask
layer
forming
insulating layer
etch stop
Prior art date
Application number
TW093119260A
Other languages
English (en)
Other versions
TW200515478A (en
Inventor
Min-Suk Lee
Tae-Woo Jung
Sung-Kwon Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030074178A external-priority patent/KR100571652B1/ko
Priority claimed from KR1020030094506A external-priority patent/KR100695417B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200515478A publication Critical patent/TW200515478A/zh
Application granted granted Critical
Publication of TWI250558B publication Critical patent/TWI250558B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1250558 九、發明說明： (一） 發明所屬之技術領域 本發明係關於一種半導體元件的製造方法，尤其是一 種在半導體元件中形成細微圖案之方法。 (二） 先前技術 ' 一般而言，形成之半導體元件具有許多單元元件組件 。當半導體元件的積體性增加，單元元件組件，如電晶體 和電容器，的尺寸會比例性地減少。尤其，在動態隨機存 取記憶體（dram)元件中，設計規則的減少已導致形成在單 胞中之半導體兀件的尺寸減少。例如，目前所形成之dram 元件的線寬尺寸小於 0 · 1 μιη，而更極端之情況，線寬的要 求縮減尺寸係小於8 0 nm。因此，推進具有線寬的要求尺寸 之DRAM元件的發展有一些困難。 若將使用具有193 nm波長的ArF光源之微影製程應用 在線寬小於8 0 nm的半導體元件中，則需要額外抑制在提供 精密成形圖案和垂直蝕刻縱剝面的目標下，執行鈾刻製程 時光阻變形。因此，目前半導體技術的焦點係要發展即可 以滿足完成上述目標的要求，也可以滿足抑制圖案變的要 求之蝕刻製程的製程配方。 另一方面，半導體元件加速積體性的程度，顯示需要 堆疊形成半導體元件之各種不同的元件組件。此堆疊結構 的其中之~範例係接觸栓。 對於形成此接觸栓，因爲平台栓接觸（LPC)具有在最小 面積中製作寬接觸之底部，和比底部寬之頂部，以增加接 1250558 觸邊限，所以常形成LP C。下面，將詳細說明形成該平台 栓接觸之方法。 第1A圖到第1D圖爲用以在半導體元件中形成平台栓 接觸之第一種傳統方法的橫截面圖。 參照第1 A圖，在提供各種不同的元件組件.之基板i 〇 上，形成許多閘極結構G1和G2。閘極結構G1和G2的每 一個都包含閘極硬式遮罩1 3、閘極導電層1 2和閘極絕緣 層1 1。 此處，閘極絕緣層1 1係由典型的氧化物系材料，如二 氧化矽製成的，而閘極導電層1 2係由如多晶矽、鎢（W)、 氮化鎢（WN)、矽化鎢（WSix)、或其組合之材料製成的。閘 極硬式遮罩1 3在藉由蝕刻層間絕緣層形成接觸孔洞時，扮 演保護閘極導電層1 2的角色，因此，閘極硬式遮罩係由可 以提供餓刻選擇比非常不同於層間絕緣層之材料製成的。 例如，若層間絕緣層係由氧化物系材料製成的，則閘極硬 式遮罩1 3係由氮化物系材料製成的，如氮化砂（s丨n )或氮 氧化砂（S i Ο N )。若層間絕緣層係由聚合物系低介電質材料 製成的，則閘極硬式遮罩1 3係由氧化物系材料製成的。
在介·於閘極結構G 1和G 2之間的基板1 〇中，形成雜 質擴散區1 4，如源極/汲極接面。一般而言，若源極/汲極 接面係藉由執行離子佈植法所形成的，則雜質係藉由對著 基板1 〇進行離子佈植法佈植離子形成。然後，在各閘極結 構G 1和G2的側壁上形成間隔層，之後，再次執行離子佈 植法’製作輕摻雜汲極（LDD)結構。在此，省略形成LDD 1250558 結構和間隔層之步驟的詳細說明。 其次，在鬧極結構G1和G2上，形成蝕刻停止層15 。在此’鈾刻停止層1 5扮演停止自行對準接觸（s A c )餽刻 製程的角色’以保邊基板1 0不會在s A C蝕刻製程時受到 損傷。此時’蝕刻停止層1 5最好沿著閘極結構gi和G2 的縱剖面形成，而且其係由氮化物系材料製成。 參照第1B圖’在蝕刻停止層1S上，形成由氧化物系 材料製成之層間絕緣層1 0。用以形成層間絕緣層1 6之氧 化物系材料的範例有硼磷砂酸鹽玻璃（B P S G )、硼砂酸鹽玻 璃（BSG)、磷石夕酸鹽玻璃（PSG)、四乙氧基砂院（TE〇s)、高 密度電漿（H D P)氧化物和旋佈玻璃。也有可能使用無機的或 有機的低介電質材料形成層間絕緣層1 6。 之後，在層間絕緣層1 6上，形成用以形成平台栓接觸 (LPC)之光阻圖案1 7。雖然沒有圖示，但是可能可以在層 間絕緣層1 6和光阻圖案1 7之間形成抗反射塗層。 參照第1 C圖，藉由使用光阻圖案1 7當作蝕刻遮罩， 蝕刻層間絕緣層1 6和蝕刻停止層1 5，因此形成曝露位在 閘極結構G 1和G 2之間之雜質擴散區1 4的接觸孔洞1 8。 此時，藉由使用介於層間絕緣層1 6和閘極硬式遮罩 1 3之間之不同蝕刻選擇比，執行SAC飩刻製程、蝕刻層間 絕緣層1 6。此S AC蝕刻製程停止在蝕刻停止層1 5 °然後 移除蝕刻停止層1 5，曝露雜質擴散區1 4 °之後’執行淸洗 製程，以擴張接觸孔洞1 8的開口及移除触刻殘留物。在 S A C蝕刻製程中，使用藉由混合C x F y氣體’其中x和y表 1250558 示範圍從1到1 0之原子比例，和CaHbFe氣體，其中a, b 和c表示範圍從1到1 〇之原子比例，所得到之混合氣體當 作鈾刻氣體。c x F y氣體和c a Hb F e氣體之範例分別爲c F 4和 C Η 2 F 2。 另一方面，當半導體元件的積體性程度增加時，閘極 結構G 1和G2的高度會比例性地增加，使得造成SAC蝕刻 製程的蝕刻目標之厚度增加。結果，需要過度使用蝕刻氣 體和延長蝕刻周期。此過飩刻會造成閘極硬式遮罩1 3受到 損傷，如第1 c圖之參考數字1 9所示。 接著’透過灰化製程移除光阻圖案1 7。在抗反射塗層 係由有機系材料製成的案例中，抗反射塗層係藉由此灰化 製程移除。 參照第1 D圖，將用以形成栓之導雩材料塡入接觸孔洞 1 8中，接著平坦化，直到曝露出閘極硬式遮罩1 3。藉由此 平坦化製程，形成栓2 0。此時，栓2 0經由接觸孔洞1 8電 性連接雜質擴散區1 4，而且平坦化在與閘極硬式遮罩j 3 相同的準位。多晶矽係最常被使用以形成栓2〇之導電材料 ，而障壁金屬Ti和TiN可以和多晶矽一起當作導電材料使 用。鎢可以取代多晶矽，當作導電材料使用。〜 因爲在S A C飽刻製程期間會對閘極硬式遮罩1 3造成 損傷1 9 ’所以位在栓2 0和閘極導電層1 2之間的絕緣性質 會變差。若閘極導電層1 2因閘極硬式遮罩1 3受到損傷而 曝露出來，則栓2 0和閘極導電層1 2會變成電性短路。此 電性短路現象在第1D圖中以參考符號"X”表示。 1250558 如上所述，當積體性的程度在進步時，在形成平台栓 接觸期間，閘極硬式遮罩1 3會受到損傷。此外，光阻圖案 的厚度需要減少，以獲得具有高解析度之期望結果，結果 ，具有減少厚度之光阻圖案在蝕刻製程期間並不完全具有 遮罩的功能。 基於這些原因，需要在光阻圖案和蝕刻目標層之間， 或在抗反射塗層和蝕刻目標層之間，額外形成硬式遮罩。 此方法被廣泛使用在K r F或A r F微影裝置的微影製程中。 目前硬式遮罩所採用的材料係鎢和多晶砂。對於ArF光阻 ，一般使用聚合物，如環烯馬來酐（C Ο Μ A )、丙烯鹽及其組 合物。雖然ArF微影製程可以具有達成微小化效應的優點 ，但是，與KrF微影製程相較，仍然存在許多困難。 第2圖爲說明ArF光阻圖案變形之掃瞄式電子顯微鏡 (S E Μ )的照片。 如圖所示，在使用ArF微影製程之平台栓接觸形成製 程中，ArF光阻圖案在形成目標圖案之蝕刻製程時會變成 條紋。以參考符號’’ A ”表示之此條紋係由於ArF光阻的特性 所造成的。尤其，ArF光阻對使用氟系氣體之飩刻製程具 有很微小的容許度。 第3圖爲在採用ArF微影製程之平台栓接觸形成製程 期間，閘極硬式遮罩受到損傷之SEM的照片。 如圖所示，在用以形成平台栓接觸之S A C鈾刻製程之 後，受到損傷之閘極硬式遮罩標示爲參考符號” B，，。受損部 分的厚度大於8 0 0A。 1250558 第4 A圖和第4B圖分別爲在採用ArF微 栓接觸形成製程期間，圖案坍塌現象和不良 如第4A圖所示，形成條形之ArF光阻 栓接觸形成製程期間會坍塌。以參考符號” C M 坍塌現象會造成元件缺陷。 如第4B圖所示，在ArF光阻圖案的虛届 圖案會變不良，而且這些不良的ArF光阻圖 n D π表示。 對於平台栓接觸形成製程，在蝕刻層間 触刻製程期間’需要最小化對聞極硬式遮罩 保有足夠的接觸面積。但是，平台栓接觸形 要求與ArF微影製程的要求具有協定的關係 變形。因此，當參數改變時，如電極溫度和 少製程邊限有不利的影響，而且很難設定適 〇 例如，在採用KrF微影製程之案例中， 台栓接觸之SAC蝕刻製程期間，電極溫度最 。但是，在SAC飩刻製程期間保持電極溫度 圖案變形，因此，電極溫度需保持在0 °C。 極溫度保持在低溫，則可以抑制圖案變形效 電極溫度會造成由不同材料，如氧化物和氮 蝕刻目標層的蝕刻選擇比降低。 當在相同條件下執行SAC蝕刻製程時 KrF微影製程之案例，採用ArF微影製程之 影製程之平台 的光阻圖案。 圖案，在平台 標示之此圖案 i處，ArF光阻 案以參考符號 絕緣層之S A C 的損傷，以確 成製程的這些 ，以防止圖案 功率，對於減 當的製程配方 在用以形成平 好保持在60°C ，會導致光诹 相對地，若電 應。但是，低 化物，製成之 ，相較於採用 案例，製作之 -10- 1250558 閘極硬式遮罩受到損傷的厚度大於2 〇 〇 A。若要增加硬式遮 罩的厚度以補償閘極硬式遮罩的損失，則閘極結構的高度 也會增加，因此外觀比也會增加。此外觀比增加的結果， 使得很難保持閘極塡充特性和確保需要的接觸面積。 爲了解決鬧極硬式遮罩受到損傷的問題，用帽層覆蓋 凸出結構中的閘極硬式遮罩。此時，帽層係藉由使用具有 很差步級覆蓋特性之未摻雜矽酸鹽玻璃（U S G)所形成的。但 是，在傳統KrF微影製程中使用帽層，會因爲很難控制由 沉積在接觸內部之氧化物系材料所製成的層間絕緣層厚度 ，而形成未開口的接觸。因此，需要跳過形成帽層之步驟 ，以得到在商業上更有競爭的平台栓接觸結構。 即使在ArF微影製程中，因爲光阻圖案形成的很薄， 而且對蝕刻製程具有很弱的容許度，所以光阻圖案會具有 使光阻圖案造成缺陷之弱點。此外，還有另外一個問題， 就是因爲外觀比增加，所以光阻圖案會坍塌。 爲了克服這些問題，可以在光阻圖案和蝕刻目標層之 間形成由鎢或多晶矽製成之硬式遮罩。在使用鎢當作硬式 遮罩之案例中，在包含閘極結構之基板結構上形成蝕刻停 止層和層間絕緣層。在層間絕緣層上依序形成鎢層和光阻 圖案，然後，使用光阻圖案當作蝕刻遮罩、蝕刻鎢層，以 形成由鎢製成之硬式遮罩。然後，移除光阻圖案，接著， 使用上述的硬式遮罩當作蝕刻遮罩、蝕刻層間絕緣層和蝕 刻停止層。然後移除硬式遮罩，之後執行淸洗製程。在上 述結果的基板結構上形成用以形成栓之材料，然後施以平 1250558 坦化製程，因此可以得到栓。此處省略說明這些形成平台 栓接觸之步驟的詳細圖示。 使用鎢或多晶矽當作硬式遮罩材料，使其可以減少光 阻的厚度，因此可以改善在曝光製程期間，對微影裝置發 射之光線的靈敏度。此外，也可以解決常在ArF微影製程 中觀察到的圖案變形，對閘極硬式遮罩造成損傷，及接觸 面積減少等問題。 但是，基本上要移除形成硬式遮罩所採用之導電材料 ，即鎢或多晶矽。此外，在執行S AC蝕刻製程期間，上述 用以形成硬式遮罩之導電材料的移除，和層間絕緣層的蝕 刻，係在不同的腔體中進行，因此會造成製程時間拉長及 受到塵粒污染。這些問題可以在如用以形成負圖案的S A C 蝕刻製程之製程中，及在用以形成正圖案，如閘極結構、 位元線結構、和金屬線之製程中觀察到。 此外，對於平台栓接觸形成製程，現在採用之選擇性 磊晶成長（S E G)製程，其中用以形成栓之導電材料係藉由選 擇介於曝露的矽基板和絕緣層之間成長，其並不能應用到 由對矽基板不具有選擇性之鎢或多晶矽製成的硬式遮罩。 因此，使用氮化物形成硬式遮罩，以解決上述之問題 。下面將更詳細說明此使用氮化物形成硬式遮罩。 第5A圖到第5F圖爲藉由使用ArF微影裝置，在半導 體元件中形成圖案之第二種傳統方法的橫截面圖。 參照第5 A圖，在提供各種不同的元件組件之基板5 0 上，形成許多閘極結構G 1和G 2。每一個閘極結構G 1和 2 1250558 G2都包含閘極硬式遮罩5 3、閘極導電層$ 2和閘極絕緣層 5 1 〇 在此，閘極絕緣層5 1係由典型的氧化物系材料製成的 ’如氧化砂’而閘極導電層52係由如多晶矽、W ' WN、 WSlx或其組合之材料製成。在藉由蝕刻層間絕緣層形成接 觸孔洞期間’閘極硬式遮罩5 3扮演保護閘極導電層5 2的 角色’因此’閘極硬式遮罩5 3係由提供鈾刻選擇比與層間 絕緣層有很大差異之材料製成。例如，若層間絕緣層係由 氧化物系材料製成，則閘極硬式遮罩5 3係由氮化物系材料 製成’如SiN或SiON。若層間絕緣層係由聚合物系低介電 質材料製成，則閘極硬式遮罩5 3係由氧化物系材料製成。 在位於閘極結構G 1和G 2之間的基板5 0中，形成雜 質擴散區54 ’如源極/汲極接面。一般而言，若透過執行離 子佈植法’在位於閘極結構G 1和G 2之間的基板5 0中， 形成源極/汲極接面，則雜質係藉由離子佈植法，對著基板 5 〇進行離子佈植。然後，在各閘極結構〇 1和G 2的側壁上 形成間隔層’然後，再次執行離子佈植法，製造輕摻雜汲 極（LDD)結構。在此，省略形成lDD結構和間隔層之步驟 的詳細說明。 其次’在閘極結構G1和G2上，形成蝕刻停止層5 5 。在此’ f虫刻停止層55扮演停止SAC蝕刻製程的角色， 以保護基板50，避免在SAC蝕刻製程時受到損傷。此時， 蝕刻停止層5 5最好沿著閘極結構G丨和G2的縱剖面形成 '而且由热化物系材料製成，如氮化砂或氮氧化砂。 -13- 1250558 參照第5 B圖，在餓刻停止層5 5上，形成由氧化物系 材料製成之層間絕緣層5 6。用以形成層間絕緣層5 6之氧 化物系材料的範例有BPSG、BSG、PSG、TEOS、HDP氧化 物和S Ο G。也有可能使用無機的或有機的低介電質材料形 成層間絕緣層5 6。 其次’在層間絕緣層5 6上，形成用以形成硬式遮罩之 氮化物層5 7。在此，氮化物層5 7具有絕緣特性，且蝕刻 選擇比不同於層間·絕緣層5 6。此外，氮化-物層5 7最好係 藉由採用電漿輔助式化學氣相沉積（PECVD)法或低壓化學 相沉積（L P C V D )法，形成氮化物層5 7。此時，氮化物層 57的厚度係考慮在將層間絕緣層56應用到SAC蝕刻製程 時’氮化物層5 7之損傷部分的厚度，和在藉由蝕刻蝕刻停 止層打開雜質擴散區5 4之製程時，氮化物層5 7之另一次 損傷部分的厚度。換言之，氮化物層5 7的厚度最好等於或 大於在移除飩刻停止層5 5時，允許氮化物層5 7可以在原 地自然移除之厚度。 之後，爲了防止因氮化物層5 7的高反射率造成散射而 形成不想要的圖案，及改善氮化物層5 7和將在後續形成的 光阻層之間的黏著性，在氮化物層5 7上形成抗反射塗層 5 8。在此，抗反射塗層5 8最好係由對後續的光阻層具有類 似蝕刻特性之有機材料製成。形成抗反射塗層5 8之步驟也 省略說明。 其次’在抗反射塗層58上，形成光阻圖案59。在更 S羊細說明光阻圖案的形成方面，使用旋佈法，在抗反射塗 -14- 1250558 層58上形成上述用在ArF微影製程中之光阻層。藉由使用 ArF微影裝置和用以界定接觸孔洞的寬度之預定網線，選 擇性曝光光阻層的預定部分。然後，藉由顯影製程，保存 曝光部分或未曝光部分，之後，藉由淸洗製程移除蝕刻殘 留物。 在硬式遮罩係由鎢或多晶矽製成之案例中，因爲偵測 由鎢或多晶矽硬式遮罩的高反射率所造成的覆蓋會有問題 ’所以遮罩對準需要額外的對準標記打開製程。但是，因 爲用以形成硬式遮罩之氮化物層5 7比上述材料，如鎢和多 晶矽，具有較低的反射率，所以遮罩對準不會有困難。 此外’因爲光阻層的厚度只要求可以允許鈾刻很薄的 氮化物層5 7，所以可以排除使用由鎢或多晶矽製成之硬式 遮罩’或與和由多晶矽或鎢製成之硬式遮罩一起形成的光 阻圖案之厚度相較，形成厚度較薄之光阻層。此厚度減少 之光阻層使其可以形成細微的圖案，而不會有坍塌的圖案 〇 參照第5 C圖，使用光阻圖案5 9當作蝕刻遮罩，蝕刻 抗反射塗層5 8和氮化物層5 7，因此形成硬式遮罩5 7 A。透 過灰化製程，移除光阻圖案59。若抗反射塗層58係由有 機系材料製成，則抗反射塗層5 8可以和光阻圖案5 9同時 移除。在此，灰化製程係光阻剝離製程或氧氣電漿處理。 此外，還需要移除會造成不良圖案之殘留光阻圖案59。 參照第5 D圖，使用硬式遮罩5 7 A當作蝕刻遮罩、蝕 刻層間絕緣層5 6，因此形成位在閘極結構G 1和G 2之間， -15- 1250558 曝露蝕刻停止層5 5之接觸孔洞60。此蝕刻製程係SAC蝕 刻製程。此時，因爲執行SAC蝕刻製程而圖案不會變形， 所以採用可以最小化層間絕緣層5 6對硬式遮罩5 7 A的蝕刻 選擇比，及充分確保接觸孔洞60底部的臨界尺寸（CD)之製 程配方。 相較於使用光阻圖案當作鈾刻遮罩之SAC蝕刻製程， 即使加入蝕刻鈾刻停止層時得到之損傷閘極硬式遮罩5 3的 厚度，SP 3 0 0 A，損傷硬式遮罩5 3的厚度也減少很多。此 閘極硬式遮罩5 3之損傷部分的減少，可以不需要在閘極結 構上形成由USG製成，以保護閘極硬式遮罩53之帽層。 此閘極硬式遮罩5 3之損傷部分在第5 D圖中以參考符號"L ’’ 標示。 此帽層形成之排除能提供完成製程簡化的效果，和防 止因形成的帽層並不均勻，而當蝕刻蝕刻停止層5 5時，通 常會發生未開口接觸之情形發生的效果。例如，在具有最 小1 OOnm線寬之元件中，控制帽層形成製程經常失敗。因 此，其還需要小心控制帽層的厚度和濕式淸洗製程。 在具有線寬小於8 Onm之元件中，因爲帽層具有凸出結 構的問題，所以實際上不可能應用帽層形成製程。因此， 在具有線寬小於80nm之元件中，基本上可以省略抗反射塗 層形成製程。 參照第5 E圖，藉由執行全回蝕刻製程，移除曝露的蝕 刻停止層5 5，造成曝露出雜質擴散區5 4。此時，受到損傷 的閘極硬式遮罩5 3和蝕刻停止層5 5被移除掉的厚度一樣 -16- 1250558 多。換言之，閘極硬式遮罩53受到損傷的厚度爲3 0 0A 因此，閘極硬式遮罩5 3之總損傷厚度的範圍爲6 0 0人 700A。 此外，因爲硬式遮罩5 7 A係由具有絕緣性質的氮化 層製成的，所以可能可以在相同的設備中原處進行一連 的平台栓接觸形成製程。例如，在採用具有去光阻液之 腔體設備的案例中，可以進行硬式遮罩形成製程，然後 其中之一腔體中進行後續的去光阻製程，然後在另一腔 中進行SAC蝕刻製程和用以移除蝕刻停止層之蝕刻製程 此效果的結果，可能可以解決在別處執行用以形成鎢或 晶矽硬式遮罩之蝕刻製程的問題，因此可以縮短往回時 (TAT)。 參照第5 F圖，將用在栓之導電材料塡入接觸孔洞 中，然後平坦化，直到曝露出閘極硬式遮罩5 3。根據此 坦化製程，形成栓6 1。此時，栓6 1透過接觸孔洞6 0， 性連接雜質擴散區，而且平坦化在和閘極硬式遮罩5 3相 的準位。 對於平坦化製程，對上述導電材料執行回蝕刻製程 以在執行化學機械硏磨（CMP)製程之前，減少單胞區和周 區之間的高度差。另一方面，藉由在除了周邊區之外的 域形成很厚的氮化物層5 7，或藉由使用只在單胞區開口 遮罩移除蝕刻停止層5 5，取代執行全回蝕刻製程，硬式 罩57A可以保留在周邊區。 製作保留在周邊區之硬式遮罩57A的理由，係可以 到 物 串 雙 在 p
多 間 60 平 電 同
邊 區 之 遮 防 -17- 1250558 止在周邊區之閘極結構G 1和G 2，在後續的.c Μ P製 受到損傷。此閘極結構G 1和G 2的損傷，會造成在 和在周邊區之閘極結構G 1和G 2之密度不同的結果 用硬式遮罩5 7 A保護閘極結構g 1和G 2，可以增； 製程的製程邊限。 此外，根據遮罩形式，在曝露閘極硬式遮罩5 3 下，可以不用執行CMP製程當作平坦化製程，CMP 可以進彳了’直到殘留部分的層間絕緣層5 6。此外， 最常被使用當作導電材料，而除了使用多晶砂以外 金屬Ti和TiN也可以當作導電材料使用。此外，也 用鎢取代使用多晶矽。 因爲硬式遮罩5 7 A係由具有絕緣性質的氮化物 ，所以可以藉由沉積法或選擇性磊晶成長（S EG)法， 多晶矽製成之栓6 1。在此將更詳細的說明s E G法， 遮罩5 7 A係由鎢或多晶矽製成的案例中，硬式遮罩 雜質擴散區54失去選擇性。因此，當採用SEG法 剛好會成長在硬式遮罩57A上。因爲此退化的選擇 以硬式遮罩5 7 A必須在應用S E G法之前移除。但是 式遮罩57A係由氮化物製成，則在執行SEG法之前 要移除硬式遮罩5 7 A。 在此先說明用以透過沉積法形成栓20之傳統方 於層間絕緣層1 6的縱剖面有關，所以在栓2 0中會 縫。換言之，因爲帽層和濕式淸洗製程，所以在栓 程期間，層間絕緣層1 6的縱剖面會產生接縫。但是 程期間 單胞區 。藉由 lu CMP 的目標 製程也 多晶矽 ，障壁 可以使 製成的 形成由 在硬式 5 7A對 時，矽 性，所 ，若硬 ，不需 法，由 產生接 形成製 ，在第 -18- 1250558 二種傳統方法中，殘留的硬式遮罩5 7 A提供另一個可以改 善層間絕緣層5 6的縱剖面之效果，因此可以防止在栓6 1 中有接縫產生。在此，層間絕緣層5 6的縱剖面具有輕微傾 斜的鈾刻縱剖面。 即使硬式遮罩57A的厚度已考慮SAC蝕刻製程期間， 硬式遮罩5 7 A的受損傷部分，及蝕刻蝕刻停止層5 5期間， 硬式遮罩5 7 A的另一受損傷部分，而作最佳決定，但是在 實際的實例中，也很難得到恰好想要的硬式遮罩5 7厚度。 因此，硬式遮罩5 7 A會形成較厚的厚度，而在蝕刻飩刻停 止層5 5之後，將硬式遮罩5 7 A的殘留部分，藉由用以形成 栓6 1之平坦化製程移除。但是，在爲了確保接觸孔洞6 〇 的CD而執行濕式淸洗製程時，硬式遮罩5 7 a的殘留部分 會出現一個問題。 第6圖爲在濕式製程之後，硬式遮罩剝離的SEM照片 〇 如圖所不，許多聞極結構G 1到G 4被排列在某一個方 向，而用以形成平台栓接觸之線型遮罩圖案P 1到P 4，則 被排列在交越閘極結構G 1到G4的方向。在此，每一個遮 罩圖案P 1到P 4都具有層間絕緣層和硬式遮罩的堆疊結構 。此外，藉由使用遮罩圖案P 1到P 4執行s A C蝕刻製程， 然後蝕刻蝕刻停止層，在閘極結構G 1到G4的每一個兩兩 之間，形成許多接觸孔洞。在接觸孔洞當中，用以形成儲 存節點接觸（SNC)之接觸孔洞具有較小的尺寸，而用以形成 位元線接觸（BLC)之接觸孔洞具有較大的尺寸。 1250558 但是，在沉積或成長用以形成栓的材料之前，執行淸 洗製程時，硬式遮罩和層間絕緣層會在硬式遮罩和層間絕 緣層之間的介面變成分開。此時，淸洗製程使用像氧化物 緩衝蝕刻液（BOE)這樣的淸洗液。因爲此分開，所以硬式遮 罩會被剝離。參考符號ΠΗΜ1 π和’’HM2"表示被剝離的硬式遮 罩。此硬式遮罩的剝離現象常常發生在記憶體元件的周邊 區。因爲剝離現象的發生跟圖案的尺寸關係密切，所以當 接觸面積變得更小時，剝離現象會更常發生。因此，在實 行具有線寬小於8 Onm之元件時，剝離現象會變成一個很重 大的問題。 第7圖爲在晶圓中央和邊緣的高度差圖。 如圖所示，因爲層間絕緣層在單胞區和在周邊區的高 度差，取決於圖案密度和CMP製程期間晶圓過度硏磨的邊 緣。 (三）發明內容 因此，本發明之目的係要提供一種應用ArF微影製程 之半導體元件的製造方法，其能夠防止硬式遮罩因濕式淸 洗製程而剝離，及防止圖案因單胞區和周邊區之間的高度 差而有缺陷。 根據本發明之方向，本發明提供一種半導體元件的製 造方法，其包含下列步驟：在提供單胞區和周邊區的基板 上’形成許多導電結構；在導電結構上，形成蝕刻停止層 ;在蝕刻停止層上，形成層間絕緣層；藉由移除層間絕緣 層和蝕刻停止層，平坦化層間絕緣層和蝕刻停止層，直到 -20 - 1250558 曝露出導電結構；在平坦化的導電結構和層間絕緣層上， 形成用以形成硬式遮罩之氮化物層；在氮化物層上，形成
抗反射塗層；透過藉由使用ArF光源之微影製程，在抗反 射塗層上，形成光阻圖案；使用光阻圖案當作蝕刻遮罩， 選擇性蝕刻抗反射塗層和氮化物層，因此形成硬式遮罩； 移除光阻圖案和抗反射塗層；使用硬式遮罩當作蝕刻遮罩 ，蝕刻位在導電結構之間之層間絕緣層，因此至少形成一 個曝露蝕刻停止層之接觸孔洞；移除曝露的蝕刻停止層， 因此曝露出基板；及淸洗接觸孔洞內部。
根據本發明之另一方向，本發明提供一種半導體元件 的製造方法，其包含下列步驟：在提供單胞區和周邊區的 基板上，形成許多導電結構；在導電結構上，形成蝕刻停 止層；在蝕刻停止層上，形成層間絕緣層；藉由移除層間 絕緣層和蝕刻停止層，平坦化層間絕緣層和蝕刻停止層， 直到曝露出導電結構；在平坦化的導電結構和層間絕緣層 上，形成用以形成硬式遮罩之氮化物層；在氮化物層上， 形成抗反射塗層；透過藉由使用ArF光源之微影製程，在 抗反射塗層上，形成光阻圖案；使用光阻圖案當作遮罩， 選擇性蝕刻抗反射塗層和氮化物層，因此形成硬式遮罩； 移除光阻圖案和抗反射塗層；使用硬式遮罩當作蝕刻遮罩 ’蝕刻位在導電結構之間之層間絕緣層，因此形成曝露蝕 刻停止層之接觸孔洞；移除曝露的蝕刻停止層，因此曝露 出基板；淸洗接觸孔洞內部；形成電性連接曝露基板之導 電栓層；在導電栓層的蝕刻快於硬式遮罩的條件下，執行 -21- 1250558 第一次回蝕刻製程，以曝露硬式遮罩；及在硬式遮罩的鈾 刻快於導電栓層的條件下’執行第二次回蝕刻製程，以曝 露層間絕緣層，因此可以得到至少一個隔離栓。 (四）實施方式 下面將參照附圖，詳細說明根據本發明優選實施例之 一種用以製造具有細微圖案之半導體元件的方法。 第8A圖到第8G圖爲根據本發明之第一實施例，使用 ArF微影製程，在半導體元件中形成細微圖案之方法的橫 截面圖。 參照第8 A圖，在提供各種不同的元件組件之基板7 〇 上，形成許多閘極結構G 1和G 2。每一個閘極結構〇 1和 G 2都包含有閘極硬式遮罩7 3、聞極導電層7 2和閘極絕緣 層7 1。 在此，閘極絕緣層7 1係由典型的氧化物系材料製成， 如氧化矽，而閘極導電層7 2則是由如多晶矽、鎢（w )、氮 化鎢（WN)、矽化鎢（WSix)，或其組合之材料製成。在用以 形成後續接觸之蝕刻製程期間，閘極硬式遮罩7 3扮演藉由 倉虫刻層間絕緣層形成接觸孔洞時’保護闊極導電層7 2的角 色’因此，閘極硬式遮罩7 3係由能提供蝕刻選擇比與層間 絕緣層有很大差異之材料製成。例如，若層間絕緣層係由 氧化物系材料製成，則閘極硬式遮罩7 3係由氮化物系材料 製成’如氮化矽（SiN)或氮氧化矽（Si ON)。若層間絕緣層係 由聚合物系低介電質材料製成，則閘極硬式遮罩7 3係由氧 化物系材料製成。 -22- 1250558 在位於閘極結構G1和G 2之間的基板7 0中，形成雜 質擴散區7 4，如源極/汲極接面。一般而言，若源極/汲極 接面係透過執行離子佈植法，形成在位於閘極結構G 1和 G2之間的基板70中，則雜質係藉由離子佈植法，對著基 板7 0進行離子佈植。然後，在各閘極結構G1和G 2的側 壁上形成間隔層，然後，再次執行離子佈植法，製造輕摻 雜汲極（LDD)結構。在此，省略形成LDD結構和間隔層之 步驟的詳細說明。 其次，在閘極結構G 1和G 2上，形成蝕刻停止層7 5 。在此，蝕刻停止層7 5扮演停止自行對準接觸（s A C )蝕刻 製程的角色，以保護基板7 0避免在s A C触刻製程時受到 損傷。此時，蝕刻停止層7 5最好沿著閘極結構g 1和G 2 的縱剖面形成，而且由氮化物系材料製成，如氮化矽或氮 氧化矽。 其次，在蝕刻停止層7 5上，形成由氧化物系材料製成 之層間絕緣層7 6。在此，層間絕緣層7 6係由選擇自由硼 磷矽酸鹽玻璃（B P S G)、硼矽酸鹽玻璃（B s G)、磷矽酸鹽玻璃 (PSG)、四乙氧基矽烷（TEOS)、高密度電漿（HE)p)氧化物和 旋佈玻璃組成之組群的材料製成。也有可能使用無機或有 機低介電質材料形成層間絕緣層7 6。 參照第8 B圖，移除層間絕緣層7 6和蝕刻停止層7 5， 直到曝露出閘極硬式遮罩7 3 ’使得將層間絕緣層7 6平坦 化到和閘極硬式遮罩7 3相同的準位。此時，藉由採用c Μ P 製程，進行層間絕緣層76的移除。但是，CMP製程應該在 -23- 1250558 聞極硬式遮罩7 3的損傷部分約小於1 0 0 A之目標下執行。 此外，選擇適當的C MP製程之硏磨液型式是很重要的，其 可以給予在C Μ P製程之後，有很均勻的閘極硬式遮罩7 3 和層間絕緣層7 6。 參照第8 C圖，在上述的層間絕緣層7 6上，形成用以 形成硬式遮罩之氮化物層7 7。在此，氮化物層7 7具有絕 緣性質，且對於層間絕緣層7 6具有蝕刻選擇性。此外，氮 化物層7 7最好使用電漿增強型氮化物和低壓氮化物其中 之一形成。此外，氮化物層7 7的厚度決定係考慮在將層間 絕緣層76施以自行對準接觸（SAC)蝕刻製程時，氮化物層 7 7的損傷部分，和在藉由蝕刻蝕刻停止層7 5曝露雜質擴 散區7 4時，氮化物層7 7的另一個損傷部分。換言之，氮 化物層7 7的厚度最好等於或大於在蝕刻蝕刻停止層7 5時 ，允許氮化物層7 7可以在原地自然移除之厚度。 例如，在根據本發明第一實施例製造之線寬小於1 〇〇 nm的元件中，在SAC蝕刻製程期間，氮化物層77的損傷 厚度約爲3 0 0 A，而在蝕刻蝕刻停止層7 5期間，氮化物層 77的損傷厚度也約爲3 0 0A。在考慮氮化物層77的這些損 傷厚度之下，決定氮化物層77的厚度範圍最好約爲5 0 0 A 到8 00A。但是，此決定厚度可以根據應用的網線或元件而 改善。 在形成氮化物層7 7之後，在氮化物層7 7上，形成抗 反射塗層7 8。在此，抗反射塗層7 8扮演的角色係防止在 形成圖案之曝光製程期間，因爲氮化物層7 7具有高的反射 -24- 1250558 率，造成散射，而形成不想要的圖案，及改善氮化物層7 7 和後續的光阻圖案之間之黏著性。此時，抗反射塗層7 8最 好以蝕刻特性類似光阻圖案之有機系材料形成。此外，也 可以省略抗反射塗層7 8的形成。 之後，藉由一連串的製程，形成用以形成平台栓接觸 之上述光阻圖案79。參考符號”C/T”表示將要形成用於平台 栓接觸之接觸孔洞區。雖然沒有圖示，但是透過執行旋佈 法’藉由在抗反射塗層78上，形成用在ArF微影製程裝置 之光阻層，先製備光阻圖案79。藉由使用ArF微影製程裝 置和用以界定接觸孔洞寬度之預定網線，選擇性曝光光阻 層。然後採用顯影製程，使曝光部分或非曝光部分保留下 來，接著採用淸洗製程，以移除蝕刻殘留物。 與使用鎢或多晶矽形成之硬式遮罩的案例相較，使用 氮化物當作硬式遮罩的材料，使其可以對準遮罩，即光阻 圖案7 9，而不用額外的對準標記開口製程，這是因爲與多 晶矽和鎢相較，氮化物具有低的反射率。 因爲光阻層需要形成用於蝕刻薄氮化物層7 7所要求 的厚度，所以光阻層的厚度小於傳統硬式遮罩材料，如多 晶矽或鎢的厚度。使用薄薄形成之氮化物層7 7的結果，可 以形成細微的圖案，而不會發生圖案坍塌的現象。 因此，此薄光阻層可以應用在具有線寬小於線8 Onm 之元件中。例如，在80nm半導體元件中，光阻層的期望厚 度約1 5 0 0 A，因此，用以蝕刻具有約7 0 0A厚度的氮化物層 77所要求之光阻層最小厚度期望爲約1〇〇 。 -25- 1250558 參照第8 D圖，使用光阻圖案7 9當作蝕刻遮罩，蝕刻 抗反射塗層78和氮化物層77’因此形成硬式遮罩77A。 在採用ArF微影製程之案例中，很難建立飩刻形成線 型之氮化物層7 7的製程配方。因此，確保可有效應用具有 小於約1 000A厚度之氮化物層77的製程配方是很重要的。 爲了達成此氮化物層7 7的期望厚度，需要應用可抑制期望 圖案結構之細溝和變形的發生之製程配方的優點。換言之 ，降低電極溫度，而且電漿源和偏壓應可獨立控制。此外 ，偏壓功率應非常低。 % 當使用一種超電容耦合電漿模組（SCCM)蝕刻裝置時 ，可以得到一個優選製程配方例，其中腔體壓力約爲 50mTorr、電源功率約爲1 〇 〇 〇 W、偏壓功率約爲2 0 0 W、與 流量各約爲20sccm和lOOsccm之02氣體和CF4氣體一起 提供，而電極溫度保持在約爲〇 °C。 此製程配方使同時蝕刻由有機材料製成之抗反射塗層
7 8和氮化物層7 7。此同時蝕刻抗反射塗層7 8和氮化物層 7 7，對於實現硬式遮罩7 7 A的期望結構非常重要。此外， 藉由控制蝕刻氣體的使用和蝕刻時間，可控制形成條型之 硬式遮罩7 7 A的臨界尺寸（C D)。結果，也有可能可以增加 用以確保將藉由執行SAC蝕刻製程形成之接觸孔洞底部有 足夠的C D之邊限。 然後，藉由採用灰化製程，移除光阻圖案79。若抗反 射塗層7 8係由有機材料製成，則抗反射塗層7 8可藉由上 述的灰化製程同時移除。灰化製程可以是去光阻製程和氧 -26- 1250558 氣電漿處理的其中之一。光阻圖案7 9的殘留部分會變成後 續SAC蝕刻製程時形成缺陷圖案的因素。 參照第8E圖，藉由使用硬式遮罩77A當作蝕刻遮罩 ，倉虫刻層間絕緣層7 6，直到位在閘極結構G 1和G 2之間的 蝕刻停止層7 5曝露出來。此蝕刻製程係以參考數字8 0表 示之SAC蝕刻製程。根據此SAC蝕刻製程80，形成接觸 孔洞8 1。 此時，因爲SAC蝕刻製程8 0的進行可以不用考慮示 於第8 D圖之光阻圖案7 9的變形，所以採用可最大化層間 絕緣層76對硬式遮罩77A的蝕刻選擇性，及確保接觸孔洞 81底部有足夠CD之典型SAC製程配方。因爲光阻層會限 制碳來源氣體的供應，所以基本上使用能提供較SAC蝕刻 製程中典型採用的氣體有較高的選擇性之氣體。因此，使 用會產生許多C F 2基之氣體，如C 4 F 6和C 5 F 8，其優於傳統 所使用的C4F8氣體。 此外，需要適當地決定製程配方，以確保接觸孔洞8 1 底部的CD能容易進入提供高選擇性的氣體。尤其，還使 用約40 °C之電極溫度，以改善選擇性，而且還加入氧氣， 以確保接觸孔洞8 1底部的CD。 當使用一種超電容耦合電漿模組（SC CM)蝕刻裝置時 ，可以得到一個優選製程配方例，其中腔體壓力約爲 40mTorr、電源功率約爲5 0 0W、偏壓功率約爲1 2 0 0W、與 流量各約爲7sccm、800sccm和5sccm之C5F8氣體、Ar氣 體和〇2氣體一起提供，而電極溫度保持在約爲40 °C。 -27 - 1250558 如第8 D圖所示，藉由移除層間絕緣層7 6，使 罩7 7 A接觸閘極硬式遮罩7 3，因此，S A C蝕刻製程 目標減少到和層間絕緣層7 6被移除的部分一樣多。 供增加製程邊限的效果。例如，在傳統的SAC蝕刻 ，閘極硬式遮罩受損傷部分的厚度範圍約爲3 0 0A 3 。但是，根據第一實施例，因爲蝕刻目標的厚度減 以閘極硬式遮罩7 3受損傷部分的厚度範圍約減少3 到2 00A，而且蝕刻周期也會變短。此外，層間絕| 的厚度也從約5 000A減少至約3 5 00A。此層間絕緣属 度之減少，即減少約1 5 00A，使其可以擴張接觸孔坪 部的C D約1 0 %。 與使用光阻圖案當作蝕刻遮罩之傳統SAC蝕刻 較，因爲此閘極硬式遮罩7 3之厚度宣稱有減少，所 在移除蝕刻停止層7 5時，閘極硬式遮罩7 3增加1 的損傷部分，閘極硬式遮罩7 3的總損傷部分也有減 果，不需要藉由在閘極結構G1和G2上，使用未摻 鹽玻璃（USG)形成帽層，以保護閘極硬式遮罩73。 此省略帽層的形成，可以提供達成簡化製程的 及防止飩刻蝕刻停止層7 5時，由於在接觸孔洞8 1 均勻沉積的帽層，而發生未開口接觸的另一個效果 參照第8 F圖，移除蝕刻停止層7 5的曝露部分 曝露出雜質擴散區74。蝕刻停止層75的移除係採 考數字8 2表示之回蝕刻製程進行。此時，閘極硬 7 3受到損傷的厚度和軸刻停止層7 5被移除的厚度 硬式遮 的蝕刻 此還提 製程中 ϋ 4 00 A 少，所 b 1 00A ^層 76 "6厚 3 81底 製程相 以即使 J 3 00 A 少。結 雜矽酸 效果， 中有不 〇 ，因此 用以參 式遮罩 相同， -28- 1250558 即約3 0 0 A。因此，閘極硬式遮罩7 3受損傷的總厚度範圍 約爲4 0 0 A到5 0 0 A。 如上所述’當移除蝕刻停止層7 5的曝露部分時，最好 在原處移除硬式遮罩77A的殘留部分。但是，此硬式遮罩 7 7 A的移除實際上很難控制，因此，即使在移除蝕刻停止 層75之後，仍然會有硬式遮罩77A殘留在閘極硬式遮罩 73上。 因爲硬式遮罩77A係由氮化物系材料製成，所以可以 在相同設備中原處進行一連串平台栓接觸形成製程。例如 ，在使用具有去光阻液之雙腔體設備的案例中，可以在其 中一個腔體執行硬式遮罩形成製程和去光阻製程，而在另 一個腔體進行SAC蝕刻製程和蝕刻停止層的移除。在此案 例中，最好將提供有光阻圖案79的基板70載入上述的雙 腔體設備中。此用以形成硬式遮罩77A之氮化物系材料的 使用’可以解決在它處執行用以形成由多晶矽或鎢製成之 硬式遮罩的蝕刻製程所產生的問題，因此可以縮短返回時 間（TAT)。 參照第8 G圖，將用以形成栓的導電材料塡入接觸孔洞 8 1中’然後執行平坦化製程，直到曝露出閘極硬式遮罩7 3 ，因此形成經由接觸孔洞8 1電性連接雜質擴散區7 4，且 平坦化在和閘極硬式遮罩7 3相同準位之栓8 3。 對於平坦化製程，對上述的導電材料執行回蝕刻製程 ，以在執行化學機械硏磨（CMP)製程之前，減少單胞區和周 邊區之間的高度差。另一方面，藉由在除了周邊區以外之 -29- 1250558 區域形成較厚的氮化物層7 7，或藉由使用在單胞區 開口’移除蝕刻停止層7 5 ,取代執行全回蝕刻製程 以在周邊區保留硬式遮罩77A。 使在周邊區保留硬式遮罩7 7 A的理由，係要防 邊區之閘極結構G 1和G2，在後續的CMP製程期間 傷。此閘極結構G 1和G2發生的損傷，係單胞區和 之閘極結構G 1和G2之密度不同的結果。藉由用硬 77A保護閘極結構G1和G2，可能可以增加CMP製 程邊限。 此外，根據遮罩形式，也可以一直執行CMP製 到剩下部分的層間絕緣層7 6。而不用在曝露閘極硬 73的目標下執行CMP製程。此外，多晶矽最常被使 導電材料’而除了使用多晶矽以外，障壁金屬Ti和 可以當作導電材料使用。鎢也可以取代多晶矽使用 因爲硬式遮罩77A係由具有絕緣性質的氮化物 所以可以藉由沉積法或選擇性磊晶成長（S EG)法，形 晶矽製成之栓83。在此將更詳細的說明SEG法，在 罩77A係由鎢或多晶矽製成的案例中，就像第一種 法一樣’硬式遮罩7 7 A會相對於雜質擴散區7 4損失 。因此，當採用SEG法時，矽恰好會成長在硬式遮 上。因爲此退化的選擇性，所以在執行S E G法之前 先移除硬式遮罩77A。但是，因爲硬式遮罩77A係 物製成，所以在執行SEG法之前，不需要先移除硬 77A。因此’即使在次80nm的半導體元件中，也可 的遮罩 ，而可 止在周 受到損 周邊區 式遮罩 程的製 程，直 式遮罩 用當作 TiN也 〇 製成， 成由多 硬式遮 傳統方 選擇性 罩77A ，必須 由氮化 式遮罩 以不用 -30- 1250558 考慮栓形成製程，而形成硬式遮罩77 A。 在沒有硬式遮罩而透過沉積法形成栓之傳統方法中， 由於取決於層間絕緣層的縱剖面，所以在栓中會產生接縫 。換言之，因爲帽層和濕式淸洗製程，所以在栓形成製程 期間，層間絕緣層的縱剖面會產生接縫。相較之下，根據 第一實施例，硬式遮罩77A的剩餘部分提供可以改善層間 絕緣層7 6的縱剖面之另一效果，因此可以防止在栓8 3中 產生接縫。在此，層間絕緣層7 6的縱剖面具有稍微傾斜的 蝕刻縱剖面。 下面，提供第一實施例之各種不同應用的詳細說明， 其可以解決在一連串的平台栓接觸形成製程期間，關於有 或沒有硬式遮罩的問題。 第9圖爲當硬式遮罩的厚度決定爲約670A時，基板結 構的各層厚度變化圖。 參照第9圖，在此將詳細說明硬式遮罩的厚度變化。 表1提供當執行一連串的平台栓接觸製程時，在單胞區和 周邊區中硬式遮罩的厚度變化。 表1 硬式遮罩的厚度 單胞區 周邊區 (A)開始形成的硬式遮罩（A) 670 670 (B)在SAC蝕刻製程之後，剩餘的硬式遮罩（A) 300 500 (C)在接觸開口製程之後，剩餘的硬式遮罩（A) 0 200 (D)在栓形成製程之後，剩餘的硬式遮罩（A) 0 0 1250558 參照第9圖和表1，在步驟（A)，開始形成的硬式遮罩 具有約670人之厚度，在步驟（B)，形成在單胞區之硬式遮 罩的損傷部分之厚度約爲3 7 0 A，而形成在周邊區之硬式遮 罩的損傷部分之厚度約爲1 70A，因此，在單胞區和周邊區 之剩餘的硬式遮罩厚度分別約爲3 00A和5 0 0 A。
在藉由執行全回蝕刻製程，移除蝕刻停止層之步驟（C) ，在單胞區和在周邊區之硬式遮罩受損傷的厚度約爲3 00A ，因此在周邊區之硬式遮罩剩下約200A。在移除蝕刻停止 層之後，在單胞區不會有硬式遮罩剩餘。此時，因爲硬式 遮罩也剩餘在原處，而蝕刻停止層則藉由全回蝕刻製程移 除，所以硬式遮罩不會殘留在層間絕緣層上。因此，可防 止硬式遮罩在後續的濕式淸洗製程期間剝離。 在藉由執行回蝕刻製程和/或CMP製程，形成栓之步 驟（D)，在單胞區和周邊區不會有硬式遮罩剩餘。 第10圖爲當硬式遮罩的厚度決定爲約900A時，基板 結構的各層厚度變化圖。
參照第1 〇圖，在此將詳細說明硬式遮罩的厚度變化。 表2提供當執行一連串的平台栓接觸製程時，在單胞區和 周邊區中硬式遮罩的厚度變化。 - 32- 1250558 表2 硬式遮罩的厚度 單胞區 周邊區 (A)開始形成的硬式遮罩（A) 900 900 P)在SAC蝕刻製程之後，剩餘的硬式遮罩（A) 500 740 (C)在接觸開口製程之後，剩餘的硬式遮罩（A) 140 380 (D)在栓形成製程之後，剩餘的硬式遮罩（人） 0 0 參照第1 〇圖和表2，在步驟（a)，開始形成的硬式遮罩 具有約900A之厚度，在步驟（B)，形成在單胞區之硬式遮 罩的損傷部分之厚度約爲4 0 0 A，而形成在周邊區之硬式遮 罩的損傷部分之厚度約爲1 6 0 A，因此，在單胞區和周邊區 之剩餘的硬式遮罩厚度分別約爲5 0 0 A和7 4 0 A。 在藉由執行全回蝕刻製程，移除飩刻停止層之步驟（C) ，在單胞區和在周邊區之硬式遮罩受損傷的厚度約爲360A ，因此在單胞區之硬式遮罩剩下約140A，而在周邊區之硬 式遮罩剩下約3 8 0 A。 在藉由執行回蝕刻製程和/或CMP製程，形成栓之步 驟（D)，在單胞區和周邊區不會有硬式遮罩剩餘。 尤其，在步驟（C)之後，在單胞區之硬式遮罩仍有約140A 的厚度剩餘在層間絕緣層上，造成在後續的濕式淸洗製程 期間，硬式遮罩被剝離的機率較高。 如上所述，在本發明的第一實施例中，此問題可以藉 由下列方式解決：硏磨層間絕緣層，直到層間絕緣層被平 坦化到閘極硬式遮罩相同的準位，然後在結果結構上形成 硬式遮罩。 -33- 1250558 第11圖爲當硬式遮罩的厚度決定爲約1〇〇〇A時，基板 結構的各層厚度變化圖。 爹照第1 1圖’在此將詳細說明硬式遮罩的厚度變化。 表3提供當.執行一連串的平台栓接觸製程時，在單胞區和 周邊區中硬式遮罩的厚度變化。 表3 硬式遮罩的厚度 單胞區 周邊區 (A)開始形成的硬式遮罩（A) 1000 1000 (B)在SAC蝕刻製程之後，剩餘的硬式遮罩 600 830 (C)在接觸開口製程之後，剩餘的硬式遮罩（人） 250 500 (D)在栓形成製程之後，剩餘的硬式遮罩（人） 0 1 00
參照第1 1圖和表3，在步驟（A)，開始形成的硬式遮罩 具有約1000A之厚度，在步驟（B)，形成在單胞區之硬式遮 罩的損傷部分之厚度約爲400A，而形成在周邊區之硬式遮 罩的損傷部分之厚度約爲1 70A，因此，在單胞區和周邊區 之剩餘的硬式遮罩厚度分別約爲6 0 0人和8 3 0 A。 在藉由執行全回蝕刻製程，移除鈾刻停止層之打開接 觸區的步驟（C)，在單胞區之硬式遮罩受損傷的厚度約爲 350A，而在周邊區之硬式遮罩受損傷的厚度約爲330人，因 此在單胞區之硬式遮罩剩下約2 5 0人，而在周邊區之硬式遮 罩剩下約5 0 0 A。 在藉由執行回蝕刻製程和/或CMP製程，形成栓之步 驟（D)，在單胞區不會有硬式遮罩剩餘，但是在周邊區剩下 厚約100A之硬式遮罩。 -34- 1250558 尤其，在藉由移除蝕刻停止層打開接觸區之後，在單 胞區之硬式遮罩剩餘的厚度約爲2 5 0 A。因此，如上所述， 在使用氧化物緩衝蝕刻液（BOE)當作淸洗溶液進行後續的 濕式淸洗製程時，此剩餘的硬式遮罩會被剝離。因此，如 第一實施例之說明，此剝離現象之問題，可以藉由下列方 式解決：在已先被硏磨之層間絕緣層上形成硬式遮罩，其 中先硏磨層間絕緣層，直到被平坦化到和閘極硬式遮罩相 同的準位。 第12圖爲當硬式遮罩的厚度決定爲約115 〇A時，基板 結構的各層厚度變化圖。 參照第1 2圖，在此將詳細說明硬式遮罩的厚度變化。 表4提供當執行一連串的平台栓接觸製程時，在單胞區和 周邊區中硬式遮罩的厚度變化。 表4 硬式遮罩的厚度 單胞區 周邊區 (A)開始形成的硬式遮罩（A) 1150 1150 (B)在SAC蝕刻製程之後，剩餘的硬式遮罩（A) 750 980 (C)在接觸開口製程之後，剩餘的硬式遮罩（A) 400 630 (D)在栓形成製程之後，剩餘的硬式遮罩（A) 0-50 230 爹照第12圖和表4，在步驟（A)，開始形成的硬式遮罩 具有約1 1 50A之厚度，在步驟（B)，形成在單胞區之硬式遮 罩的損傷部分之厚度約爲4 0 0A，而形成在周邊區之硬式遮 罩的損傷部分之厚度約爲1 70人，因此，在單胞區和周邊區 之剩餘的硬式遮罩厚度分別約爲7 5 0 A和9 8 0 A。 -35- 1250558 在藉由執行全回蝕刻製程，移除蝕刻停止層之打開接 觸區的步驟（C)，在單胞區和周邊區之硬式遮罩受損傷的厚 度約爲3 5 0A，因此在單胞區之硬式遮罩剩下約400A，而 在周邊區之硬式遮罩剩下約6 3 0 A。 在藉由執行回蝕刻製程和/或CMP製程，形成栓之步 驟（D)，在單胞區剩餘的硬式遮罩之厚度範圍約爲〇A到50 A ，而在周邊區剩下厚約230A之硬式遮罩。 尤其，在藉由移除蝕刻停止層打開接觸區之後，在單 胞區之硬式遮罩剩餘的厚度約爲4 0 0 A。因此，如上所述， 在使用BOE當作清洗溶液進行後續的濕式清洗製程時，此 剩餘的硬式遮罩會被剝離。因此，如第一實施例之說明， 此剝離現象之問題，可以藉由下列方式解決：在已先被硏 磨之層間絕緣層上形成硬式遮罩，其中先硏磨層間絕緣層 ，直到被平坦化到和閘極硬式遮罩相同的準位。 另一方面’如第11圖和第12圖所示，在形成厚度很 厚的硬式遮罩之案例中，會有硬式遮罩對於光阻圖案之選 擇性的問題。因此，最好根據半導體元件的設計規則和應 用製程的型式，改變硬式遮罩的厚度。 弟1 3 A圖到第1 3 Η圖爲根據本發明之第二實施例，使 用A r F微影製程’在半導體兀件中形成細微圖案之方法的 橫截面圖。 參照第1 3 A圖，在提供各種不同的元件組件之基板8 〇 上，形成許多閘極結構G1和G2。每一個閘極結構g 1和 G 2都包含有閘極硬式遮罩8 3、閘極導電層8 2和閘極絕緣 -36- 1250558 層8 1。 在此，閘極絕緣層8 1係由典型的氧化物系材料，如氧 化矽，而閘極導電層82則是由如多晶矽、w、wn、ws^
、或其組合之材料製成。在用以形成後續接觸之蝕刻製程 期間，閘極硬式遮罩8 3扮演藉由蝕刻層間絕緣層形成接觸 孔洞時，保護閘極導電層8 2的角色，因此，閘極硬式遮罩 83係由能提供蝕刻選擇比與層間絕緣層有很大差異之材料 製成的。例如，若層間絕緣層係由氧化物系材料製成，則 閘極硬式遮罩83係由氮化物系材料製成，如SiN或si〇N 。若層間絕緣層係由聚合物系低介電質材料製成，則閘極 硬式遮罩8 3係由氧化物系材料製成。 在位於閘極結構G1和G2之間的基板80中，形成雜 質擴散區8 4 ’如源極/汲極接面。一般而言，若源極/汲極 接面係透過執行離子佈植法，形成在位於閘極結構〇1和 G2之間的基板8 0中，則雜質係藉由離子佈植法，對著基 板8 0進行離子佈値。然後，在各閘極結構^ 1和G 2的側 壁上形成間隔層，然後，再次執行離子佈植法，製造輕摻 雜汲極（L D D)結構。在此，省赂形成l D D結構和間隔層之 步驟的詳細說明。 其次，在閘極結構G1和G 2上，形成蝕刻停止層8 5 。在此，蝕刻停止層8 5扮演停止S A C蝕刻製程的角色， 以保護基板8 0避免在S AC蝕刻製程時受到損傷。此時， 蝕刻停止層8 5最好沿著閘極結構g 1和G2的縱剖面形成 ，而且由氮化物系材料製成，如氮化矽或氮氧化矽。 -37- 1250558 其次，在蝕刻停止層8 5上，形成由氧化物系材料製成 之層間絕緣層8 6。在此，層間絕緣層8 6係由選擇自由B P S G 、BSG、PSG、TEOS、HDP氧化物和旋佈玻璃組成之組群 的材料製成。也有可能使用無機或有機低介電質材料形成 層間絕緣層8 6。 參照第1 3 B圖，移除層間絕緣層8 6和蝕刻停止層8 5 ’直到曝露出閘極硬式遮罩8 3，使得將層間絕緣層8 6平 坦化到和閘極硬式遮罩8 3相同的準位。此時，藉由採用CMp 製程，進行層間絕緣層86的移除。但是，CMP製程應該在 閘極硬式遮罩8 3的損傷部分約小於1 〇〇 A之目標下執行。 此外，選擇適當的C MP製程之硏磨液型式是很重要的，其 可以給予在CMP製程之後，有很均勻的閘極硬式遮罩83 和層間絕緣層8 6。 梦照第1 3 C圖’在上述的層間絕緣層8 6上，形成硬式 遮罩層8 7。在此，硬式遮罩層8 7具有絕緣性質.，且對於 層間絕緣層86具有蝕刻選擇性。此外，硬式遮罩層87最 好使用選使自由氮化物系材料、多晶矽、氧化鋁（Ah〇3)和 鎢（W)組成之組群的材料形成。氮化物系材料的範例爲氮化 和氮氧化矽。 在採用氮化物系材料其中之一當作硬式遮罩層87的 案例中好使用職增強_化物或低壓氮化物。此外 ’硬式遮罩Μ 87的厚度決定係考慮在將層間絕緣層86施 以SAC餓刻製程時’硬式遞罩層87的損傷部分，和在藉 由餓刻_停止層85曝露雜質擴散區84日寺，硬式遮罩層 ^38- 1250558 87的另一個損傷部分。換言之，硬式遮罩層87的厚度最 好等於或大於在鈾刻飽刻停止層8 5時，允許硬式遮罩層8 7 可以在原地自然移除之厚度，或大於此說明之厚度。 例如，在根據本發明第一實施例製造之線寬小於1 〇 〇 nm的元件中，在SAC蝕刻製程期間，硬式遮罩層87的損 傷厚度約爲3 00A，而在蝕刻蝕刻停止層85期間，硬式遮 罩層87的損傷厚度也約爲300A。在考慮硬式遮罩層87的 總損傷部分下，決定硬式遮罩層8 7的厚度範圍最好約爲 4 0 0 A到8 0 0 A。但是，此決定厚度可以根據應用的網線或 元件而改善。 在形成硬式遮罩層87之後，在硬式遮罩層87上，形 成抗反射塗層8 8。在此，抗反射塗層8 8扮演的角色係防 止在形成圖案之曝光製程期間，因爲硬式遮罩層87具有高 的反射率，造成散射，而形成不想要的圖案，及改善硬式 遮罩層8 7和後續的光阻圖案之間之黏著性。此時，抗反射 塗層8 8最好以蝕刻特性類似光阻圖案之有機系材料形成 。此外，也可以省略抗反射塗層8 8的形成。 之後，藉由一連串的製程，形成用以形成平台栓接觸 之上述光阻圖案89。參考符號"C/T”表示將要形成用於平台 栓接觸之接觸孔洞區。雖然沒有圖示，但是透過執行旋佈 法，藉由在抗反射塗層88上，形成用在ArF微影製程裝置 之光阻層，先製備光阻圖案89。藉由使用ArF微影製程裝 置和用以界定接觸孔洞寬度之預定網線，選擇性曝光光阻 層。然後採用顯影製程，使曝光部分或非曝光部分保留下 -39- 1250558 來，接著採用淸洗製程，以移除蝕刻殘留物。 參照第1 3 D圖，使用光阻圖案8 9當作蝕刻遮罩，蝕刻 抗反射塗層88和硬式遮罩層87，因此形成硬式遮罩87a 〇 在採用ArF微影製程之案例中，很難在此第二實施例 中建立形成線型圖案，即硬式遮罩8 7 A的製程配方。爲了 得到線型圖案’需要應用可抑制期望圖案結構發生細溝和 變形之製程配方的優點。換言之，降低電極溫度，而且電 漿源和偏壓應可獨立控制。此外，偏壓功率應非常低。 此製程配方使同時触刻由有機材料製成之抗反射塗層 8 8和硬式遮罩層8 7。此同時餓刻抗反射塗層8 8和硬式遮 罩層8 7，對於實現硬式遮罩8 7 A的期望結構非常重要。此 外，藉由控制鈾刻氣體的使用和蝕刻時間，可控制硬式遮 罩8 7 A形成的CD。結果，也有可能可以增加用以確保將藉 由執行S A C蝕刻製程形成之接觸孔洞底部有足夠的c D之邊 限。 然後’藉由採用灰化製程，移除光阻圖案8 9。若抗反 射塗層8 8係由有機材料製成，則抗反射塗層8 8可藉由上 述的灰化製程同時移除。灰化製程可以是去光阻製程和氧 氣電漿處理的其中之一。如上所述，光阻圖案8 9的殘留部 分會變成後續SAC蝕刻製程時形成缺陷圖案的因素。 參照第1 3 E圖，藉由使用硬式遮罩8 7 a當作蝕刻遮罩 ，蝕刻層間絕緣層8 6，直到位在閘極結構g 1和G2之間的 -40- 1250558 蝕刻停止層8 5曝露出來。此蝕刻製程係以參考數字9 0表 示之S A C蝕刻製程。根據此S A C鈾刻製程9 0，形成接觸 孔洞9 1。 此時，因爲SAC蝕刻製程90的進行可以不用考慮示 於第1 3 D圖之光阻圖案8 9的變形，所以採用可最大化層間 絕緣層8 6對硬式遮罩8 7 A的蝕刻選擇性，及確保接觸孔洞 9 1底部有足夠D C之典型S AC製程配方。因爲光阻層會限 制碳來源氣體的供應，所以基本上使用能提供較SAC蝕刻 製程中典型採用的氣體有較高的選擇性之氣體。因此，使 用會產生許多CF2基之氣體，如C4F6和C5F8，其優於傳統 所使用的C4F8氣體。 此外，需要適當地決定製程配方，以確保接觸孔洞9 1 底部的C D能容易進入提供高選擇性的氣體。尤其，還使 用約4 0 °C之電極溫度，以改善選擇性，而且還加入氧氣， 以確保接觸孔洞9 1底部的CD。 如第1 3 D圖所示，藉由移除層間絕緣層8 6，使硬式遮 罩8 7 A接觸閘極硬式遮罩8 3，因此，S A C蝕刻製程的蝕刻 目標減少到和層間絕緣層8 6被移除的部分一樣多。此還提 供增加製程邊限的效果。例如，在傳統的S A C蝕刻製程中 ’閘極硬式遮罩受損傷部分的厚度範圍約爲3 0 0 A到4 0 0 A 。但是，根據第二實施例，因爲蝕刻目標的厚度減少，所 以閘極硬式遮罩83受損傷部分的厚度範圍約減少至100A 到2 0 0 A，而且蝕刻周期也會變短。此外，因爲層間絕緣層 8 6的厚度也從約5 〇 〇 〇 A減少至約3 5 Ο Ο A。所以此層間絕緣 -41- 1250558 層8 6厚度之減少，即減少約丨5 〇 〇 a，使其可以擴張接觸孔 洞9 1底部的C D約1 〇 %。 與使用光阻圖案當作蝕刻遮罩之傳統SAC蝕刻製程相 較，因爲此閘極硬式遮罩8 3之厚度宣稱有減少，所以即使 增加約3 Ο Ο A的閘極硬式遮罩8 3，閘極硬式遮罩8 3的損傷 部分之厚度也會減少。結果，不需要藉由在閘極結構G } 和G2上，使用未摻雜矽酸鹽玻璃（USG)形成帽層，以保護 蘭極硬式遮罩8 3。 此省略帽層的形成，可以提供達成簡化製程的效果， 及防止蝕刻鈾刻停止層8 5時，由於在接觸孔洞9 1中有不 均勻沉積的帽層，而發生未開口接觸的另一個效果。 參照第1 3 F圖，移除蝕刻停止層8 5的曝露部分，因此 曝露出雜質擴散區8 4。蝕刻停止層8 5的移除係採用以參 考數字9 2表不之全回蝕刻製程進行。此時，閘極硬式遮罩 8 3受到損傷的厚度和蝕刻停止層8 5被移除的厚度相同， 即約3 Ο Ο A。因此，閘極硬式遮罩8 3受損傷的總厚度範圍 約爲4 Ο Ο A到5 Ο Ο A。 如上所述，當移除蝕刻停止層8 5的曝露部分時，最好 在原處移除硬式遮罩87A的殘留部分。但是，此硬式遮罩 8 7 A的移除實際上很難控制，因此，即使在移除蝕刻停止 層85之後，仍然會有硬式遮罩87A殘留在閘極硬式遮罩 83上。 因爲硬式遮罩8 7 A係由絕緣材料製成，所以可以在相 同設備中原處進行一連串平台栓接觸形成製程。例如，在 -42- 1250558 使用具有去光阻液之雙腔體設備的案例中，可以在其中一 個腔體執行硬式遮罩形成製程和去光阻製程，而在另一個 腔體進行S A C蝕刻製程和蝕刻停止層的移除。在此案例中 ’最好將提供有光阻圖案8 9的基板8 0載入上述的雙腔體 設備中。此用以形成硬式遮罩8 7 A之氮化物系材料的使用 ’可以解決在它處執行用以形成由多晶矽或鎢製成之硬式 遮罩的蝕刻製程所產生的問題，因此可以縮短返回時間 (TAT)。 參照第1 3 G圖和第1 3 Η圖，下面將詳細說明栓形成製 程。 參照第1 3 G圖，在全回蝕刻製程之後所得到的上述結 果基板結構上，形成用以形成栓之導電材料93，使其塡入 在接觸孔洞9 1之中。然後，執行平坦化製程，直到曝露出 閘極硬式遮罩8 3。 在此，導電材料9 3典型爲多晶矽，而除了使用多晶矽 之外’障壁金屬Ti和TiN也可以當作導電材料93使用。 鎢也可以取代多晶矽使用。 因爲示於第13F圖的硬式遮罩87A係由具有絕緣性質 的氮化物製成，所以可以藉由沉積法或選擇性磊晶成長 (S EG)法’形成由多晶矽製成之栓。在此將更詳細的說明 S EG法，在硬式遮罩87A係由鎢或多晶矽製成的案例中， 硬式遮罩87A會相對於雜質擴散區84損失選擇性。因此， 當採用SEG法時，矽恰好會成長在硬式遮罩87A上。因爲 此退化的選擇性，所以在執行SEG法之前，必須先移除硬 -43- 1250558 式遮罩87A。但是，若硬式遮罩87A係由氮化物製成，就 不需要在執行SEG法之前，先移除硬式遮罩87A。因此， 即使在次80nm的半導體元件中，也可以應用硬式遮罩87 A ，而不考慮栓形成製程。 在沒有硬式遮罩而透過沉積法形成栓之傳統方法中， 由於取決於層間絕緣層的縱剖面，所以在栓中會產生接縫 。換言之，因爲帽層和濕式淸洗製程，所以在栓形成製程 期間，層間絕緣層的縱剖面會產生接縫。相較之下，根據 第二實施例，硬式遮罩8 7 A的剩餘部分提供可以改善層間 絕緣層8 6的縱剖面之另一效果，因此可以防止在示於第 1 3 Η圖之栓9 3 C中產生接縫。在此，層間絕緣層8 6的縱剖 面具有稍微傾斜的鈾刻縱剖面。 在平坦化導電材料93的更詳細說明方面，CMP製程或 回蝕刻製程都可以被採用當作平坦化製程。在採用CMP製 程的案例中，因爲在晶圓中央和晶圓邊緣的蝕刻速率不同 ，所以圖案很可能會變不良。因此，在第二實施例中，採 用回鈾刻製程平坦化導電材料9 3。此時，在等向性鈾刻裝 置執行回蝕刻製程，且分成2個步驟進行。 在用於平坦化製程之裝置的更詳細說明方面，在使用 形成離子蝕刻（RIE)裝置的案例中，位在層間絕緣層86側 壁上之導電材料9 3的部分不能被有效移除，因此會有栓 93 C之間的漏電流增加的風險。但是，在採用等向性蝕刻 裝置的案例中，在實際應用平坦化製程時，可以更有效地 得到期望縱剖面的栓93C。在此，位在硬式遮罩87Α殘留 -44- 1250558
部分上方之導電材料93的部分，和位在層間I 壁上之導電材.料93的另一個部分’將分別被稱 材料93A和第二導電材料93B。 對於在第13G圖中以參考數字94表示之回 第步驟，在蝕刻氧化物系或氮化物系層，即硬 ’快於第一導電材料93 A之條件下，蝕刻第一導 。在第一步驟94之後，硬式遮罩87A變成曝震 寥照第1 3 Η圖’對於以參考數字9 5表示之 的第一步驟，在蝕刻第一導電材料9 3 Α快於氧 化物系層之條件下’餓刻第二導電材料9 3 B的 ’當餘刻第二導電材料93B時，硬式遮罩87A 和層間絕緣層86也會同時被蝕刻，因此可以裼 執行回蝕刻製程的理由係可以消除栓9 3 C 之間的高度差，其中高度差對後續的接觸形成 元線接觸，會有不利的影響，此外，其還可以防 之間，經由此高度差所造成的層間絕緣層8 6側 電流。 第1 4圖爲根據本發明所得到之晶圓中央 瞄式電子顯微鏡（SEM)照片。 如圖所示，幾乎不能看出位在晶圓中央和 圖案間的差異性。此外，接觸底部的C D增加糸 第1 5 A圖和第1 5 B圖爲於形成栓之回蝕刻 使用RIE裝置和等向蝕刻裝置所得到之圖案的 參照第1 5 A圖，用以在層間絕緣層的側壁 §緣層8 6側 爲第〜導電 蝕刻製程的 .式遮罩87A 電材料9 3 A I出來。 回飩刻製程 化物系或氮 部分。因此 的殘留部分 L到栓9 3 C。 和周邊結構 製程，如位 止在栓93C 壁，產生漏 和邊緣的掃 邊緣區域之 5 2 0%。 製程，分別 SEM照片。 上形成栓之 -45- 1250558 導電材料沒有被移除，因此在栓之間造成短路。此短路現 象以參考符號A標示。如第15B圖所示，不像使用RIE裝 置’在栓之間並沒有產生短路。 根據本發明的第一和第二優選實施例，可以防止當在 用以打開接觸區之濕式淸洗製程之後，硬式遮罩仍然有剩 餘時’因硬式遮罩常常發生剝離而造成不良圖案的產生。 雖然本發明的第一和第二優選實施例舉的是在閘極結 構之間形成接觸孔洞的案例，但是仍然可以打開位元線結 構之間的接觸孔洞，即儲存節點接觸孔洞形成製程，或用 於形成通路孔洞形成製程。此外，雖然第一和第二優選實 施例舉的是使用線型圖案執行SAC蝕刻製程之案例，但是 SAC蝕刻製程也可以使用孔洞型圖案。 本申請書包含分別在2003年10月23日和2003年12 月22日向韓國專利局提出申請，韓國專利公報第KR 2003-747 1 8號和KR 2 00 3 - 94 5 06號之相關內容，在此將其內容 全部納入參考。 本發明已參照某些優選實施例詳細說明，那些熟悉此 項技術之人士所做各種不同的變化例和修正例，明顯將不 脫離本發明在後面申請專利範圍所界定之精神和範圍。 (五）圖式簡單說明 根據下面參照相關附圖之優選實施例的說明，本發明 上述的和其他的目的與特徵將會變得很淸楚，其中： 第1A圖到第1D圖爲用以在半導體元件中形成平台栓 接觸之第一種傳統方法的橫截面圖； -46- 1250558 第2圖爲說明ArF光阻圖案變形之掃瞄式電子顯微鏡 (SEM)的照片； 第3圖爲在採用ArF微影製程之平台栓接觸形成製程 期間，閘極硬式遮罩受到損傷之SEM的照片； 第4A圖爲在採用ArF微影製程之傳統平台栓接觸形 成製程期間，圖案坍塌現象之S EM照片； 第4B圖爲在採用ArF微影製程之傳統平台栓接觸形成 製程期間，不良光阻圖案之SEM照片； 第5A圖到第5F圖爲藉由使用ArF微影裝置，在半導 體元件中形成圖案之第二種傳統方法的橫截面圖； 第6圖爲在濕式製程之後，傳統硬式遮罩剝離的SEM 照片； 第7圖爲在晶圓中央和邊緣的高度差圖； 第8 A圖到第8 G圖爲根據本發明之第一實施例，使用 ArF微影製程，在半導體元件中形成細微圖案之方法的橫 截面圖； 第9圖爲當硬式遮罩的厚度決定爲約6 7 0 A時，基板結 構的各層厚度變化圖； 第10圖爲當硬式遮罩的厚度決定爲約900人時，基板 結構的各層厚度變化圖； 第11圖爲當硬式遮罩的厚度決定爲約1000人時，基板 結構的各層厚度變化圖； 第1 2圖爲當硬式遮罩的厚度決定爲約„ 5 〇 a時，基板 結構的各層厚度變化圖； -47- 1250558 第 13^ l圖 到 第 1 3 Η圖爲根據本發明 之第 二 實 施 例 使 用 A rF 微影製 程， 在 :半導體元件中形成 細微 圖 案 之 方 法 的 橫 截 面 圖； 第 14 圖 爲 根 據 本發明所得到之晶 圓中 央 和 邊 緣 的 掃 瞄 式 電 子顯 :微 鏡 (SEM)照片； 第 1 5 A 圖 爲 藉 由 使用RIE裝置所得 到之 圖: 案 的 SEM 照 片 ， 以 及 第 1 5E i圖 爲 ，對 ‘於 •形成栓之回蝕刻製 程， 藉 由 使 用 等 向 蝕 刻 裝 置所 .得 到 之 圖 案的SEM照片。 主 要 元 件符 :號 說 明 10 基 板 11 閘 極 絕 緣 層 12 閘 極 導 電 層 13 閘 極 硬 式 遮罩 14 雜 質 擴 散 區 15 蝕 刻 停 止 層 16 層 間 絕 緣 層 17 光 阻 圖 案 18 接 觸 孔 洞 19 受 損 傷 的 閘極硬式遮罩 20 栓 50 基 板 5 1 閘 極 絕 緣 層 52 閘 極 導 電 層
-48- 1250558 5 3 閘極硬式遮罩 54 雜質擴散區 5 5 蝕刻停止層 5 6 層間絕緣層 5 7 氮化物層 5 7 A 硬式遮罩 5 8 抗反射塗層 5 9 光阻圖案
60 接觸孔洞 6 1 栓 70 基板 7 1 閘極絕緣層 72 閘極導電層 73 閘極硬式遮罩 74 雜質擴散區 7 5 蝕刻停止層
7 6 層間絕緣層 7 7 氮化物層 77 A 硬式遮罩 7 8 抗反射塗層 7 9 光阻圖案 8 0 基板 8 1 閘極絕緣層 8 2 閘極導電層 -49- 1250558 8 3 閘 極 硬 式 遮 罩 84 雜 質 擴 散 1品 8 5 蝕 刻 停 止 層 86 層 間 絕 緣 層 87 硬 式 遮 罩 層 87A 硬 式 罩 88 抗 反 射 塗 層 89 光 阻 圖 案 90 SAC 蝕 刻 製 程 9 1 接 觸 孔 洞 92 全 回 蝕 刻 製 程 93 導 電 材 料 93 A 第 — 導 電 材 料 93B 第 二 導 電 材 料 93C 栓 94 回 蝕 刻 製 程 95 回 蝕 刻 製 程
-50-

Claims (1)

1250558 十、申請專利範圍： 1 · 一種半導體元件的製造方法，包含下列步驟： 在提供單胞區和周邊區的基板上，形成多數個導電 結構； 在導電結構上，形成蝕刻停止層； 在蝕刻停止層上，形成層間絕緣層； 藉由移除層間絕緣層和蝕刻停止層，平坦化層間絕 緣層和蝕刻停止層，直到曝露出導電結構； 在平坦化的導電結構和層間絕緣層上，形成用以形 成硬式遮罩之氮化物層； 在氮化物層上，形成抗反射塗層； 透過藉由使用ArF光源之微影製程，在抗反射塗層 上，形成光阻圖案； 使用光阻圖案當作触刻遮罩，選擇性蝕刻抗反射塗 層和氮化物層，因此形成硬式遮罩； 移除光阻圖案和抗反射塗層； 使用硬式遮罩當作蝕刻遮罩’蝕刻位在導電結構之 間之層間絕緣層，因此至少形成一個曝露蝕刻停止層之 接觸孔洞； 移除曝露的鈾刻停止層’因此曝露出基板；以及 淸洗接觸孔洞內部。 2 .如申請專利範圍第1項之方法，其中平坦化層間絕緣層 和鈾刻停止層之步驟，係藉由執行化學機械硏磨（C Μ P) 製程進行，直到導電結構的受損傷厚度約小於或等於 -51- 1250558 1 〇〇A。 3 ·如申請專利範圍第1項之方法，其中層間絕緣層係由氧 化物系材料製成，而形成接觸孔洞之步驟係採用自行對 準接觸（s A C )蝕刻製程進行。 4 ·如申請專利範圍第3項之方法，其中導電結構包含硬式 遮罩絕緣層和導電層，而硬式遮罩絕緣層所形成的厚度 ’要大於硬式遮罩絕緣層在SAC蝕刻.製程期間受損傷的 厚度’加上硬式遮罩絕緣層在移除蝕刻停止層期間受損 傷的厚度。 5 .如申請專利範圍第3項之方法，其中A C蝕刻製程係藉 由使用C4F6氣體和C5F8氣體的其中之一進行。 6 .如申請專利範圍第1項之方法，其中移除蝕刻停止層之 步驟係採用全回蝕刻製程進行。 7 ·如申請專利範圍第6項之方法，其中氮化物層所形成的 厚度，要大於或等於接觸孔洞受損傷的厚度加上蝕刻停 止層受損傷的厚度。 8 .如申請專利範圍第1項之方法，其中在移除蝕刻停止層 之步驟，在單胞區之蝕刻停止層係藉由使用打開單胞區 之遮罩移除。 9 .如申請專利範圍第1項之方法，在執行淸洗製程之步驟 後，還包含形成電性連接曝露的基板之栓的步驟。 1〇.如申S靑專利軔圍弟9項之方法，其中形成检之步驟包含 下列步驟： 形成電性連接曝露的基板之導電材料； -52- 1250558 回飩刻導電材料’以減少單胞區和周邊區之間的高 度差；以及 硏磨導電材料，直到曝露出導電結構，因此形成栓。 i i .如申請專利範圍第1 〇項之方法，其中形成導電材料之步 驟，係採用在淸洗製程之後所得到的結果結構上，沉積 導電材料之沉積法進行。 2 .如申請專利範圍第1 〇項之方法，其中形成導電材料之步 驟，係採用使導電材料自曝露的基板成長之選擇性磊晶 成長（SEG)法進行。 % i 3 .如申請專利範圍第1項之方法，其中光阻圖案係形、成線 型。 i 4 ·如申請專利範圍第1項之方法，其中光阻圖案係形成孔 ‘ 洞型。 · 1 5 .如申請專利範圍第1項之方法，其中導電結構係閘極結 構。
i 6 •如申請專利範圍第丨項之方法，其中導電結構係位元線 1 7 ·如申請專利範圍第1項之方法，其中導電結構係金屬線 〇 1 8 ·如申請專利範圍第1項之方法，在形成光阻圖案的步驟 之後’還包含將有提供光阻圖案之基板結構載入具有第 一腔體和第二腔體的蝕刻裝置之步驟，其中，在第j 一腔 體，進行^形成硬式遮罩之步驟，和移除光阻圖案與抗反 射塗層之步驟，而在第二腔體，進行形成接觸孔洞之步 -53- 1250558 驟和移除蝕刻停止層之步驟。 1 9 . 一種半導體元件的製造方法，包含下列步驟： 在提供單胞區和周邊區的基板上，形成多數個導電 結構； 在導電結構上，形成蝕刻停止層； 在蝕刻停止層上，形成層間絕緣層； 藉由移除層間絕緣層和触刻停止層、平坦化層間絕 緣層和蝕刻停止層，直到曝露出導電結構； 在平坦化的導電結構和層間絕緣層上，形成用以形 成硬式遮罩之氮化物層； 在氮化物層上，形成抗反射塗層； 透過藉由使用ArF光源之微影製程，在抗反射塗層 上，形成光阻圖案； 使用光阻圖案當作遮罩，選擇性蝕刻抗反射塗層和 氮化物層，因此形成硬式遮罩； 移除光阻圖案和抗反射塗層； 使用硬式遮罩當作蝕刻遮罩，蝕刻位在導電結構之 間之層間絕緣層，因此形成曝露蝕刻停止層之接觸孔洞 > 移除曝露的蝕刻停止層，因此曝露出基板； 淸洗接觸孔洞內部； 形成電性連接曝露基板之導電栓層； 在導電栓層的蝕刻快於硬式遮罩的條件下，執行第 一次回蝕刻製程，以曝露硬式遮罩；以及 - 54 - 1250558 在硬式遮罩的蝕刻快於導電栓層的條件下，執行第 二次回蝕刻製程，以曝露層間絕緣層，因此可以得到至 少一個隔離栓。 2 0 .如申請專利範圍第1 9項之方法，其中第一次回蝕刻製程 和第二次回蝕刻製程係在等向性鈾刻裝置中執行。 2 1 .如申請專利範圍第1 9項之方法，其中平坦化層間絕緣層 和蝕刻停止層之步驟，係藉由執行CMP製程進行，直到 導電結構的受損傷厚度約小於或等於1 0 0 A。 22 .如申請專利範圍第1 9項之方法，其中層間絕緣層係氧化 物系材料製成，而形成接觸孔洞之步驟係採用SAC蝕刻 製程進行。 23 .如申請專利範圍第22項之方法，其中導電結構包含硬式 遮罩絕緣層和導電層，而硬式遮罩絕緣層所形成的厚度 ，要大於硬式遮罩絕緣層在SAC蝕刻製程期間受損傷的 厚度，加上硬式遮罩絕緣層在移除蝕刻停止層期間受損 傷的厚度。 2 4 .如申請專利範圍第2 1項之方法，其中S A C蝕刻製程係 藉由使用C4F6氣體和C5F8氣體的其中之一進行。 2 5 .如申請專利範圍第1 9項之方法，其中移除触刻停止層之 步驟係採用全回蝕刻製程進行。 2 6 .如申請專利範圍第2 5項之方法，其中氮化物層所形成的 厚度，要大於或等於接觸孔洞受損傷的厚度加上蝕刻停 止層受損傷的厚度。 2 7 .如申請專利範圍第1 9項之方法，其中在移除蝕刻停止層 -55- 1250558 之步驟，在單胞區之蝕刻停止層係藉由使用打開單胞區 之遮罩移除。 2 8 .如申請專利範圍第1 9項之方法，其中形成導電栓層之步 驟，係採用在淸洗製程之後所得到的結果結構上，沉積 導電栓層之沉積法進行。 2 9 .如申請專利範圍第1 9項之方法，其中形成導電栓層之步 驟，係採用使導電栓層自曝露的基板成長之選擇性磊晶 成長（S E G)法進行。 3 0 .如申請專利範圍第1 9項之方法，其中光阻圖案係形成線 型。 3 1 .如申請專利範圍第1 9項之方法，其中光阻圖案係形成孔 洞型。 3 2 .如申請專利範圍第1 9項之方法，其中導電結構係閘極結 構。 3 3 .如申請專利範圍第1 9項之方法，其中導電結構係位元線 結構。 3 4 .如申請專利範圍第1 9項之方法，其中導電結構係金屬線 -56-
TW093119260A 2003-10-23 2004-06-30 Method for fabricating semiconductor device with fine patterns TWI250558B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030074178A KR100571652B1 (ko) 2003-10-23 2003-10-23 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR1020030094506A KR100695417B1 (ko) 2003-12-22 2003-12-22 미세 패턴 형성이 가능한 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
TW200515478A TW200515478A (en) 2005-05-01
TWI250558B true TWI250558B (en) 2006-03-01

Family

ID=34525594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093119260A TWI250558B (en) 2003-10-23 2004-06-30 Method for fabricating semiconductor device with fine patterns

Country Status (4)

Country Link
US (1) US7119013B2 (zh)
JP (1) JP4711658B2 (zh)
CN (1) CN1333456C (zh)
TW (1) TWI250558B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585007B1 (ko) * 2003-10-23 2006-05-29 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100649350B1 (ko) * 2004-12-28 2006-11-28 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 콘택 형성 방법
JP5134193B2 (ja) * 2005-07-15 2013-01-30 株式会社東芝 半導体装置及びその製造方法
JP4543392B2 (ja) * 2005-11-01 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
US7897499B2 (en) * 2006-02-24 2011-03-01 Hynix Semiconductor Inc. Method for fabricating a semiconductor device with self-aligned contact
KR100798738B1 (ko) * 2006-09-28 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
KR100832016B1 (ko) * 2006-12-27 2008-05-26 주식회사 하이닉스반도체 랜딩플러그콘택을 구비한 반도체소자의 제조 방법
KR101024712B1 (ko) * 2007-12-20 2011-03-24 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8685627B2 (en) 2007-12-20 2014-04-01 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US8951907B2 (en) * 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
US8940634B2 (en) * 2011-06-29 2015-01-27 International Business Machines Corporation Overlapping contacts for semiconductor device
CN103187265B (zh) * 2011-12-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
CN110707085B (zh) 2018-09-07 2022-05-03 联华电子股份有限公司 半导体装置及其形成方法
KR20220078102A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
TWI755249B (zh) * 2021-01-11 2022-02-11 華邦電子股份有限公司 半導體結構及其製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583069A (en) * 1994-07-08 1996-12-10 Hyundai Electronics Industries Co., Ltd. Method for making a fine annular charge storage electrode in a semiconductor device using a phase-shift mask
JPH08316171A (ja) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd コンタクト孔の形成方法
JP3003657B2 (ja) * 1997-12-24 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
JP2000208628A (ja) * 1999-01-19 2000-07-28 Nec Corp 半導体装置の製造方法
JP3545250B2 (ja) * 1999-03-16 2004-07-21 三洋電機株式会社 半導体装置の製造方法
TW510017B (en) * 1999-12-31 2002-11-11 Winbond Electronics Corp Method for producing self-aligned contact having sacrificial filling pillar
JP2001338978A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
JP3983960B2 (ja) * 2000-07-14 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および半導体集積回路装置
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
JP2002110790A (ja) * 2000-09-28 2002-04-12 Fujitsu Ltd 半導体装置及びその製造方法
JP4771607B2 (ja) * 2001-03-30 2011-09-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
TWI276153B (en) * 2001-11-12 2007-03-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
KR100550640B1 (ko) * 2001-11-30 2006-02-09 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
US6867145B2 (en) * 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
US6852592B2 (en) * 2002-06-03 2005-02-08 Hynix Semiconductor, Inc. Methods for fabricating semiconductor devices
CN1290158C (zh) * 2002-11-18 2006-12-13 茂德科技股份有限公司 形成自对准接触窗结构的方法
KR100505443B1 (ko) * 2002-12-26 2005-08-04 주식회사 하이닉스반도체 반도체소자 제조방법
KR100471401B1 (ko) * 2002-12-27 2005-03-10 주식회사 하이닉스반도체 반도체소자의 콘택 패드 형성 방법
KR100505062B1 (ko) 2003-02-22 2005-07-29 삼성전자주식회사 반도체 소자의 제조방법
KR100673884B1 (ko) * 2003-09-22 2007-01-25 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100611776B1 (ko) * 2004-10-06 2006-08-10 주식회사 하이닉스반도체 반도체 소자 제조 방법

Also Published As

Publication number Publication date
CN1333456C (zh) 2007-08-22
US20050090055A1 (en) 2005-04-28
JP4711658B2 (ja) 2011-06-29
US7119013B2 (en) 2006-10-10
TW200515478A (en) 2005-05-01
CN1619793A (zh) 2005-05-25
JP2005129938A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
TWI250558B (en) Method for fabricating semiconductor device with fine patterns
US6972262B2 (en) Method for fabricating semiconductor device with improved tolerance to wet cleaning process
US7332397B2 (en) Method for fabricating semiconductor device
TW200522203A (en) Method for fabricating semiconductor device
KR100585007B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100611776B1 (ko) 반도체 소자 제조 방법
US7122467B2 (en) Method for fabricating semiconductor device
KR100672780B1 (ko) 반도체 소자 및 그 제조 방법
KR100685677B1 (ko) 반도체 소자 제조 방법
KR100616499B1 (ko) 반도체소자 제조 방법
US7371636B2 (en) Method for fabricating storage node contact hole of semiconductor device
US7314825B2 (en) Method for forming contact plug of semiconductor device
US20070281434A1 (en) Capacitor of semiconductor device applying damascene process and method of fabricating the same
US20060003571A1 (en) Method for forming contact hole in semiconductor device
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100571652B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR20060068595A (ko) 반도체 소자 제조방법
KR101073126B1 (ko) 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100517912B1 (ko) 반도체소자 제조 방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR20040103664A (ko) 반도체소자 제조 방법
KR20070036495A (ko) 반도체 소자의 콘택홀 형성 방법
KR20060075947A (ko) 반도체 소자 제조 방법
KR20060032481A (ko) 반도체소자의 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees