KR100779399B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100779399B1 KR100779399B1 KR1020060134063A KR20060134063A KR100779399B1 KR 100779399 B1 KR100779399 B1 KR 100779399B1 KR 1020060134063 A KR1020060134063 A KR 1020060134063A KR 20060134063 A KR20060134063 A KR 20060134063A KR 100779399 B1 KR100779399 B1 KR 100779399B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- voltage region
- silicon substrate
- oxide layer
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000004140 cleaning Methods 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 19
- 239000000126 substance Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 20
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 18
- 238000001035 drying Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 238000005406 washing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Abstract
본 발명에서는 반도체 소자의 제조방법에 관해 개시된다.
본 발명에 따른 반도체 소자의 제조방법은 고전압 영역과 저전압 영역으로 정의된 실리콘 기판상에 제 1 게이트 산화막을 형성하는 단계; 상기 제 1 게이트 산화막이 저전압 영역에만 남도록 선택적으로 식각하는 단계; 상기 제 1 게이트 산화막을 포함한 실리콘 기판의 전면에 상기 제 1 게이트 산화막보다 두꺼운 제 2 게이트 산화막을 형성하는 단계; 상기 제 2 게이트 산화막이 고전압 영역에만 남도록 선택적으로 식각하는 단계; 상기 실리콘 기판에 세정 공정을 실시하여 상기 제 1, 제 2 게이트 산화막의 식각 공정시 발생한 이물질을 제거하는 단계; 및 상기 실리콘 기판의 전면에 메가소닉을 동반한 클리닝 공정을 실시하여 상기 제 1, 제 2 게이트 산화막에 발생한 물반점을 제거하는 단계가 포함되어 구성되는 것을 특징으로 한다.
물반점, 단차, 메가소닉, 클리닝, 게이트 산화막
Description
도 1은 종래 기술에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도.
도 2a 내지 도 2b는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도.
도 3은 본 발명의 반도체 소자의 표면의 물반점과 성분 분석을 나타낸 도면.
도 4a 및 도 4b는 종래와 본 발명의 반도체 소자를 비교한 도면,
본 발명에서는 반도체 소자의 제조방법에 관해 개시된다.
일반적으로, 반도체 웨이퍼를 산화공정, 사진공정, 식각공정, 화학 기상 증착 공정, 확산 공정 등과 같은 일련의 반도체 제조 공정에 의해 처리시킴으로써 원하는 반도체 소자를 제조한다.
반도체 제조 공정을 진행하는 동안에 웨이퍼의 표면에는 잔류 물질, 미세한 파티클, 오염물 등과 같은 이물질이 다량으로 존재하는데, 이를 제거시키기 위해 반도체 웨이퍼를 세정하는 세정공정이 필수적으로 진행된다.
특히, 고집적화 추세에 있는 반도체 소자의 제조 공정에서는 반도체 웨이퍼 의 세정공정이 더욱 중요해지고 있다.
습식 세정공정은 크게 화학 용액 세정공정, 수세공정 및 건조공정으로 구분된다. 화학 용액 세정공정은 피세정물인 반도체 웨이퍼를 화학 용액으로 세정시키는 공정이고, 수세공정은 상기 화학 용액으로 세정된 반도체 웨이퍼를 순수(Deionized Water)에 의해 세정하는 공정이고, 건조공정은 상기 수세 처리된 반도체 웨이퍼를 건조시키는 공정이다.
특히, 반도체 웨이퍼를 상기 순수에 의해 세정하는 경우에는 순수가 반도체 웨이퍼를 용해시키는 성질을 갖고 있기 때문에 수세공정 후에 순수의 물반점(Water Mark)이 반도체 웨이퍼에 형성되지 않도록 하기 위해 반도체 웨이퍼를 완벽하게 건조시켜주는 것이 매우 중요하다.
최근에 들어, 반도체 웨이퍼의 건조 효율을 향상시키기 위해 마란고니 효과(Marangoni Effect)를 활용한 건조 방법이 사용되고 있다.
상기 마란고니 건조 방법은 하나의 용액에 2개의 서로 다른 표면 장력 영역이 존재할 경우, 표면 장력이 작은 영역의 용액이 표면 장력이 큰 영역의 용액으로 흘러가는 원리를 이용하여 반도체 웨이퍼를 건조시킨다.
이러한 마란고니 건조 방법은 순수 세정조에서 순수에 의해 수세된 반도체 웨이퍼를 순수의 수면 위로 서서히 들어올 리면서 반도체 웨이퍼를 노출시키고 아울러 반도체 웨이퍼에 이소프로필 알코올(IPA)을 분사시키는 방식과, 반도체 웨이퍼를 들어올리지 않고 순수를 세정조로부터 배수시키면서 반도체 웨이퍼를 노출시키고 아울러 반도체 웨이퍼에 이소프로필 알코올을 분사시키는 방식으로 구분된다.
여기서, 순수의 수면 위로 올라온 반도체 웨이퍼의 노출된 부분의 순수에는 이소프로필 알코올이 함유되어 있고, 나머지 부분의 순수에는 이소프로필 알코올이 미함유되어 있기 때문에 이소프로필 알코올이 함유된 순수가 이소프로필 알코올이 미함유된 순수로 흘러간다.
이는 이소프로필 알코올이 순수보다 표면 장력이 훨씬 작기 때문이다.
도 1은 종래 기술에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
도 1에 도시한 바와 같이, 저전압 영역과 고전압 영역으로 정의된 실리콘 기판(11)에 소자 격리막(12)을 형성한다.
이어, 상기 실리콘 기판(11)상에 제 1 게이트 산화막(13)을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 게이트 산화막(13)이 저전압 영역에만 남도록 선택적으로 제거한다.
여기서, 상기 제 1 게이트 산화막(13)은 72± 5Å의 두께를 갖고 형성된다.
이어서, 상기 제 1 게이트 산화막(13)을 포함한 실리콘 기판(11)의 전면에 상기 제 1 게이트 산화막(13)보다 더 두껍게 제 2 게이트 산화막(14)을 형성한다.
여기서, 상기 제 1 게이트 산화막(14)은 230± 20Å의 두께를 갖고 형성된다.
이어서, 포토 및 식각 공정을 통해 상기 제 2 게이트 산화막(14)이 고전압 영역에만 남도록 선택적으로 제거한다.
한편, 상기 제 1, 제 2 게이트 산화막(13,14)은 HF 등의 식각 가스를 이용하 여 제거한다.
그리고 상기 식각 공정이 완료된 실리콘 기판(11)에 식각 공정시 발생한 이물질들을 제거하기 위해 습식 세정 공정을 실시한다.
이어서, 상기 습식 세정이 완료된 실리콘 기판(11)을 마란고니 드라이 방식을 적용하여 건조한다.
그러나 상기 마란고니 드라이 방식을 통해 실리콘 기판(11)을 건조하더라도 저전압 영역과 고전압 영역의 제 1 게이트 산화막(13) 및 제 2 게이트 산화막(14)의 단차가 72± 5Å~ 230± 20Å로 크기 때문에 표면에서 물반점(water marks)(15)이 발생한다.
이는 HF에 의하여 제 1, 제 2 게이트 산화막(13,14)의 제거과정에서 제 1, 제 2 게이트 산화막(13,14)의 표면층에 가해진 스트레스(stress)가 응력으로 남아서 이후 건조 공정에서 수분 흡착율을 높여 물반점(15)을 발생하였다.
따라서 이후에 형성되는 게이트 영역에서 블록 식각비(block etch rate)가 증가하여 소자의 전체적인 수율이 떨어진다.
본 발명은 단차가 큰 경우에도 습식 세정 후에 건조할 때 표면에 물반점이 발생하는 것을 방지하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 제조방법은 고전압 영역과 저전압 영역으로 정의된 실리콘 기판상에 제 1 게이트 산화막을 형성하는 단계; 상기 제 1 게이트 산화막이 저전압 영역에만 남도록 선택적으로 식각하는 단계; 상기 제 1 게이트 산화막을 포함한 실리콘 기판의 전면에 상기 제 1 게이트 산화막보다 두꺼운 제 2 게이트 산화막을 형성하는 단계; 상기 제 2 게이트 산화막이 고전압 영역에만 남도록 선택적으로 식각하는 단계; 상기 실리콘 기판에 세정 공정을 실시하여 상기 제 1, 제 2 게이트 산화막의 식각 공정시 발생한 이물질을 제거하는 단계; 및 상기 실리콘 기판의 전면에 메가소닉을 동반한 클리닝 공정을 실시하여 상기 제 1, 제 2 게이트 산화막에 발생한 물반점을 제거하는 단계가 포함되어 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2b는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 저전압 영역과 고전압 영역으로 정의된 실리콘 기판(101)에 소자 격리막(102)을 형성한다.
이어, 상기 실리콘 기판(101)상에 제 1 게이트 산화막(103)을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 게이트 산화막(103)이 저전압 영역에만 남도록 선택적으로 제거한다.
여기서, 상기 제 1 게이트 산화막(103)은 72± 5Å의 두께를 갖고 형성된다.
이어서, 상기 제 1 게이트 산화막(103)을 포함한 실리콘 기판(101)의 전면에 상기 제 1 게이트 산화막(103)보다 더 두껍게 제 2 게이트 산화막(104)을 형성한다.
여기서, 상기 제 2 게이트 산화막(104)은 230± 20Å의 두께를 갖고 형성된다.
이어서, 포토 및 식각 공정을 통해 상기 제 2 게이트 산화막(104)이 고전압 영역에만 남도록 선택적으로 제거한다.
한편, 상기 제 1, 제 2 게이트 산화막(103,104)은 HF 등의 식각 가스를 이용하여 제거한다.
그리고 상기 식각 공정이 완료된 실리콘 기판(101)에 식각 공정시 발생한 이물질들을 제거하기 위해 습식 세정 공정을 실시한다.
그러나 상기 마란고니 드라이 방식을 통해 실리콘 기판(101)을 건조할 때 저전압 영역과 고전압 영역의 제 1 게이트 산화막(103) 및 제 2 게이트 산화막(104)의 단차가 72± 5Å ~ 230± 20Å로 크기 때문에 표면에서 물반점(water marks)(105)이 발생한다.
이는 HF에 의하여 제 1, 제 2 게이트 산화막(103,104)의 제거과정에서 제 1, 제 2 게이트 산화막(103,104)의 표면층에 가해진 스트레스(stress)가 응력으로 남아서 이후 건조 공정에서 수분 흡착율을 높여 물반점(105)을 발생한다.
도 2b에 도시한 바와 같이, 상기 제 1, 제 2 게이트 산화막(103,104) 표면에 물반점(105)을 제거하기 위해 약 30℃에서 메가소닉을 동반한 클리닝 처리를 실시한다.
여기서, 상기 SC1 처리는 HCl : H2O2 : H2O = 1 : 20 : 20 조건을 실시하여 기존 공정에서 제거되지 않는 물반점(105)을 완전히 제거함으로써 후속 게이트 식각 공정이 완료된 후 깨끗한 웨이퍼 표면을 가질 수 있도록 한다.
즉, 도 3에서와 같이, 본 발명은 제 1 게이트 산화막(103)은 72± 5Å, 제 2 게이트 산화막(104)은 230± 20Å으로 표면 단차를 갖을 때 발생한 물반점(105)의 성분 분석 결과, Si, O가 검출되어 표면 단차에 기인함으로 표면응력과 거칠기를 해소하고자 공정에 30℃에서 메가소닉을 동반한 클리닝 공정(HCl: H2O2: H2O=1: 20: 20)을 추가로 실시하여 물반점(105)을 제거한다.
이어서, 상기 습식 세정이 완료된 실리콘 기판(101)을 마란고니 드라이 방식을 적용하여 건조한다.
도 4a 및 도 4b는 종래와 본 발명의 반도체 소자를 비교한 도면이다.
즉, 종래에서는 도 4a에서와 같이 물반점이 발생하였지만, 본 발명에서는 도 4b에서와 같이 물반점들이 발생하지 않음을 알 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음 과 같은 효과가 있다.
즉, 표면 단차가 커서 습식 세정 및 건조 공정에서 잔류하는 물반점을 메가소닉을 동반한 클리닝 공정 처리로 완전히 제거함으로써 후 공정에서 게이트 영역의 블록 식각비를 감소시키어 소자의 수율을 향상시킬 수 있다.
Claims (3)
- 고전압 영역과 저전압 영역으로 정의된 실리콘 기판상에 제 1 게이트 산화막을 형성하는 단계;상기 제 1 게이트 산화막이 저전압 영역에만 남도록 선택적으로 식각하는 단계;상기 제 1 게이트 산화막을 포함한 실리콘 기판의 전면에 상기 제 1 게이트 산화막보다 두꺼운 제 2 게이트 산화막을 형성하는 단계;상기 제 2 게이트 산화막이 고전압 영역에만 남도록 선택적으로 식각하는 단계;상기 실리콘 기판에 세정 공정을 실시하여 상기 제 1, 제 2 게이트 산화막의 식각 공정시 발생한 이물질을 제거하는 단계; 및상기 실리콘 기판의 전면에 메가소닉을 동반한 클리닝 공정을 실시하여 상기 제 1, 제 2 게이트 산화막에 발생한 물반점을 제거하는 단계가 포함되어 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 클리닝 공정은 HCl : H2O2 : H2O = 1 : 20 : 20 조건을 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 제 1, 제 2 게이트 산화막은 HF를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134063A KR100779399B1 (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134063A KR100779399B1 (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100779399B1 true KR100779399B1 (ko) | 2007-11-23 |
Family
ID=39080818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060134063A KR100779399B1 (ko) | 2006-12-26 | 2006-12-26 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100779399B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000117208A (ja) | 1998-10-13 | 2000-04-25 | Kurita Water Ind Ltd | 電子材料の洗浄方法 |
| KR20040069887A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 반도체 소자의 결함 제거 방법 |
| KR20050112035A (ko) * | 2004-05-24 | 2005-11-29 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
-
2006
- 2006-12-26 KR KR1020060134063A patent/KR100779399B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000117208A (ja) | 1998-10-13 | 2000-04-25 | Kurita Water Ind Ltd | 電子材料の洗浄方法 |
| KR20040069887A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 반도체 소자의 결함 제거 방법 |
| KR20050112035A (ko) * | 2004-05-24 | 2005-11-29 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010114414A (ja) | 半導体基板の表面処理方法 | |
| JP2009543344A (ja) | 液体メニスカスによるポストエッチウエハ表面洗浄 | |
| CN104977820A (zh) | 一种光刻返工去胶方法及其半导体形成方法 | |
| US20110306210A1 (en) | Method for cleaning substrates utilizing surface passivation and/or oxide layer growth to protect from pitting | |
| JP2006192358A (ja) | 基板処理方法および半導体装置の製造方法 | |
| KR100779399B1 (ko) | 반도체 소자의 제조방법 | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| CN106298494B (zh) | 一种多晶硅刻蚀方法 | |
| CN104681404A (zh) | 接触孔的制作方法和半导体器件的湿法清洗方法 | |
| TWI845160B (zh) | 矽片處理方法 | |
| KR100196508B1 (ko) | 반도체 장치의 폴리실리콘막 세정방법 | |
| KR100972061B1 (ko) | 반도체 소자의 패드 알루미늄 처리 방법 | |
| KR100814259B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100913640B1 (ko) | 반도체 소자 제조방법 | |
| KR100543015B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| KR100732775B1 (ko) | 더미 웨이퍼 재생을 위한 세정조 및 이를 이용한 세정방법 | |
| KR20070035134A (ko) | 반도체 디바이스 제조설비 | |
| Bhattacharyya et al. | Reduction of extra pattern defects in immersion layer reworks by cleans recipe optimization: CFM: Contamination free manufacturing | |
| KR20010093006A (ko) | 웨이퍼 에지 처리 방법 | |
| KR100850101B1 (ko) | 실리사이드공정을 위한 잔류물 제거 공정 | |
| KR100854455B1 (ko) | 반도체 소자의 워터마크 제거방법 | |
| KR100691133B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| KR100584490B1 (ko) | 반도체 소자 패턴의 상부 산화막 식각방법 | |
| KR100661721B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |