KR100913640B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR100913640B1 KR100913640B1 KR1020070133536A KR20070133536A KR100913640B1 KR 100913640 B1 KR100913640 B1 KR 100913640B1 KR 1020070133536 A KR1020070133536 A KR 1020070133536A KR 20070133536 A KR20070133536 A KR 20070133536A KR 100913640 B1 KR100913640 B1 KR 100913640B1
- Authority
- KR
- South Korea
- Prior art keywords
- wet etching
- cleaning
- silicon nitride
- semiconductor substrate
- nitride film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000001039 wet etching Methods 0.000 claims abstract description 56
- 238000004140 cleaning Methods 0.000 claims abstract description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 40
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 40
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 229910019142 PO4 Inorganic materials 0.000 claims abstract description 15
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims abstract description 15
- 239000010452 phosphate Substances 0.000 claims abstract description 15
- 239000007788 liquid Substances 0.000 claims abstract description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000001035 drying Methods 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 239000008367 deionised water Substances 0.000 claims description 5
- 239000002245 particle Substances 0.000 abstract description 22
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 17
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 235000011007 phosphoric acid Nutrition 0.000 abstract 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 46
- 239000012535 impurity Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 150000005837 radical ions Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
본 발명은 인산용액을 사용한 실리콘 질화막 습식식각 공정 시 유발되는 옥사이드성 파티클을 제거하기 위하여, 세정공정 시 불산을 포함한 세정액으로 상기 옥사이드성 파티클을 제거하는 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명은 상기 실리콘 질화막을 인산용액으로 습식식각하는 제 1 습식식각 단계, 상기 제 1 습식식각 단계 종료 후 상기 인산용액으로 습식식각하는 제 2 습식식각 단계, 상기 제 2 습식식각 단계에 의해 상기 실리콘 질화막이 제거된 상기 반도체 기판에 대하여 순수만으로 구성된 제 1 세정액으로 세정하는 제 1 세정 단계, 상기 제 1 세정 단계에 의해 세정된 상기 반도체 기판에 대하여 불산을 포함하면서 오버플로우(Overflow)되는 제 2 세정액으로 세정하는 제 2 세정 단계, 상기 제 2 세정 단계에 의해 세정된 상기 반도체 기판을 건조하는 건조단계를 포함한다.
따라서, 본 발명을 통해 잔존하는 파티클이 없는 깨끗한 반도체 소자를 얻을 수 있고, 이로 인해 안정적인 생산 수율을 확보할 수 있고, 반도체 제조 장비의 오작동 없이 안정적인 반도체 생산 조건을 유지할 수 있는 효과가 있다.
실리콘 질화막, 인산(H3PO4), 불산(HF), 순수, 세정, 습식식각
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 인산용액을 사용한 실리콘 질화막 습식식각 공정 시 유발되는 옥사이드성 파티클을 제거하기 위하여, 후속 공정인 세정공정 시 불산을 포함한 세정액으로 상기 옥사이드성 파티클을 제거하는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정은 도전막 또는 절연막과 같은 박막(Thin Film)들을 증착하는 공정들을 포함한다.
이러한 박막들 중 실리콘 질화막(Si3N4)은 모스 트랜지스터(MOS Transistor)의 게이트 스페이서(Gate Spacer)로 주로 사용되고 있으며, 패시베이션막, 산화방지막 또는 식각정지막의 역할로 사용되기도 한다.
한편, 상기 실리콘 질화막은 포토리소그래피(Photo-Lithography) 및 이방성 식각(Anisotropy Etch) 공정에 의한 박막 패터닝시 하드마스크(Hard Mask)로써의 역할을 하게 되는데, 박막 패터닝 후, 이를 제거하기 위한 방법으로 습식식각(Wet Etch) 또는 건식식각(Dry Etch) 방법이 사용되고 있다.
여기서, 상기 습식식각은 인산(Phosphoric Acid; H3PO4) 용액을 식각액으로 사용하고 있으며, 상기 건식식각은 CF4 / CHF3 /SF6 등의 라디칼(Radical) 이온을 사용하여 식각하고 있다.
이중, 반도체 소자의 실리콘 질화막 제거 방법으로는 습식식각 방법이 주로 사용되고 있다.
그러나 상기 습식식각에 사용되는 인산용액 자체가 점성(Viscosity)이 매우 큰 용액이므로, 이를 세정하기 위해서는 다량의 순수(De-Ionized Water)를 필요로 한다.
또한, 점성이 큰 상기 인산용액의 상태에 따라 도 4의 사진과 같이, 옥사이드(Oxide)성 파티클(Particle)이 발생된다.
이러한 파티클들은 상기 인산용액이 순환하는 동안 반도체 소자 등이 형성된 웨이퍼(Wafer) 상에 부착되며, 후속되는 순수를 이용한 세정 공정에서도 충분히 제거되지 않아 제품의 품질을 저하시키는 요인이 되고, 상기 파티클들로 인해 상기 인산용액의 원활한 흐름을 방해하여 장비가 오작동되는 등의 문제를 유발하게 된다.
상기한 문제를 해결하고자 하는 본 발명의 기술적 과제는 인산용액을 사용한 실리콘 질화막 습식식각 공정 시 이로 인해 유발되는 옥사이드성 파티클을 제거하 기 위하여, 후속 공정인 세정공정 시 불산을 포함한 세정액으로 상기 옥사이드성 파티클을 제거하는 반도체 소자의 제조방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판 상에 형성되어 있는 실리콘 질화막에 있어서, 상기 실리콘 질화막을 인산용액으로 습식식각하는 제 1 습식식각 단계, 상기 제 1 습식식각 단계 종료 후 상기 실리콘 질화막을 상기 인산용액으로 습식식각하는 제 2 습식식각 단계, 상기 제 2 습식식각 단계에 의해 상기 실리콘 질화막이 제거된 상기 반도체 기판을 순수만으로 구성된 제 1 세정액으로 세정하는 제 1 세정 단계, 상기 제 1 세정 단계에 의해 세정된 상기 반도체 기판에 대하여 불산을 포함하면서 오버플로우(Overflow)되는 제 2 세정액으로 세정하는 제 2 세정 단계, 상기 제 2 세정 단계에 의해 세정된 상기 반도체 기판을 건조하는 건조 단계를 포함한다.
여기서, 상기 제 2 습식식각 단계는 상기 제 1 습식식각 단계에 의해 식각되고 남은 상기 실리콘 질화막을 최종 습식식각하여 제거하는 단계인 것을 특징으로 한다.
또한, 상기 제 1 습식식각 단계 내지 상기 제 2 습식식각 단계는 140℃ 내지 160℃ 범위의 온도에서 습식식각 공정이 진행되는 것을 특징으로 한다.
상기 제 2 세정액은 상기 실리콘 질화막의 제거로 상기 반도체 기판의 표면에 노출되는 실리콘 산화막에 대하여, 상기 실리콘 산화막의 상부면을 기준으로 5Å 이하의 두께로 식각하는 것을 특징으로 한다.
상기 제 2 세정액은 순수(De-Ionized Water)에 0.01% 내지 0.05%의 농도를 갖는 불산을 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 제조방법을 통해 잔존하는 파티클이 없는 깨끗한 반도체 소자를 얻을 수 있고, 이로 인해 안정적인 생산 수율을 확보할 수 있는 효과가 있다.
또한, 반도체 제조 장비의 오작동 없이 안정적인 반도체 생산 조건을 유지할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다. 이하의 실시예들에서는 동일한 구성요소에 대해 동일한 도면 부호를 사용하기로 하면, 동일한 구성요소의 중복되는 설명은 가능한 하지 않기로 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 반도체 소자의 단면도이고, 도 2는 본 발명의 실시예에 따른 반도체 소자의 제조방법 중 실리콘 질화막 제거에 대한 공정 순서를 나타낸 순서도이며, 도 3은 도 2의 공정 순서에 따른 반도체 소자의 실리콘 질화막 제거 공정을 개략적으로 나타낸 공정도이다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 실시예에 따른 반도체 소자의 실리콘 질화막 제거방법에 대해 설명한다.
도 1에 도시한 바와 같이, 반도체 기판 상에 형성되어 있는 실리콘 질화막 예컨대, 게이트 스페이서(Gate Spacer)로 사용되는 실리콘 질화막 형성 공정에 대해 설명하면 다음과 같다.
먼저, 반도체 기판(100) 내에 활성영역을 한정하는 소자분리막(101)이 형성된다. 여기서, 상기 소자분리막(101)은 STI(Shallow Trench Isolation) 공정에 의하여 형성될 수 있다.
다음으로, 상기 소자분리막(101)에 의하여 한정된 상기 활성영역 상에 게이트 절연막(103)과 게이트 전극(105)이 층상으로 형성되고, 상기 게이트 절연막(103) 및 게이트 전극(105)과 인접한 상기 반도체 기판(100) 내에 불순물 이온이 주입된 저농도의 불순물 영역(107)이 형성된다. 상기 불순물 이온은 상기 반도체 기판(100)과 반대 도전형을 가질 수 있다. 예를 들어, 상기 반도체 기판(100)이 p형인 경우에 상기 불순물 이온은 n형의 불순물 이온일 수 있다.
다음으로, 상기 반도체 기판(100) 전면에 실리콘 산화막(109), 실리콘 질화막(111)이 형성되고, 이를 전면 이방성 식각하면, 상기 게이트 절연막(103) 및 게이트 전극(105)의 측벽을 덮는 게이트 스페이서(110)의 형성 공정이 완료된다.
또한, 상기 게이트 스페이서(110) 형성 후 상기 저농도의 불순물 영역(107)과 동일한, 고농도의 불순물 이온을 주입함으로써, 소스 및 드레인 영역(113)이 형성된다.
여기서, 상기 게이트 스페이서(110)를 형성하기 위해 상기 실리콘 산화막(109), 실리콘 질화막(111)을 이방성 식각하는 방법으로는 습식식각 방법이 사용 된다.
따라서, 도 2 및 도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 실리콘 질화막(111) 제거방법은 반도체 기판(100) 상에 형성되어 있는 실리콘 질화막(111)에 대하여, 상기 실리콘 질화막(111)을 제거하기 위한 제 1 내지 제 2 습식식각 단계(S1, S2)와, 습식식각 후 상기 반도체 기판(100)을 세정(Rinse)하기 위한 제 1 내지 제 2 세정 단계(S3, S4) 그리고 상기와 같은 일련의 공정으로 인해 상기 반도체 기판(100) 상에 잔존하는 수분을 제거하기 위한 건조(Drying) 단계(S5)로 구성된다.
먼저, 제 1 습식식각 단계(S1)는 상기 반도체 기판(100) 상에 형성되어 있는 상기 실리콘 질화막(111)을 인산(H3PO4)용액(120)을 사용하여 습식식각하는 공정으로 이루어진다.
다음으로, 제 2 습식식각 단계(S2)는 상기 제 1 습식식각 단계(S1)에 의해 일부 식각되고 남아있는 상기 실리콘 질화막(111)에 대하여 상기 인산용액(120)을 사용하여 최종적으로 습식식각하여 제거하는 공정으로 이루어진다.
상기 제 1 내지 제 2 습식식각 단계(S1, S2)에서는 140℃ 내지 160℃ 범위의 온도에서 습식식각 공정을 진행하게 된다. 이와 같은 고온 공정으로 습식식각을 진행하는 이유는 점성이 큰 상기 인산용액(120)의 유동성을 높여 상기 실리콘 질화막(111)을 제거하는데 소요되는 공정 시간을 단축하기 위함이다. 여기서, 온도가 140℃ 이하가 되면 상기 인산용액(120)의 점성에 별다른 영향을 끼치지 못하며, 온 도가160℃ 이상이 되면 상기 반도체 기판(100)이 열적 스트레스(Thermal Stress)를 받아 손상될 가능성이 있다. 따라서 상기와 같이 140℃ 내지 160℃ 범위의 온도에서 습식식각 공정을 진행하는 것이 바람직하다. 이때, 상기와 같은 고온 공정으로 인하여 상기 인산용액(120)이 중합(Polymerization)되어 식각 속도(Etch Rate)가 변화되는 것을 방지하기 위하여 순수(De-Ionized Water)를 계속 공급해주는 것이 바람직하다.
여기서, 상기 실리콘 질화막(111)에 대한 습식식각 공정을 상기와 같이 제 1 내지 제 2 습식식각 단계(S1, S2)로 나눠서 진행하는 이유는 한번의 공정으로 습식식각을 장시간 진행하게 되면, 반도체 소자가 열적, 화학적(Thermal, Chemical)인 손상(Damage)을 입을 수 있기 때문이다. 즉, 반도체 소자의 불량을 줄이고 생산성을 향상하기 위하여 2 단계의 습식식각 공정으로 구분하여 진행하게 된다.
다음으로, 제 1 세정 단계(S3)는 상기 제 1 내지 제 2 습식식각 단계(S1, S2)를 진행하는 동안 발생된 옥사이드성 파티클(P) 및 식각된 상기 실리콘 질화막(111)의 각종 부산물들을 순수(純粹)한 순수(De-Ionized Water)로 구성된 제 1 세정액(130)으로 세척하는 공정으로 이루어진다.
상기 제 1 세정 단계(S3)는 상기 제 1 내지 제 2 습식식각 단계(S1, S2)를 거친 반도체 기판(100)을 상기 제 1 세정액(130)이 공급되는 제 1 배스(Bath)(140) 내부에 위치시킴으로써 세척이 진행된다.
다음으로, 제 2 세정 단계(S4)는 상기 제 1 세정 단계(S3) 종료 후 상기 제 1 세정 단계(S3)를 진행한 후에도 계속해서 잔존하는 옥사이드(Oxide)성 파티클(P) 을 제거하기 위해 제 2 세정액(150)으로 세척하는 공정으로 이루어진다.
즉, 상기 제 2 세정 단계(S4)는 상기 제 1 내지 제 2 습식식각 단계(S1, S2) 진행 중 상기 인산용액(120) 사용으로 인해 발생되고 상기 제 1 세정 단계(S3)의 세정 공정에서도 제거되지 않고 잔존하는 상기 옥사이드성 파티클(P)을 제거하기 위해 순수가 공급되는 제 2 배스(160) 내부에, 상기 제 2 배스(160)의 하부로부터 묽은 불산(Diluted HF)을 소량 공급함으로써 공정이 진행된다.
상기 제 2 세정액(150)은 순수와, 산화물을 녹이는 작용을 하는 불산을 포함하여 구성된다. 여기서, 상기 불산은 농도 0.01% 내지 0.05%의 묽은 불산으로, 상기와 같은 불산의 농도는 상기 실리콘 질화막(111)이제거되어 표면에 노출되는 실리콘 산화막(109)을원하는 두께만큼 식각하기 위한 적정 농도 범위이다. 상기 불산의 농도가 0.01% 이하가 되면 너무 묽어 식각 효과를 얻을 수 없으며, 0.05% 이상이 되면 상기 실리콘 산화막(109)이 과식각되는 위험이 있다.
따라서, 상기 제 1 내지 제 2 습식식각 단계(S1, S2)에 의해 표면에 노출된 상기 실리콘 산화막(109)은 상기 제 2 세정액(150)에 의해 상기 실리콘 산화막(109)의 상부면을 기준으로 5Å 이하의 두께로 식각되며, 이때 상기 실리콘 산화막(109) 표면에 잔존하는 상기 옥사이드성 파티클(P)도 함께 제거된다. 여기서, 상기와 같이 식각되는 두께를 제어하는 이유는 상기 옥사이드성 파티클(P)을 제거하기 위해 부득이하게 상기 실리콘 산화막(109)을 식각하는 것이므로, 최대한 식각되는 두께를 얇게 하는 것이 바람직하므로, 식각 두께의 하한을 한정하는 것은 의미가 없다.
상기와 같이 5Å 이하의 두께로 한정한 것은 이 범위가 설계 공차에 충분히 포함되어 최종 형성되는 반도체 소자의 설계된 높이에 아무런 영향을 미치지 않기 때문이다.
또한, 상기 제 2 세정 단계(S4) 진행 중 상기 제 2 세정액(150)은 오버플로우(Overflow)되도록 계속해서 공급되는데, 이는 상기와 같은 불산 처리에 의해 발생되는 옥사이드성 파티클(P) 및 상기 실리콘 산화막(109)의식각된 부산물들을 함께 세척하기 위함이다.
따라서, 상기와 같이 세정 공정 중에 묽은 불산을 사용하면, 상기 옥사이드성 파티클(P)을 완전히 제거하는 것이 가능하다.
즉, 상기 옥사이드성 파티클(P)과 같은 이물로 인한 반도체 소자의 불량 발생을 방지할 수 있고, 이로 인해 안정적인 생산 수율을 확보할 수 있는 효과가 있다. 또한, 종래에 상기 옥사이드성 파티클(P)로 인해 장비가 오작동 되는 문제가 발생하였는데, 본 발명을 통해 상기 옥사이드성 파티클(P)을 완전히 제거함으로써, 안정적인 반도체 생산 조건을 유지할 수 있다.
마지막으로, 건조 단계(S5)는 상기 제 1 내지 제 2 습식식각 단계(S1, S2)와 상기 제 1 내지 제 2 세정 단계(S3, S4) 진행으로 상기 반도체 기판(100) 상에 잔존하는 수분을 제거하기 위해 진행되는 공정이다.
상기 건조 단계(S5)가 끝나면 본 발명에 따른 반도체 소자에 있어서, 실리콘 질화막(111) 제거 공정이 완료된다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경할 수 있다는 것은 이 발명이 속하는 분야의 통상의 지식을 가진 자에게 있어서 자명할 것이다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 반도체 소자의 단면도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 제조방법 중 실리콘 질화막 제거에 대한 공정 순서를 나타낸 순서도.
도 3은 도 2의 공정 순서에 따른 반도체 소자의 실리콘 질화막 제거 공정을 개략적으로 나타낸 공정도.
도 4는 종래기술에 따른 반도체 소자의 실리콘 질화막 제거 공정 중 기판 상에 발생한 옥사이드성 파티클을 보여주는 사진.
<도면의 주요 부분에 대한 부호의 설명>
100 ; 반도체 기판 111 ; 실리콘 질화막
110 ; 게이트 스페이서 120 ; 인산용액
130 ; 제 1 세정액 140 ; 제 1 배스(Bath)
150 ; 제 2 세정액 160 ; 제 2 배스
Claims (5)
- 반도체 기판 상에 차례대로 형성되어 서로 접하는 실리콘 산화막과 실리콘 질화막에 있어서,상기 실리콘 질화막을 인산용액으로 습식식각하는 제 1 습식식각 단계;상기 제 1 습식식각 단계 종료 후 상기 실리콘 질화막을 상기 인산용액으로 습식식각하여 상기 실리콘 산화막을 노출시키는 제 2 습식식각 단계;상기 제 2 습식식각 단계에 의해 상기 실리콘 질화막이 제거된 상기 반도체 기판을 순수만으로 구성된 제 1 세정액으로 세정하는 제 1 세정 단계;상기 제 1 세정 단계에 의해 세정된 상기 반도체 기판을 오버플로우(Overflow)되는 불산함유 제 2 세정액으로 세정하며 상기 실리콘 산화막의 상부를 식각하여 제거하는 제 2 세정 단계;상기 제 2 세정 단계에 의해 세정된 상기 반도체 기판을 건조하는 건조 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항에 있어서,상기 제 2 습식식각 단계는 상기 제 1 습식식각 단계에 의해 식각되고 남은 상기 실리콘 질화막을 최종 습식식각하여 제거하는 단계인 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항에 있어서,상기 제 1 습식식각 단계 내지 상기 제 2 습식식각 단계는 140℃ 내지 160℃ 범위의 온도에서 습식식각 공정을 진행하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항에 있어서,상기 제 2 세정액은 상기 실리콘 질화막의 제거로 상기 반도체 기판의 표면에 노출되는 실리콘 산화막을 상기 실리콘 산화막의 상부면 기준으로 5Å 이하의 두께로 식각하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항에 있어서,상기 제 2 세정액은 순수(De-Ionized Water)에 0.01% 내지 0.05%의 농도를 갖는 불산을 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070133536A KR100913640B1 (ko) | 2007-12-18 | 2007-12-18 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070133536A KR100913640B1 (ko) | 2007-12-18 | 2007-12-18 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090065970A KR20090065970A (ko) | 2009-06-23 |
| KR100913640B1 true KR100913640B1 (ko) | 2009-08-24 |
Family
ID=40994144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070133536A KR100913640B1 (ko) | 2007-12-18 | 2007-12-18 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100913640B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506720B (zh) * | 2021-06-21 | 2024-04-26 | 上海华力集成电路制造有限公司 | 一种晶圆背面平整度改善的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0122319B1 (en) * | 1993-12-27 | 1997-11-26 | Hyundai Electronics Ind | Fabrication method of mosfet |
| KR19990086854A (ko) * | 1998-05-30 | 1999-12-15 | 윤종용 | 반도체 기판의 세정방법 |
| KR20000073585A (ko) * | 1999-05-12 | 2000-12-05 | 윤종용 | 반도체 소자의 질화막 및 패드산화막 제거방법 |
-
2007
- 2007-12-18 KR KR1020070133536A patent/KR100913640B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0122319B1 (en) * | 1993-12-27 | 1997-11-26 | Hyundai Electronics Ind | Fabrication method of mosfet |
| KR19990086854A (ko) * | 1998-05-30 | 1999-12-15 | 윤종용 | 반도체 기판의 세정방법 |
| KR20000073585A (ko) * | 1999-05-12 | 2000-12-05 | 윤종용 | 반도체 소자의 질화막 및 패드산화막 제거방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090065970A (ko) | 2009-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4825402B2 (ja) | 半導体装置の製造方法 | |
| KR100706798B1 (ko) | 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법 | |
| KR20130024691A (ko) | 향상된 반도체 채널 기판 물질을 위한 방법 및 구조 | |
| JP2006066726A (ja) | 半導体装置の製造方法及び半導体基板 | |
| KR100732591B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100913640B1 (ko) | 반도체 소자 제조방법 | |
| CN105826181A (zh) | 防止ono结构剥落缺陷的方法 | |
| KR100801744B1 (ko) | 반도체소자의 금속게이트 형성방법 | |
| JP2004528716A (ja) | シリコンと窒素を含む材料をウエットエッチングする方法 | |
| CN108039337B (zh) | Fdsoi工艺中浅沟槽隔离结构的形成方法 | |
| TWI697031B (zh) | 圖案化方法 | |
| KR100611008B1 (ko) | 반도체 공정에서 웨이퍼 세정방법 | |
| KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR100557611B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR101695901B1 (ko) | 반도체소자 제조를 위한 기판 형성방법 | |
| CN104241129A (zh) | 金属栅极晶体管的形成方法 | |
| KR100827471B1 (ko) | 아날로그 커패시터의 제조 방법 | |
| KR100620702B1 (ko) | 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법 | |
| US20120299157A1 (en) | Semiconductor process and fabricated structure thereof | |
| KR20060075076A (ko) | 반도체 소자의 제조방법 | |
| KR0150668B1 (ko) | 반도체 소자 제조방법 | |
| KR100779399B1 (ko) | 반도체 소자의 제조방법 | |
| KR100632053B1 (ko) | 반도체 장치의 소자 분리막의 제조 방법 | |
| CN116403966A (zh) | 一种半导体器件的形成方法 | |
| KR20090037122A (ko) | 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |