KR100620702B1 - 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법 - Google Patents
반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법 Download PDFInfo
- Publication number
- KR100620702B1 KR100620702B1 KR1020040115782A KR20040115782A KR100620702B1 KR 100620702 B1 KR100620702 B1 KR 100620702B1 KR 1020040115782 A KR1020040115782 A KR 1020040115782A KR 20040115782 A KR20040115782 A KR 20040115782A KR 100620702 B1 KR100620702 B1 KR 100620702B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- sti
- pad
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000002955 isolation Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims abstract description 23
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 239000000126 substance Substances 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Abstract
반도체 소자의 STI의 상부 모서리를 라운딩하는 방법을 개시한다. 본 방법은, 실리콘 기판 내에 트랜치를 형성하는 단계와, 트랜치의 내벽에 제1 라이닝 산화막을 형성하는 단계와, 트랜치 상부의 대향하는 양 모서리 영역에 형성된 패드 질화막의 일부 영역을 제1 습식 화학 세정에 의해 소정의 폭 만큼 제거하는 단계와, 노출된 패드 산화막의 일부 영역 및 라이닝 산화막을 제2 습식 화학 세정에 의해 제거하는 단계와, 노출된 트랜치 상부의 대향하는 양 모서리를 건식 식각하여 곡면 형상으로 라운딩하는 단계를 포함한다. 이러한 방법에 의해 STI의 상부 모서리가 곡면 형상으로 라운딩 처리된 반도체 소자에서는 STI의 상부 모서리 영역의 실리콘 프로파일이 개선되어 있으므로, STI 상부 모서리 영역에 균일한 두께로 게이트 산화막을 형성할 수 있다.
Description
도 1은 종래의 STI 형성 방법에 의해 형성된 STI의 단면도이다.
도 2a 내지 도 2f는 본 발명에 따른 STI의 상부 모서리 라운딩 방법을 단계별로 설명하는 STI의 단면도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 자세하게는, STI(Shallow Trench Isolation) 상부의 날카로운 모서리를 곡면 형상으로 라운딩하는 방법에 관한 것이다.
반도체 장치의 고집적화를 실현하기 위하여는, 반도체 장치를 구성하는 각종 반도체 소자들, 예컨대 트랜지스터, 커패시터 및 각종 배선들을 매우 좁은 영역에 형성해야 한다. 따라서, 반도체 장치를 구성하는 각 구성 요소들 사이의 거리가 좁기 때문에, 각 구성 요소들 사이의 절연을 더욱 강화할 필요가 있다. 종래에는 반도체 장치를 구성하는 반도체 소자들을 전기적으로 분리시키기 위한 수단으로서, 국소적으로 실리콘 기판을 산화시켜 형성하는 로코스(LOCOS)형 필드 산화막이 널리 사용되어 왔다.
그러나, 로코스형 필드 산화막은 그 형성 과정에서 발생하는 버즈 비크(bird's beak)로 인하여 반도체 소자들이 형성되는 활성 영역을 일부 침범하게 되므로 반도체 장치의 고집적화를 방해한다. 따라서, 형성되는 영역은 적으면서 동시에 절연성이 뛰어난 필드 산화막이 필요하였는데, 그 대표적인 예가 트랜치형 필드 산화막이며, 특히 얕은 트랜치형 소자 분리막(Shallow Trench Isolation:이하, STI라 함)이 널리 사용되고 있다. 현재까지 제안된 여러 소자 분리막 중에서 트랜치형 소자 분리막이 가장 우수한 것으로 입증되고 있으나, 그 형성 과정에서 후속 공정에 좋지 않은 영향을 줄 수 있는 여러가지 문제점이 나타나고 있다.
한편, 종래의 STI 형성 방법을 설명하면 다음과 같다. 즉, 실리콘 기판에 패드 산화막 및 패드 질화막을 차례로 형성한다. 그리고, 패드 질화막의 위에 감광제를 도포한 다음, 리소그래피(Lithography) 공정을 통해 기판의 활성 영역 및 필드 영역을 구분하는 감광막 패턴을 형성한다.
이렇게 하여, 필드 영역에 해당하는 패드 질화막의 일부가 노출된다. 다음으로, 감광막 패턴을 식각 저지막으로 사용하여 기판의 표면이 노출될 때까지 패드 질화막 및 패드 산화막을 이방성 식각한다. 그 후, 감광막을 제거하면, 기판은 활성 영역과 필드 영역으로 구분된다. 즉, 기판의 활성 영역 전면에는 패드 질화막 및 패드 산화막이 형성되어 있고, 기판의 필드 영역은 그대로 노출되어 있다. 다음으로, 패드 질화막을 식각 마스크로 사용하여 기판의 노출 부분을 이방성 식각함으로써, 소정의 깊이를 갖는 트랜치(Trench)를 형성한다.
이와 같이, 트랜치를 형성한 후에는 트랜치의 내부에 STI 산화물을 매설한다. 여기서, STI 산화물의 고온 열처리 공정에서 STI 산화물로 인한 기판의 손상이 유발될 수 있다. 따라서, STI 산화물을 트랜치에 매설하기 전에 트랜치의 내벽에 STI 라이닝(lining) 산화막을 형성할 수 있다. STI 라이닝 산화막은 STI 산화물로 인한 기판의 스트레스를 방지하는 버퍼층으로서 기능한다.
트랜치의 내부에 STI 산화물, 또는 STI 라이닝 산화막 및 STI 산화물을 형성한 후에는, 후속 공정을 위해 STI 산화물의 전면을 화학적 기계적 폴리싱(Chemical Mechanical Polishing:이하, CMP라 한다) 방식을 이용하여 평탄화한다. 그리고, 패드 질화막 및 패드 산화막을 제거함으로써 STI를 완성하게 된다.
이렇게 하여, 트랜치에 STI 산화물이 매설된 구조의 STI를 도 1에 나타내었다. 여기서, 도면 부호 10은 실리콘 기판, 20a는 트랜치에 매설된 STI 산화물, 30은 후속 공정에서 형성되는 게이트 산화막을 의미한다.
도 1에서 보듯이, 이방성 식각에 의해 형성된 트랜치의 상부에는 날카로운 모서리가 형성되고, 따라서 트랜치 상부에서의 실리콘 프로파일이 급격하게 변하게 된다. 이 때문에, STI를 구성하는 산화물(20a)로부터 게이트 산화막(30)으로 연장되는 실리콘 기판의 모서리 영역(A)에서 산화막의 두께가 얇아지는 현상이 발생한다. 이러한 현상은 특히 고전압 제품에서 자주 관찰되는데, 영역 A에서의 두께가 얇은 산화막은 GOI(Gate Oxide Integrity) 불량을 야기하며 트랜지스터 특성을 열화시키는 요인으로 작용한다.
본 발명의 목적은 트랜치 상부의 가장자리 영역에서의 실리콘 프로파일을 개선하여 GOI 불량을 방지할 수 있는 반도체 소자의 STI 상부 모서리 라운딩 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은, STI의 상부 모서리를 라운딩 처리할 때 습식 세정 및 건식 식각을 병행하여 보다 효과적으로 라운딩 처리하는 방법을 제공하는 것이다.
본 발명에 따른 STI의 상부 모서리 라운딩 방법은, (a) 실리콘 반도체 기판 위에 패드 산화막 및 패드 질화막을 차례로 형성하고, 상기 패드 질화막, 상기 패드 산화막 및 상기 실리콘 기판을 식각하여 상기 실리콘 기판 내에 트랜치를 형성하는 단계와, (b) 상기 트랜치의 내벽에 제1 라이닝 산화막을 형성하는 단계와, (c) 상기 트랜치 상부의 대향하는 양 모서리 영역에 형성된 상기 패드 질화막의 일부 영역을 제1 습식 화학 세정에 의해 소정의 폭 만큼 제거하여 그 하부에 형성된 패드 산화막의 일부 표면을 노출시키는 단계와, (d) 노출된 상기 패드 산화막의 일부 영역 및 상기 라이닝 산화막을 제2 습식 화학 세정에 의해 제거하여 상기 트랜치 상부의 대향하는 양 모서리를 노출시키는 단계와, (e) 노출된 상기 트랜치 상부의 대향하는 양 모서리를 건식 식각하여 곡면 형상으로 라운딩하는 단계;를 포함한다.
여기서, (e) 단계에서 수행되는 건식 식각은 라이트 플라즈마 에칭(Light Plasma Etching)에 의해 수행되는 것이 바람직하다. 또한, (e) 단계 이후에 트랜 치의 내벽 및 대향하는 양 모서리 영역에 제2 라이닝 산화막을 형성함으로써 라운딩 효과를 증대시킬 수 있다.
상술한 방법에 의해 STI의 상부 모서리가 곡면 형상으로 라운딩 처리된 반도체 소자에서는 STI의 상부 모서리 영역의 실리콘 프로파일이 개선되어 있으므로, STI 상부 모서리 영역에 균일한 두께로 게이트 산화막을 형성할 수 있다. 그리하여, 트랜지스터 소자의 GOI 불량을 효과적으로 방지할 수 있다.
이하에서는, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
먼저, 도 2a에서 보듯이, 실리콘 기판(10)에 패드 산화막(22) 및 패드 질화막(24)을 차례로 형성한다. 다음으로, 패드 질화막(24) 위에 감광제를 이용한 리소그래피(Lithography) 공정을 통해 기판(10)에 STI를 형성할 영역을 확정하는 감광막 패턴(도시하지 않음)을 형성한다.
이렇게 하여, 트랜치(20)가 형성될 영역에 해당하는 패드 질화막(24)을 노출시킨 후, 감광막 패턴을 식각 저지막으로 사용하여 기판(10)의 표면이 노출될 때까지 패드 질화막(24) 및 패드 산화막(22)을 이방성 식각한다. 이와 동시에, 기판(10)을 소정의 깊이로 식각하여 트랜치(20)를 형성한다. 그 후, 패드 질화막(24) 위에 남아 있는 감광막 패턴을 제거하고 기판(10)을 세정한다.
다음으로, 트랜치(20)의 내벽을 구성하는 실리콘 표면에 제1 라이닝 산화막(21)을 얇게 형성한다.(도 2b 참조) 그 후, 트랜치(20)의 상부 모서리를 노출시키기 위하여 패드 질화막(24)을 일부 영역을 제거한다. 이 때, 패드 질화막(24)의 제거는 인산을 포함하는 용액을 이용한 습식 화학 세정에 의해 수행된다. 이렇게 패드 질화막(24)의 일부 영역이 제거되면, 도 2c에서와 같은 단차(24a)가 형성되어 패드 산화막(22)의 일부 표면이 노출된다.
계속하여, 노출된 패드 산화막(22)의 일부 영역 및 트랜치(20)의 내벽에 형성된 제1 라이닝 산화막을 제거하기 위하여 불산(HF)을 포함하는 용액으로 습식 세정한다.(도 2d 참조) 이 때, 트랜치(20) 상부의 모서리 영역(A)에 형성된 산화막은 다른 영역에 형성된 산화막보다 두께가 얇게 형성되어 있다. 따라서, 불산에 의한 습식 세정 단계에서 트랜치(20) 상부 모서리 영역의 실리콘이 일부 식각된다. 이를 통해, 트랜치(20) 상부 모서리 영역(A)이 일차적으로 라운딩 처리된다.
도 2d에서와 같이, 불산을 이용한 습식 세정 공정이 끝난 후에는 트랜치(20) 상부 모서리 영역(A)이 노출되는데, 이렇게 노출된 모서리 영역(A)을 보다 완만한 곡면으로 형성하기 위하여 건식 식각을 실시한다. 여기의 건식 식각은 라이트 플라즈마 에칭(Light Plasma Etching)에 의해 실시되는데, 플라즈마 가스의 유량, RF 전력, 쳄버 압력 등을 조절하여 이온 에너지를 낮추어서 실시한다. 예컨대, 플라즈마 가스의 유량을 줄이거나, RF 전력을 낮추거나, 쳄버 압력을 높여서 실시하게 된다. 이러한 라이트 플라즈마 에칭을 통하여 날카로운 모서리 영역(A)에 식각 반응이 집중되게 한다. 그리하여, 트랜치(20) 내벽의 실리콘 표면은 손상시키지 않으면서 모서리 영역(A)만을 집중적으로 식각하게 된다. 이렇게 건식 식각된 트랜치(20) 상부 모서리 영역(B)을 도 2e에 도시하였다. 모서리 영역(B)에서의 실리콘 프로파일은 라이트 플라즈마 에칭에 의해 완만한 경사를 갖게 된다.
이와 같이, 트랜치(20)의 상부 모서리를 라운딩 처리한 다음에는 트랜치(20)의 내벽 및 모서리 영역(B)에 제2 라이닝 산화막(21a)을 형성한다.(도 2f 참조) 제2 라이닝 산화막(21a)을 형성하면 모서리 영역(B)에서의 실리콘이 산화 반응을 통해 소모되므로 보다 완만한 곡면으로 형성될 수 있다.
그 후, STI 산화물을 트랜치(20)의 내벽에 매설하고, 이어지는 후속 공정 즉 STI 산화물 표면의 평탄화 공정, 패드 산화막(22) 및 패드 질화막(24)의 제거 공정 등의 일반적인 STI 형성 공정을 실시하여 STI를 완성하게 된다.
본 발명에 따르면, 트랜치 상부 근방의 실리콘 기판의 표면을 라운딩 처리함으로써 STI 및 게이트 산화물이 연속되는 영역에서의 실리콘 기판의 프로파일을 개선할 수 있다. 그리하여, 실리콘 격자 스트레스 및 전계 집중 현상을 방지할 수 있다. 본 발명은 특히 고전압 반도체 소자에서 두꺼운 게이트 산화막을 형성하는 경우에 적용하면, 게이트 산화막의 항복 전압을 증가시키고 또한 정션에서의 전류 누설을 방지할 수 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
Claims (4)
- (a) 실리콘 반도체 기판 위에 패드 산화막 및 패드 질화막을 차례로 형성하고, 상기 패드 질화막, 상기 패드 산화막 및 상기 실리콘 기판을 식각하여 상기 실리콘 기판 내에 트랜치를 형성하는 단계;(b) 상기 트랜치의 내벽에 제1 라이닝 산화막을 형성하는 단계;(c) 상기 트랜치 상부의 대향하는 양 모서리 영역에 형성된 상기 패드 질화막의 일부 영역을 제1 습식 화학 세정에 의해 소정의 폭 만큼 제거하여 그 하부에 형성된 패드 산화막의 일부 표면을 노출시키는 단계;(d) 노출된 상기 패드 산화막의 일부 영역 및 상기 라이닝 산화막을 제2 습식 화학 세정에 의해 제거하여 상기 트랜치 상부의 대향하는 양 모서리를 노출시키는 단계; 및(e) 노출된 상기 트랜치 상부의 대향하는 양 모서리를 건식 식각하여 곡면 형상으로 라운딩하는 단계;를 포함하는 것을 특징으로 하는 STI의 상부 모서리 라운딩 방법.
- 제1항에 있어서, 상기 (e) 단계에서, 상기 건식 식각은 라이트 플라즈마 에칭(Light Plasma Etching)에 의해 수행되는 것을 특징으로 하는 STI의 상부 모서리 라운딩 방법.
- 제1항에 있어서, 상기 (e) 단계 이후에, 상기 트랜치의 내벽 및 상기 대향하는 양 모서리 영역에 제2 라이닝 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 STI의 상부 모서리 라운딩 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115782A KR100620702B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115782A KR100620702B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076088A KR20060076088A (ko) | 2006-07-04 |
| KR100620702B1 true KR100620702B1 (ko) | 2006-09-13 |
Family
ID=37168551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115782A KR100620702B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100620702B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102117471B1 (ko) | 2015-01-12 | 2020-06-01 | 삼성전기주식회사 | 음향 공진기 및 그 제조 방법 |
-
2004
- 2004-12-29 KR KR1020040115782A patent/KR100620702B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060076088A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759214B2 (en) | Semiconductor including STI and method for manufacturing the same | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| JP2005026658A (ja) | フラッシュメモリ素子の製造方法 | |
| KR100546386B1 (ko) | 보이드를 방지할 수 있는 반도체 디바이스의 ｓｔｉ막형성방법 | |
| JP4037597B2 (ja) | トレンチ素子分離方法 | |
| KR100950749B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100620702B1 (ko) | 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법 | |
| KR100287181B1 (ko) | 트렌치소자분리영역을갖는반도체소자및그제조방법 | |
| KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100588642B1 (ko) | 트렌치 코너 라운딩 향상 방법 | |
| KR100733693B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040043954A (ko) | 반도체소자의 트렌치 소자분리 방법 | |
| KR100612560B1 (ko) | 반도체 소자의 제조방법 | |
| KR100750047B1 (ko) | 반도체 장치의 소자분리막의 형성 방법 | |
| KR100587607B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000044658A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100609229B1 (ko) | 반도체 소자의 ｓｔｉ 형성 방법 | |
| KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100507380B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100984855B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR101059810B1 (ko) | 반도체 소자의 제조방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040105980A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |