JPH01302751A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01302751A JPH01302751A JP13345188A JP13345188A JPH01302751A JP H01302751 A JPH01302751 A JP H01302751A JP 13345188 A JP13345188 A JP 13345188A JP 13345188 A JP13345188 A JP 13345188A JP H01302751 A JPH01302751 A JP H01302751A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- film
- aluminum
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 abstract description 7
- 239000010937 tungsten Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 239000005388 borosilicate glass Substances 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に多層配線構造に関する
。
。
従来半導体装置の多層配線構造において、−層目の金属
配線と２層目の金属配線の導通をとるためのピアホール
と呼ばれる開孔部は１層目の金属配線幅より小さい径を
有していた。いいかえれば、ピアホールにあたる配線部
分は幅を広くしなければならなかった。
配線と２層目の金属配線の導通をとるためのピアホール
と呼ばれる開孔部は１層目の金属配線幅より小さい径を
有していた。いいかえれば、ピアホールにあたる配線部
分は幅を広くしなければならなかった。
上述した従来のピアホールの形成方法は、半導体集積回
路の多層配線化において集積度向上の大きな障害となっ
ていた。
路の多層配線化において集積度向上の大きな障害となっ
ていた。
第３図に従来方法によるピアホールの形成方法を示す。
シリコン基板（図示せず）上のシリコン酸化膜１の上に
第１層のアルミ配線３をＤＣマグネトロンスパッタリン
グにより約１．０μｍ形成し、ＣＣ１２４を主成分とす
るガスでフォトレジストをマスクにドライエツチングす
る。次に層間絶縁膜としてのシリコン窒化膜２をプラズ
マＣｖＤ法にＪ：’）Ｎ２゜ＮＨ，とＳｉＨ，のガスを
反応させて約１．０μｍ３５０℃で形成する。（第３図
（ａ））フォトレジスト４をマスクにＣＦ４＋０２ガス
でドライエツチングし、ピアホールを開孔する。（第３
図（ｂ））第２層目のアルミニウムをＤＣマグネトロン
スパッタリングにより１．０μｍ形成し、フォトレジス
トをマスクにＣＣ＊ｔを主成分とするガスでドライエツ
チングし、第２層目のアルミ配線５を形成する。（第３
図（Ｃ））この方法では第３図（ｄ）に示すようにピア
ホールのある部分のアルミ配線幅を広くしなければなら
ず、高集積化の大きな障害となっている。
第１層のアルミ配線３をＤＣマグネトロンスパッタリン
グにより約１．０μｍ形成し、ＣＣ１２４を主成分とす
るガスでフォトレジストをマスクにドライエツチングす
る。次に層間絶縁膜としてのシリコン窒化膜２をプラズ
マＣｖＤ法にＪ：’）Ｎ２゜ＮＨ，とＳｉＨ，のガスを
反応させて約１．０μｍ３５０℃で形成する。（第３図
（ａ））フォトレジスト４をマスクにＣＦ４＋０２ガス
でドライエツチングし、ピアホールを開孔する。（第３
図（ｂ））第２層目のアルミニウムをＤＣマグネトロン
スパッタリングにより１．０μｍ形成し、フォトレジス
トをマスクにＣＣ＊ｔを主成分とするガスでドライエツ
チングし、第２層目のアルミ配線５を形成する。（第３
図（Ｃ））この方法では第３図（ｄ）に示すようにピア
ホールのある部分のアルミ配線幅を広くしなければなら
ず、高集積化の大きな障害となっている。
本発明の半導体装置は、第１層目の金属配線幅より広い
ピアホールを有し、かつ第１層目金属配線材料は、第２
層目金属配線のエッチャントではエツチングされない金
属を用いており、さらにピアホールと第１層目金属配線
の間のすき間は有機絶縁膜またはスピンオングラスで埋
められていることを特徴としている。
ピアホールを有し、かつ第１層目金属配線材料は、第２
層目金属配線のエッチャントではエツチングされない金
属を用いており、さらにピアホールと第１層目金属配線
の間のすき間は有機絶縁膜またはスピンオングラスで埋
められていることを特徴としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明する製造断面図と平面
図である。
図である。
シリコン基板（図示せず）上にシリコン酸化膜１を熱酸
化によって約１．０μｍ形成し、ＤＣマグネトロンスパ
ッタリングにより、０．２μｍのタングステンシリサイ
ド膜８，０．３μｍ厚のタングステン膜７を連続形成す
る。通常のフォトリソグラフィによりフォトレジストを
マスクにＣＦ４を主成分とするガスでタングステン／タ
ングステンシリサイド積層膜をドライエツチングし、第
１層目の金属配線を形成する。次に基板上にボロシリケ
ートガラスＢＰＳＧ膜９を常圧ＣＶＤ法により約１．０
μｍ形成する。（第１図（ａ））通常のフォトリングラ
フィにより、フォＩ・レジストをマスクにフッ酸ＨＦで
ＢＰＳＧ膜４を開孔する。次に９００℃スチーム１０分
の熱処理によりＢＰＳＧ膜４をリフローさせ、さらに４
０００ｒｐｍテスヒンオンＰＳＧＩＯを塗布する。次に
８００℃スチーム１０分の熱処理により焼き固めたＰＳ
Ｇ膜で第１層目配線と開孔部の間のすき間を埋める。（
第１図（Ｃ）） 基板全面をフッ酸でエツチングしタングステン／タング
ステンシリサイド配線の頭部を露光させる。次ニ第２Ｊ
ｉ！目の配線５としてアルミニウムをＤＣマグネトロン
スパッタリングで約１．０μｍ形成する。このとき必要
なら、アルミスパッタ前にＡｒイオンによりウェハー表
面をエッチバラフシても良い。（第１図（ｄ）） 第１図（ｅ）に平面図を示す。
化によって約１．０μｍ形成し、ＤＣマグネトロンスパ
ッタリングにより、０．２μｍのタングステンシリサイ
ド膜８，０．３μｍ厚のタングステン膜７を連続形成す
る。通常のフォトリソグラフィによりフォトレジストを
マスクにＣＦ４を主成分とするガスでタングステン／タ
ングステンシリサイド積層膜をドライエツチングし、第
１層目の金属配線を形成する。次に基板上にボロシリケ
ートガラスＢＰＳＧ膜９を常圧ＣＶＤ法により約１．０
μｍ形成する。（第１図（ａ））通常のフォトリングラ
フィにより、フォＩ・レジストをマスクにフッ酸ＨＦで
ＢＰＳＧ膜４を開孔する。次に９００℃スチーム１０分
の熱処理によりＢＰＳＧ膜４をリフローさせ、さらに４
０００ｒｐｍテスヒンオンＰＳＧＩＯを塗布する。次に
８００℃スチーム１０分の熱処理により焼き固めたＰＳ
Ｇ膜で第１層目配線と開孔部の間のすき間を埋める。（
第１図（Ｃ）） 基板全面をフッ酸でエツチングしタングステン／タング
ステンシリサイド配線の頭部を露光させる。次ニ第２Ｊ
ｉ！目の配線５としてアルミニウムをＤＣマグネトロン
スパッタリングで約１．０μｍ形成する。このとき必要
なら、アルミスパッタ前にＡｒイオンによりウェハー表
面をエッチバラフシても良い。（第１図（ｄ）） 第１図（ｅ）に平面図を示す。
第２図は本発明の実施例２の断面図である。
シリコン基板上のシリコン酸化膜１上にＤＣマグネトロ
ンスパッタリングにより０．２μｍのタングステンシリ
サイド８と０．３μｍ厚のタングステア ７ヲ連続形成
し、通常のフォトリングラフィによりフォトレジストを
マスクにＣＦ、を主成分とするガスでタングステン／タ
ングステンシリサイド積層膜をドライエツチングし、第
１層目の金属配線を形成する。次に基板上にポリイミド
膜１１を２００Ｏｒｐｍで回転塗布し１．０μｍの膜厚
になるよう、１００℃Ｎ２３０分、２４０ ’ＣＮ２３
０分、４００″ＣＮ２３０分の熱処理を行う通常のフォ
トリソグラフィにより、ポリイミド膜１１を０２を主成
分とするガスで等方性エツチングと異方性エッチの組合
せによりピアホール６を形成する。続いて粘度の低い第
２のポリイミド膜１２を８００ Ｏｒｐｍテ回転塗布し
、１００’ＣＮ２３０分、２４０℃Ｎ２３０分、４００
℃Ｎ２３０分の熱処理後約０．３μｍの膜厚になるよう
形成する。（第２図（Ｃ）） 次にウェハ表面を０２ガスで圧力０．５ Ｐ ａ、１５
ｓｃｃｍで異方性エッチバックし、第１層配線７の頭部
を露出させる。さらにＤＣマグネトロンスパッタリング
により第２層目のアルミ配線５を約１．０μｍ形成する
。必要ならばアルミスパッタ前にＡｒイオンによりウェ
ハー表面を逆スパツタエッチを行っても良い。（第２図
（ｄ））アルミ配線は通常のフォトリングラフィにより
、フォトレジストをマスクにＣＣｊ２４を主成分とする
ガスで異方性エツチングする。この時、オーバーエッチ
しても第１層配線はタングステンであるため、エツチン
グされない。
ンスパッタリングにより０．２μｍのタングステンシリ
サイド８と０．３μｍ厚のタングステア ７ヲ連続形成
し、通常のフォトリングラフィによりフォトレジストを
マスクにＣＦ、を主成分とするガスでタングステン／タ
ングステンシリサイド積層膜をドライエツチングし、第
１層目の金属配線を形成する。次に基板上にポリイミド
膜１１を２００Ｏｒｐｍで回転塗布し１．０μｍの膜厚
になるよう、１００℃Ｎ２３０分、２４０ ’ＣＮ２３
０分、４００″ＣＮ２３０分の熱処理を行う通常のフォ
トリソグラフィにより、ポリイミド膜１１を０２を主成
分とするガスで等方性エツチングと異方性エッチの組合
せによりピアホール６を形成する。続いて粘度の低い第
２のポリイミド膜１２を８００ Ｏｒｐｍテ回転塗布し
、１００’ＣＮ２３０分、２４０℃Ｎ２３０分、４００
℃Ｎ２３０分の熱処理後約０．３μｍの膜厚になるよう
形成する。（第２図（Ｃ）） 次にウェハ表面を０２ガスで圧力０．５ Ｐ ａ、１５
ｓｃｃｍで異方性エッチバックし、第１層配線７の頭部
を露出させる。さらにＤＣマグネトロンスパッタリング
により第２層目のアルミ配線５を約１．０μｍ形成する
。必要ならばアルミスパッタ前にＡｒイオンによりウェ
ハー表面を逆スパツタエッチを行っても良い。（第２図
（ｄ））アルミ配線は通常のフォトリングラフィにより
、フォトレジストをマスクにＣＣｊ２４を主成分とする
ガスで異方性エツチングする。この時、オーバーエッチ
しても第１層配線はタングステンであるため、エツチン
グされない。
以上説明したように本発明はピアホールをアルミ配線幅
より広く開孔し、その開孔部と第１層目アルミ配線との
すき間は有機絶縁膜又はスピンオングラスで埋込み平坦
化することによってビアーホールのために配線幅を広げ
る必要がなくなり、集積度向上に対する効果は著しい。
より広く開孔し、その開孔部と第１層目アルミ配線との
すき間は有機絶縁膜又はスピンオングラスで埋込み平坦
化することによってビアーホールのために配線幅を広げ
る必要がなくなり、集積度向上に対する効果は著しい。
また、ピアホールを配線幅より広げたことによる第２層
目配線のエツチング時に第１層目の配線をもエツチング
してしまう恐れがあるため、第１層目の配線材料は第２
層目配線のエッチャントではエツチングされない金属を
用いてこれを防いでいる効果がある。
目配線のエツチング時に第１層目の配線をもエツチング
してしまう恐れがあるため、第１層目の配線材料は第２
層目配線のエッチャントではエツチングされない金属を
用いてこれを防いでいる効果がある。
この金属は第２層目配線がアルミニウムの場合Ｍａ、Ｗ
、Ｔａ、Ａｕ等である。またこれらの金属の下にシリサ
イドを敷いた積層構造でもかまわない。
、Ｔａ、Ａｕ等である。またこれらの金属の下にシリサ
イドを敷いた積層構造でもかまわない。
第１図（ａ）〜（ｅ）は本発明の一実施例の縦断面図と
平面図。 第２図（ａ）〜（ｄ）は本発明の第２の実施例の縦断面
図。 第３図（ａ）〜（ｄ）は従来例の縦断面図と平面図。 １・・・・・・シリコン酸化膜、２・・・・・・シリコ
ン窒化膜、３・・・・・・アルミ配線、４・・・・・・
フォトレジスト、５・・・・・・第２層目のアルミ配線
、６・・・・・・ビアホーノペ ７・・・・・・タング
ステン膜、８・・・・・・タングステンシリサイド膜、
９・・・・・・ＢＰＳＧ膜、１０・・・・・・スピンオ
ングラス（Ｐ Ｓ Ｇ）、１１・・・・・・ポリイミド
膜、１２・・・・・・第２のポリイミド膜。 代理人 弁理士 内 原 音 １１図 剣２図
平面図。 第２図（ａ）〜（ｄ）は本発明の第２の実施例の縦断面
図。 第３図（ａ）〜（ｄ）は従来例の縦断面図と平面図。 １・・・・・・シリコン酸化膜、２・・・・・・シリコ
ン窒化膜、３・・・・・・アルミ配線、４・・・・・・
フォトレジスト、５・・・・・・第２層目のアルミ配線
、６・・・・・・ビアホーノペ ７・・・・・・タング
ステン膜、８・・・・・・タングステンシリサイド膜、
９・・・・・・ＢＰＳＧ膜、１０・・・・・・スピンオ
ングラス（Ｐ Ｓ Ｇ）、１１・・・・・・ポリイミド
膜、１２・・・・・・第２のポリイミド膜。 代理人 弁理士 内 原 音 １１図 剣２図
Claims (1)
- 所定の半導体基板表面に形成された第１層目の金属配
線幅より広い径の開孔部を有する層間絶縁膜を前記第１
層目の金属配線上に形成し、前記開孔部と第１層目の金
属配線のすき間は有機絶縁膜又はスピンオングラスで埋
められ、前記第１の金属膜は、第２層目の金属配線を形
成する第２の金属膜のエッチャントに耐性を有する金属
であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13345188A JPH01302751A (ja) | 1988-05-30 | 1988-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13345188A JPH01302751A (ja) | 1988-05-30 | 1988-05-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302751A true JPH01302751A (ja) | 1989-12-06 |
Family
ID=15105085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13345188A Pending JPH01302751A (ja) | 1988-05-30 | 1988-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01302751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616961A (en) * | 1994-03-03 | 1997-04-01 | Kabushiki Kaisha Toshiba | Structure of contact between wiring layers in semiconductor integrated circuit device |
| JP2002134480A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136857A (ja) * | 1985-12-11 | 1987-06-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62247549A (ja) * | 1986-04-18 | 1987-10-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62271453A (ja) * | 1986-05-20 | 1987-11-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1988
- 1988-05-30 JP JP13345188A patent/JPH01302751A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136857A (ja) * | 1985-12-11 | 1987-06-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62247549A (ja) * | 1986-04-18 | 1987-10-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62271453A (ja) * | 1986-05-20 | 1987-11-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616961A (en) * | 1994-03-03 | 1997-04-01 | Kabushiki Kaisha Toshiba | Structure of contact between wiring layers in semiconductor integrated circuit device |
| USRE36837E (en) * | 1994-03-03 | 2000-08-29 | Kabushiki Kaisha Toshiba | Structure of contact between wiring layers in semiconductor integrated circuit device |
| JP2002134480A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223507B1 (ko) | 반도체 장치 제조 방법 | |
| JPH0492427A (ja) | 半導体装置の製造方法 | |
| JPH01302751A (ja) | 半導体装置 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH04345054A (ja) | 半導体装置及びその製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPH0774176A (ja) | Ａｌ系配線構造及びＡｌ系配線構造の形成方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS62274729A (ja) | 半導体装置の製造方法 | |
| JP2827690B2 (ja) | 半導体装置の製造方法 | |
| JP3224603B2 (ja) | 半導体素子の製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JP2003218116A (ja) | 半導体装置及びその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH08213458A (ja) | 半導体装置およびその製造方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JPH053256A (ja) | 半導体装置およびその製造方法 | |
| JPH06112151A (ja) | 半導体装置およびその製造方法 |