JPH06112151A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06112151A
JPH06112151A JP26163892A JP26163892A JPH06112151A JP H06112151 A JPH06112151 A JP H06112151A JP 26163892 A JP26163892 A JP 26163892A JP 26163892 A JP26163892 A JP 26163892A JP H06112151 A JPH06112151 A JP H06112151A
Authority
JP
Japan
Prior art keywords
contact hole
film
insulating film
bpsg film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26163892A
Other languages
English (en)
Inventor
Hiroshi Imai
宏 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP26163892A priority Critical patent/JPH06112151A/ja
Publication of JPH06112151A publication Critical patent/JPH06112151A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 テーパー状コンタクトホールを形成すること
で、アルミニウム合金配線層のコンタクトホール内部で
の厚さを確保し、配線信頼性を向上させる。 【構成】 Si3 4 膜4と第1のBPSG膜3の厚さ
の一部を異方性エッチングし、コンタクトホール形成用
フォトレジストパターン5を除去後、第2のBPSG膜
6を形成し、第2のBPSG膜6とコンタクトホール内
部の第1のBPSG膜3を異方性エッチングし、コンタ
クトホールを開口するとともにコンタクトホール内壁に
第1のBPSG膜3と第2のBPSG膜6をスペーサ状
に残す。コンタクトホール底部に酸化層7を形成し、S
3 4 膜4を除去後、第1のBPSG膜3をリフロー
させ、コンタクトホール上部の第1のBPSG膜3の段
差を丸める。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】半導体装置の製造方法に関する。
【0002】
【従来の技術】従来、図2(a)に示すように、コンタ
クトホール形成用フォトレジストパターン14をマスク
として、異方性エッチング法によりBPSG膜13と熱
酸化膜12をエッチングし、コンタクトホールを形成
し、図2(b)に示すように、フォトレジストパターン
14を除いてBPSG膜13をリフローさせると酸化層
15が形成され、図2(c)に示すようにコンタクトホ
ール底部の酸化層15を除去しアルミニウム合金配線層
16を形成していた。
【0003】
【発明が解決しようとする課題】コンタクトホール内部
ではアルミニウム合金配線層16の厚さが他の箇所に比
べ著しく薄くなり、断線する場合もあった。コンタクト
ホール内部におけるアルミニウム合金層の厚さの減少は
コンタクトホール径が小さいほど顕著となるため、微細
コンタクトホール形成上の重大な課題となっている。
【0004】
【課題を解決するための手段】上記課題を解決するため
に、この発明はコンタクトホール形成において、コンタ
クトホール内壁に第1のBPSG膜と第2のBPSG膜
をスペーサ状に残すことにより、コンタクトホールをテ
ーパー状に形成した。
【0005】
【作用】コンタクトホールをテーパ状に形成することに
よりコンタクトホールの立体角が広くなり、アルミニウ
ム合金配線層の厚さが特にコンタクトホール底部に近い
ところで急激に減少することを防止できる。
【0006】
【実施例】以下に、この発明の実施例を図1(a)〜
(h)を参照して説明する。図1(a)に示すように、
半導体基板1の表面に半導体素子を形成する工程を経た
後、半導体基板表面の熱酸化膜2の上に厚さ約6000
オングストロームの第1のBPSG膜3を形成する。さ
らに、厚さ約2000オングストロームのSi3 4
4を形成した後、コンタクトホール形成用フォトレジス
トパターン5を形成する。この時、フォトレジストのコ
ンタクトホール径は、後でコンタクトホール内壁に形成
されるスペーサの幅を考慮して、最終寸法より大きくす
る。即ち、コンタクトホールの最終寸法をa(μm)、
後述する第2のBPSG膜の厚みをb(μm)とする
と、フォトレジストのコンタクトホール径dはa+2b
(μm)となる。ただし、コンタクトホール径が微細に
なる場合、第2のBPSG膜のコンタクトホール内部の
ステップカバレッヂをS(1以下0以上)とすると、d
はa+2b・sとなる。
【0007】図1(b)において、RIE(リアクティ
ブイオンエッチ)などでSi3 4膜4と第1のBPS
G膜3の厚の一部を異方性エッチングする。図1(c)
において、(b)におけるコンタクトホール形成用フォ
トレジストパターン5を除去後、厚さ約2000オング
ストロームの第2のBPSG膜6を形成する。図1
(d)において、RIEなどで第2のBPSG膜6とコ
ンタクトホール内部の第1のBPSG膜3と熱酸化膜2
を異方性エッチし、コンタクトホールを開口する。この
とき、Si3 4 膜4はコンタクトホール以外の領域に
おいて、第1のBPSG膜3がエッチングされるのを防
止するストッパー層としての役割を果たす。このために
は、BPSG膜とSi3 4 膜のエッチングレート比
(BPSGのエッチレート/Si3 4 のエッチレート
とし、これを選択比BPSG/Si3 4 とする)が3
以上となるエッチング条件を用いればよい。コンタクト
ホール内部には第2のBPSG膜の一部6′と第1のB
PSG膜3がスペーサ状に残る。
【0008】図1(e)において、約800℃の酸化性
雰囲気中で、コンタクトホール底部の半導体基板1の表
面を酸化し厚さ約100オングストロームの酸化層7を
形成する。図1(f)において、約180℃のリン酸液
中でSi3 4 膜4を除去する。このとき酸化層7はリ
ン酸液中で半導体基板1がエッチングされるのを防止す
るストッパー層としての役割を果たす。図1(g)にお
いて、800〜1200℃の酸化性雰囲気のランプアニ
ーラなどにより、第1のBPSG膜3をリフローさせ
る。このとき、コンタクトホール上部の第1のBPSG
膜3の角も丸まり、コンタクトホール内壁の段差はさら
に緩和され、テーパー状コンタクトホールが形成され
る。図1(h)において、フッ酸を含むエッチング液な
どにより酸化層7を除去後、ただちにスパッタリングな
どでアルミニウム合金配線層8を形成する。この後、フ
ォトリソグラフィ及びエッチング法によりアルミニウム
合金配線層8のパターニングを行う。
【0009】
【発明の効果】この発明は、以上説明したようにコンタ
クトホール内壁に、絶縁膜をスペーサ状に残すことによ
り、アルミニウム合金配線層の厚さがコンタクトホール
内部で急激に減少するのを防止するため、特に直径1μ
m以下の微細なコンタクトホールを本発明による方法で
形成すれば、コンタクトホール内部のアルミニウム合金
配線層形成時の段切れやマイグレーションによる断線を
防止できるので、半導体装置の製造歩留まりや配線層に
かかわる信頼性を向上させる効果がある。
【図面の簡単な説明】
【図1】(a)〜(h)は本発明のコンタクトホールの
製造方法を示す工程順断面図である。
【図2】(a)〜(c)は従来の製造方法を示す工程順
断面図である。
【符号の説明】
1、11 半導体基板 2、12 熱酸化膜 3 第1のBPSG膜 4 Si3 4 膜 5、14 コンタクトホール形成用フォトレジストパタ
ーン 6 第2のBPSG膜 6′第2のBPSG膜の一部 7、15 酸化層 8、16 アルミ合金配線層 13 BPSG膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 コンタクトホール内壁に第1の絶縁膜と
    第2の絶縁膜をスペーサ状に残したことを特徴とする半
    導体装置。
  2. 【請求項2】 半導体基板上に第1の絶縁膜を形成する
    工程と、前記第1の絶縁膜上に窒化シリコン膜を形成す
    る工程と、前記窒化シリコン膜上にコンタクトホール形
    成用フォトレジストパターンを形成する工程と、異方性
    エッチング法により前記窒化シリコン膜と前記第1の絶
    縁膜の厚みの少なくとも一部をエッチングする工程と、
    前記コンタクトホール形成用フォトレジストパターンを
    除去した後、前記第1の絶縁膜上とコンタクトホール形
    成部上に第2の絶縁膜を形成する工程と、異方性エッチ
    ング法により前記第2の絶縁膜と前記第1の絶縁膜をエ
    ッチングし、コンタクトホール内壁部に前記第1の絶縁
    膜の一部と前記第2の絶縁膜の一部をスペーサ状に残す
    と同時にコンタクトホールを開口する工程と、前記コン
    タクトホール底部に酸化層を形成する工程と、前記窒化
    シリコン膜を除去する工程と、前記第1の絶縁膜と前記
    第2の絶縁膜をリフローする工程と、前記コンタクトホ
    ール底部の酸化層を除去した後、金属配線層を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
JP26163892A 1992-09-30 1992-09-30 半導体装置およびその製造方法 Pending JPH06112151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26163892A JPH06112151A (ja) 1992-09-30 1992-09-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26163892A JPH06112151A (ja) 1992-09-30 1992-09-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06112151A true JPH06112151A (ja) 1994-04-22

Family

ID=17364681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26163892A Pending JPH06112151A (ja) 1992-09-30 1992-09-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06112151A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565381A (en) * 1994-08-01 1996-10-15 Microchip Technology Incorporated Method of removing sharp edges in a dielectric coating located above a semiconductor substrate and a semiconductor device formed by this method
US5714038A (en) * 1995-05-24 1998-02-03 Samsung Electronics Co., Ltd. Method for forming contact hole of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565381A (en) * 1994-08-01 1996-10-15 Microchip Technology Incorporated Method of removing sharp edges in a dielectric coating located above a semiconductor substrate and a semiconductor device formed by this method
US5714038A (en) * 1995-05-24 1998-02-03 Samsung Electronics Co., Ltd. Method for forming contact hole of semiconductor device

Similar Documents

Publication Publication Date Title
JPH0135495B2 (ja)
JPS618945A (ja) 半導体集積回路装置
JPH10135331A (ja) 半導体装置のコンタクトホール形成方法
JPH06112151A (ja) 半導体装置およびその製造方法
JP3520697B2 (ja) 半導体装置及びその製造方法
JPS61171151A (ja) 多層配線の製造方法
JP2699644B2 (ja) 半導体装置の製造方法
JPS6254427A (ja) 半導体装置の製造方法
JP3039447B2 (ja) 半導体装置の製造方法
JP2001358213A (ja) テーパ状スルーホールを有する半導体装置の製造方法
JPH06168906A (ja) 半導体装置とその製造方法
JPH01286442A (ja) 半導体装置の製造方法
JP2950857B2 (ja) 半導体装置の製造方法
JP2702010B2 (ja) 半導体装置の製造方法
JPH0697165A (ja) 半導体装置及びその製造方法
JPH04345054A (ja) 半導体装置及びその製造方法
JP2874216B2 (ja) 半導体装置およびその製造方法
JP2720179B2 (ja) 半導体装置およびその製造方法
JPH08153795A (ja) コンタクト孔の形成方法
JPH1167908A (ja) 半導体装置およびその製法
JP2630542B2 (ja) 半導体装置の製造方法
JPH06302596A (ja) 半導体装置の製造方法
JPH01302751A (ja) 半導体装置
JPH0194623A (ja) 多層配線半導体装置の製造方法
JP3342150B2 (ja) 半導体装置の製造方法