JPH01286442A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、第１の絶縁膜と第２の絶縁膜とリフロー膜と
が順次に積層されている領域にコンタクト部を有する半
導体装置の製造方法に関するものである。

〔発明の概要〕

本発明は、上記の様な半導体装置の製造方法において、
第２の絶縁膜に対して選択的にリフロー膜を等方性エツ
チングした後、第２の絶縁膜のみを等方性エツチングす
ることによって、コンタクト部に形成される電極の段差
被覆性が良く、信頼性の高い半導体装置を製造すること
ができる様にしたものである。

〔従来の技術〕

半導体装置では、コンタクト部に形成される電極の段差
被覆性を向上させるために、層間絶縁膜上にリフロー膜
を形成し、このリフロー膜のリフローによってコンタク
トホールの周囲に滑らかなテーパを形成することが行わ
れている。

また、眉間絶縁膜とリフロー膜との界面で電荷が発生す
るのを防止したり、例えばＳＲＡＭの高抵抗負荷の抵抗
値を安定させるために水素が活性領域へ浸入するのを阻
止したりするために、層間絶縁膜とリフロー膜との間に
５ｉＪｎ膜等を形成することが行われている。

第２図は、この様は半導体装置を製造する方法の一従来
例を示している。この−従来例では、第２Ａ図に示す様
に、Ｓｔ基体１１上に、ＰＳＧ膜やＳｉＯ□膜等である
層間絶縁膜１２とＳｉ３Ｎ、膜１３とＡｓ５Ｇ膜やＢＰ
ＳＧ膜等であるリフロー膜１４とをまず順次に積層させ
る。

リフロー膜１４上には、コンタクト部に対応する位置に
開口１５ａを有するエツチングマスク１５を形成する。

次に、ウェットエツチングによって、第２Ｂ図に示す様
に、Ｓｉ、Ｎ４膜１３には達しない深さまでリフロー膜
１４を等方性エツチングして、このリフロー膜１４にテ
ーパを形成する。

そして更に、ＲＩＥによって、残りのリフロー膜１４と
Ｓｉ３Ｎ４膜１３と層間絶縁ｇ！１２とを異方性エツチ
ングしてコンタクトホール１６を形成し、コンタクト部
１７を露出させる。

次に、エツチングマスク１５を除去し、熱処理によって
リフロー膜１４をリフローさせて、第２Ｃ図に示す様に
リフロー膜１４のテーパを滑らかにする。しかしこの時
、リフローのための熱処理によって、コンタクト部１７
にＳｉＯ□膜１８膜形８される。

従って、５ｉ０２膜１８をライトエッチで除去した後、
ＡＪのスパッタリング及びバターニングを行って、第２
Ｄ図に示す様に、コンタクト部１７にＡＡ’電極１９を
形成する。

〔発明が解決しようとする課題〕

ところが、５ｉｎ２膜１８を除去するためのライトエッ
チによって眉間絶８！膜１２やリフロー膜１４もエツチ
ングされるのに対して、５ｉＪ４膜１３はエツチングさ
れない。

このため、第２Ｄ図に示す様にＳｉ３Ｎ、膜１３の端縁
部がコンタクトホール１６内へ庇状に突出し、Ａｆ電極
１９の段差被覆性が良くなく、半導体装置の信頼性が低
い。

なお、低応力膜であるＰＳＧ膜は、ライトエッチによる
エツチング速度が速い。従って、このＰＳＧ膜を眉間絶
縁膜１２として用いると、５ｉＪａ膜１３の庇が更に大
きくなり、Ａｌ電極１９の段差被覆性が更に低下する。

また、バリアメタルとＡ１とで電極を形成した場合、バ
リアメタルの段差被覆性が良くないと、Ａｌスパイクに
よる接合リークを引き起こし、半導体装置の信顛性がや
はり低い。

〔課題を解決するための手段〕

本発明による半導体装置の製造方法は、コンタクト部１
７に対応する位置に開口１５ａを有するエツチングマス
ク１５をリフロー膜１４上に形成する工程と、前記エツ
チングマスク１５を用い且１第２の絶縁Ｍ１３に対して
選択的に前記リフロー膜１４を等方性エツチングする工
程と、前記エツチングマスク１５を用いて前記第２の絶
縁膜１３のみを等方性エツチングする工程と、前記エツ
チングマスク１５を用いて第１の絶縁膜１２を異方性エ
ツチングする工程と、前記エツチングマスク１５を除去
する工程と、この除去の後の熱処理によって前記リフロ
ー膜１４をリフローさせる工程と、前記熱処理による前
記コンタクト部１７における酸化膜１８をエツチングす
る工程とを夫々具備している。

〔作用〕

本発明による半導体装置の製造方法では、第２の絶縁膜
１３に対して選択的にリフロー膜１４を等方性エツチン
グした後、第２の絶縁膜１３のみを等方性エツチングし
ているので、第２の絶縁膜１３の端縁はエツチングマス
ク１５の開口１５ａに対応する位置よりも後退する。

従って、リフロー膜１４をリフローさせるための熱処理
によってコンタクト部１７にできた酸化膜１８をエツチ
ングしたとき、このエツチングによっては第２の絶縁膜
１３がエツチングさなくても、第２の絶縁膜１３の端縁
部がコンタクトホール１６内へ庇状に突出しない。

〔実施例〕

以下、本発明の一実施例を第１図を参照しながら説明す
る。

本実施例でも、第１Ａ図に示す工程までは、既述の一従
来例における第２Ａ図の工程までと同様に行う。

その後、本実施例でもウェットエツチングによってリフ
ロー膜１４を等方性エツチングしてこのリフロー膜１４
にテーパを形成するが、このウェットエツチングは、第
１Ｂ図に示す様に、５ｔＪ４膜１３に達する深さまで行
う。

このとき、リフロー膜１４をオーバエツチングしてもＳ
ｉ３Ｎ４膜１３はエツチングされないので、このウェッ
トエツチングの制御性は良い。

次に、反応性プラズマエツチングによって、Ｓｔ。

Ｎ４膜１３のみを等方性エツチングする。すると、第１
Ｃ図に示す様に、ＳｉＪ、膜１３の端縁は、エツチング
マスク１５の開口１５ａに対応する位置よりも後退する
。

次に、ＲＩＢによって、第１Ｄ図に示す様に、眉間絶縁
膜１２を異方性エツチングしてコンタクトホール１６を
形成し、コンタクト部１７を露出させる。

その後、既述の一従来例と同様に、第１Ｅ図に示す様に
エツチングマスク１５の除去及びリフロー膜１４のリフ
ローを行い、更に、第１Ｆ図に示す様にＳｉＯ□膜１８
のライトエッチ及びＩＩ電極１９の形成を行う。

しかし本実施例では、第１Ｃ図に示した工程で５ｉＪ４
膜１３の端縁をエツチングマスク１５の開口１５ａに対
応する位置よりも後退させているので、Ｓｉｎｇ膜１８
を除去するためのライトエッチを行っても、第１Ｆ図に
示す様に、５ｉＪ４膜１３の端縁部はコンタクトホール
１６内に庇状に突出しない。

従って本実施例では、第１Ｆ図からも明らかな様に、Ａ
Ｎ電極１９の段差被覆性が良く、この結果、半導体装置
の信頼性が高い。

〔発明の効果〕

本発明による半導体装置の製造方法では、第２の絶縁膜
の端縁部がコンタクトホール内へ庇状に突出しないので
、コンタクト部に形成される電極の段差被覆性が良く、
信鎖性の高い半導体装置を製造することができる。

【図面の簡単な説明】

第１図及び第２図は本発明の夫々−実施例及び−従来例
を順次に示す側断面図である。 なお図面に用いた符号において、 １２・−・−・−−−−−−・−０層間絶縁膜１３・・
・・−・−・−・−・−・５ｉＪａ　ｌ！１４−・・・
・・・・−・−・−・リフロー膜１５−・−・−・・・
−・・−−−−一エッチングマスク１５ａ　−−−−−
−−−−−−・・−・開口１６−−−−−−−−・・・
−〜−−−−−−−コンタクトホール１７・−・・−・
・・・・・・・・−・コンタクト部１８・−−−−一・
−・−・・−・・−・ＳｉＯ□膜である。

Claims (1)

1. 【特許請求の範囲】 　第１の絶縁膜と第２の絶縁膜とリフロー膜とが順次に
   積層されている領域にコンタクト部を有する半導体装置
   の製造方法において、 前記コンタクト部に対応する位置に開口を有するエッチ
   ングマスクを前記リフロー膜上に形成する工程と、 前記エッチングマスクを用い且つ前記第２の絶縁膜に対
   して選択的に前記リフロー膜を等方性エッチングする工
   程と、 前記エッチングマスクを用いて前記第２の絶縁膜のみを
   等方性エッチングする工程と、 前記エッチングマスクを用いて前記第１の絶縁膜を異方
   性エッチングする工程と、 前記エッチングマスクを除去する工程と、 この除去の後の熱処理によって前記リフロー膜をリフロ
   ーさせる工程と、 前記熱処理による前、記コンタクト部における酸化膜を
   エッチングする工程とを夫々具備する半導体装置の製造
   方法。