JPH0680644B2 - 高融点金属配線層の形成方法 - Google Patents
高融点金属配線層の形成方法Info
- Publication number
- JPH0680644B2 JPH0680644B2 JP7711188A JP7711188A JPH0680644B2 JP H0680644 B2 JPH0680644 B2 JP H0680644B2 JP 7711188 A JP7711188 A JP 7711188A JP 7711188 A JP7711188 A JP 7711188A JP H0680644 B2 JPH0680644 B2 JP H0680644B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- refractory metal
- wiring layer
- gas
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に於ける高融点金属配線層の形成方
法に関する。
法に関する。
〔従来の技術〕 従来、半導体装置の集積度の向上に伴ない、半導体チッ
プ上の配線層の幅も狭くするような微細化の傾向が益々
強くなってきた。このため、配線層の断面も設計値を確
保するようにエッチング工程で精密に形成することが要
求されてきている。
プ上の配線層の幅も狭くするような微細化の傾向が益々
強くなってきた。このため、配線層の断面も設計値を確
保するようにエッチング工程で精密に形成することが要
求されてきている。
例えば、配線層のドライエッチング方法による形成方法
として、例えば、1986年11月の第８回ドライプロセスシ
ンポジウムII−Ｉの30〜35頁にわたり報告されている
「マイクロ波プラズマエッチングにおけるチョッピング
法を用いた新側壁保護技術」がある。この方法は、側壁
保護効果を有するアンモンニアガスと六ふっ化ガスとで
交互にドライエッチングすることによって、横方向のエ
ッチング量を抑えて配線層を形成する方法である。実際
に、この方法で、エッチングしてみた結果を図面で示す
と、以下の結果になった。第３図は従来の方法によるエ
ッチング超過時間と横方向エッチング量を示すグラフで
ある。
として、例えば、1986年11月の第８回ドライプロセスシ
ンポジウムII−Ｉの30〜35頁にわたり報告されている
「マイクロ波プラズマエッチングにおけるチョッピング
法を用いた新側壁保護技術」がある。この方法は、側壁
保護効果を有するアンモンニアガスと六ふっ化ガスとで
交互にドライエッチングすることによって、横方向のエ
ッチング量を抑えて配線層を形成する方法である。実際
に、この方法で、エッチングしてみた結果を図面で示す
と、以下の結果になった。第３図は従来の方法によるエ
ッチング超過時間と横方向エッチング量を示すグラフで
ある。
上述した高融点金属材料のドライエッチング方法では、
エッチング時間を超過したとき、第３図に示すように、
横方向のエッチグ量が大きく、例えば、エッチング時間
が100秒を過ぎると、横方向のエッチング量が0.1μｍを
超えてしまう。従って、設計通りの微細な配線層の製造
が出来ないという問題がある。
エッチング時間を超過したとき、第３図に示すように、
横方向のエッチグ量が大きく、例えば、エッチング時間
が100秒を過ぎると、横方向のエッチング量が0.1μｍを
超えてしまう。従って、設計通りの微細な配線層の製造
が出来ないという問題がある。
本発明の目的は、横方向のエッチング量をより少なくし
てより微細な高融点金属配線層の形成方法を提供するこ
とである。
てより微細な高融点金属配線層の形成方法を提供するこ
とである。
本発明の高融点金属配線層の形成方法は、半導体基板上
に形成された高融点金属層を選択的にエッチングして形
成する高融点金属配線層の形成方法において、前記高融
点金属層を第一工程にて六ふっ化硫黄ガスとクロロカー
ボン系あるいはフロロクロロカーボン系ガスの混合ガス
でドライエッチングし、前記第一の工程に続く第二の工
程にてフロロクロロカーボン系のガスと窒素ガスの混合
ガスでドライエッチングして高融点金属配線層を形成す
ることを含んで構成される。
に形成された高融点金属層を選択的にエッチングして形
成する高融点金属配線層の形成方法において、前記高融
点金属層を第一工程にて六ふっ化硫黄ガスとクロロカー
ボン系あるいはフロロクロロカーボン系ガスの混合ガス
でドライエッチングし、前記第一の工程に続く第二の工
程にてフロロクロロカーボン系のガスと窒素ガスの混合
ガスでドライエッチングして高融点金属配線層を形成す
ることを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの半導体チップの断面図である。まず、第１図（ａ）
に示すように、半導体基板１の上に、CVD法により、酸
化膜２を成長させる。次に、CVD法により、酸化膜２の
上に、厚さ400nm程度のゲート電極用の高融点金属材
料、例えば、タングステン層３を形成する。次に、半導
体基板上にレジストを塗布して、レジスト層を形成し、
選択的にエッチング処理して、レジスト層４を形成す
る。次に、第１図（ｂ）に示すように、例えば、平行平
板型の反応性ドライエッチグ装置を用いて、第一工程の
エッチングで、六ふっ化硫黄とフロロクロロカーボン系
のガス、例えば、CCL3Fガスとを、2:1の割合で混合した
ガスを使用して、条件を、例えば、流量40cm3/minで装
置のチャンバー内に導入し、圧力を6.67Paに維持し、高
周波電力を500Wを印加してエッチングを行なう。タング
ステン層３が、例えば、厚さの75〜90％がエッチングさ
れたときエッチングを終了する。次に、第一の工程に引
続き第二の工程で、第１図（ｃ）に示すように、フロロ
クロロカーボン系のガス、CCL3Fガスと窒素ガスとを3:1
に混合し、流量70cm2/minで、装置のチャンバー内に導
入し、圧力を、例えば、24Paに維持して、高周波電力を
800Wを印加して、約３分間エッチングして酸化膜２の上
に残ったタングステン層３を完全に除去する。実際は、
この酸化膜２の上に残ったタングステン層３を完全に除
去するのに、約90秒近くのエッチング超過時間を含んで
いる。ここで、エッチング超過時間は、タングステン層
３が酸化膜２上からなくなる時点を、エンドポイントデ
ィテクターで検知し、その時点からの時間をエッチング
超過時間としている。
めの半導体チップの断面図である。まず、第１図（ａ）
に示すように、半導体基板１の上に、CVD法により、酸
化膜２を成長させる。次に、CVD法により、酸化膜２の
上に、厚さ400nm程度のゲート電極用の高融点金属材
料、例えば、タングステン層３を形成する。次に、半導
体基板上にレジストを塗布して、レジスト層を形成し、
選択的にエッチング処理して、レジスト層４を形成す
る。次に、第１図（ｂ）に示すように、例えば、平行平
板型の反応性ドライエッチグ装置を用いて、第一工程の
エッチングで、六ふっ化硫黄とフロロクロロカーボン系
のガス、例えば、CCL3Fガスとを、2:1の割合で混合した
ガスを使用して、条件を、例えば、流量40cm3/minで装
置のチャンバー内に導入し、圧力を6.67Paに維持し、高
周波電力を500Wを印加してエッチングを行なう。タング
ステン層３が、例えば、厚さの75〜90％がエッチングさ
れたときエッチングを終了する。次に、第一の工程に引
続き第二の工程で、第１図（ｃ）に示すように、フロロ
クロロカーボン系のガス、CCL3Fガスと窒素ガスとを3:1
に混合し、流量70cm2/minで、装置のチャンバー内に導
入し、圧力を、例えば、24Paに維持して、高周波電力を
800Wを印加して、約３分間エッチングして酸化膜２の上
に残ったタングステン層３を完全に除去する。実際は、
この酸化膜２の上に残ったタングステン層３を完全に除
去するのに、約90秒近くのエッチング超過時間を含んで
いる。ここで、エッチング超過時間は、タングステン層
３が酸化膜２上からなくなる時点を、エンドポイントデ
ィテクターで検知し、その時点からの時間をエッチング
超過時間としている。
第２図は本発明の一実施例によるエッチング超過時間と
横方向エッチング量を示すグラフである。このグラフか
らわかるように、150秒のエッチング超過時間を行なっ
ても、横方向のエッチング量は、わずか0.05μｍであ
る。
横方向エッチング量を示すグラフである。このグラフか
らわかるように、150秒のエッチング超過時間を行なっ
ても、横方向のエッチング量は、わずか0.05μｍであ
る。
この実施例では、タングステン層をエッチングして電極
層を形成する場合を述べたが、その他の高融点金属材料
をエッチングして電極を形成する場合にも本発明の方法
を適用出来る。例えば、タングステンシリサイドと多結
晶層との二層構造の金属層にも適用出来る。
層を形成する場合を述べたが、その他の高融点金属材料
をエッチングして電極を形成する場合にも本発明の方法
を適用出来る。例えば、タングステンシリサイドと多結
晶層との二層構造の金属層にも適用出来る。
以上説明したように、本発明は、第一の工程で速度の早
いエッチングを行ない、引続き第二の工程で横方向のエ
ッチングを抑えて電極層をエッチングして精密に加工出
来るので、より微細な配線層が得られるという効果があ
る。
いエッチングを行ない、引続き第二の工程で横方向のエ
ッチングを抑えて電極層をエッチングして精密に加工出
来るので、より微細な配線層が得られるという効果があ
る。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの半導体チップの断面図、第２図は本発明の一実施例
によるエッチング超過時間と横方向エッチング量を示す
グラフ、第３図は従来の方法によるエッチング超過時間
と横方向エッチング量を示すグラフである。 １……半導体基板、２……酸化膜、３タングステン層、
４……レジスト層。
めの半導体チップの断面図、第２図は本発明の一実施例
によるエッチング超過時間と横方向エッチング量を示す
グラフ、第３図は従来の方法によるエッチング超過時間
と横方向エッチング量を示すグラフである。 １……半導体基板、２……酸化膜、３タングステン層、
４……レジスト層。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｊ 9277−4Ｍ 21/3205
Claims (1)
- 【請求項１】半導体基板上に形成された高融点金属層を
選択的にエッチングして形成する高融点金属配線層の形
成方法において、前記高融点金属層を第一工程にて六ふ
っ化硫黄ガスとクロロカーボン系あるいはフロロクロロ
カーボン系ガスの混合ガスでドライエッチングし、前記
第一の工程に続く第二の工程にてフロロクロロカーボン
系のガスと窒素ガスの混合ガスでドライエッチングして
高融点金属配線層を形成することを特徴とする高融点金
属配線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7711188A JPH0680644B2 (ja) | 1988-03-29 | 1988-03-29 | 高融点金属配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7711188A JPH0680644B2 (ja) | 1988-03-29 | 1988-03-29 | 高融点金属配線層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01248522A JPH01248522A (ja) | 1989-10-04 |
| JPH0680644B2 true JPH0680644B2 (ja) | 1994-10-12 |
Family
ID=13624676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7711188A Expired - Lifetime JPH0680644B2 (ja) | 1988-03-29 | 1988-03-29 | 高融点金属配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680644B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496223A (ja) * | 1990-08-03 | 1992-03-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3028927B2 (ja) * | 1996-02-16 | 2000-04-04 | 日本電気株式会社 | 高融点金属膜のドライエッチング方法 |
| KR100445060B1 (ko) * | 1997-06-30 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체장치의금속배선형성방법 |
-
1988
- 1988-03-29 JP JP7711188A patent/JPH0680644B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01248522A (ja) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267012A (en) | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer | |
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| US4698128A (en) | Sloped contact etch process | |
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| US5994234A (en) | Method for dry-etching a polycide film | |
| JPH09129622A (ja) | 炭化ケイ素のエッチング方法 | |
| US6209551B1 (en) | Methods and compositions for post-etch layer stack treatment in semiconductor fabrication | |
| JPH0680644B2 (ja) | 高融点金属配線層の形成方法 | |
| JP3623075B2 (ja) | Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法 | |
| US6087264A (en) | Methods for patterning microelectronic structures using chlorine and oxygen | |
| US5837616A (en) | Dry etching method for aluminum alloy and etching gas therefor | |
| JP3191896B2 (ja) | 半導体装置の製造方法 | |
| US5670017A (en) | Method of manufacturing semiconductor device | |
| JP2824584B2 (ja) | ドライエツチング方法 | |
| JPH05343363A (ja) | ドライエッチング方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JP3385729B2 (ja) | プラズマエッチング方法 | |
| JPH09246245A (ja) | 半導体装置の製造方法 | |
| JPH0845907A (ja) | 半導体装置のプラズマ処理方法 | |
| JP3000593B2 (ja) | エッチング方法 | |
| JP2725695B2 (ja) | 半導体装置の製造方法 | |
| JP3143949B2 (ja) | ドライエッチング方法 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| EP0704105A1 (en) | Method of manufacturing a semiconductor device with a semiconductor body having a surface provided with a multilayer wiring structure | |
| JP3033128B2 (ja) | ドライエッチング方法 |