JPH07335634A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07335634A
JPH07335634A JP6145729A JP14572994A JPH07335634A JP H07335634 A JPH07335634 A JP H07335634A JP 6145729 A JP6145729 A JP 6145729A JP 14572994 A JP14572994 A JP 14572994A JP H07335634 A JPH07335634 A JP H07335634A
Authority
JP
Japan
Prior art keywords
gas
etching
semiconductor device
boron trichloride
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6145729A
Other languages
English (en)
Other versions
JP2727966B2 (ja
Inventor
Kazuyoshi Yoshida
和由 吉田
Hidenobu Miyamoto
秀信 宮本
Eiji Igawa
英治 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6145729A priority Critical patent/JP2727966B2/ja
Publication of JPH07335634A publication Critical patent/JPH07335634A/ja
Priority to US08/814,699 priority patent/US5792710A/en
Application granted granted Critical
Publication of JP2727966B2 publication Critical patent/JP2727966B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

(57)【要約】 【目的】ガス種を削減し、シリサイドエッチング残渣の
無い、下地ポリSiに対して選択比の高い、異方性エッ
チングを行う半導体装置の製造方法の提供。 【構成】半導体基板上にシリコン酸化膜を介して形成さ
れた高融点金属シリサイドを、フォトレジストパターン
をマスクとしてハロゲン含有ガスを用いて異方性エッチ
ングを行なう半導体装置の製造方法であって、ハロゲン
含有ガスが、三塩化ホウ素ガスを主成分とし、塩素ガス
又は臭化水素ガスのいずれか一を副成分として含むこと
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に高融点金属シリサイド配線や、シリサイド
/多結晶シリコン構造の配線を有する半導体装置の製造
方法に関する。
【0002】
【従来の技術】近年、半導体デバイスの高集積化にとも
ない、より微細なパターンを精度良く加工する技術が要
求されている。加工するパターンの微細化により、配線
の抵抗が増大し、このことが半導体デバイスの特性を劣
化させる可能性がある。このため、低抵抗の材料を精度
良く加工する技術が必要となってきている。
【0003】例えばポリシリコン(「ポリSi」と記
す)はリン(P)やホウ素(B)がドープされて低抵抗
とされるが、高密度化、高集積化とともに、抵抗値の条
件を満足することが材料の性質上困難となってきてい
る。また、抵抗値が低く高融点のシリサイドや金属をゲ
ート電極として直接用いるには、集積回路プロセスの要
求する諸条件(ゲート酸化膜との非反応性、化学的安定
性、加工性等)の点で問題があり、このため、金属シリ
サイドとポリSiの二重構造であるポリサイド構造が用
いられ、シリサイド層の電気伝導度が増大し、またポリ
サイド構造によって、シリサイドとゲート酸化膜との反
応を防ぐことができる。
【0004】現在、最も一般的にタングステンポリサイ
ド(WSix/ポリSi)がゲート電極および配線材料
として用いられている。特に、シリコン酸化膜上のタン
グステンポリサイド層のドライエッチングにおいては、
寸法精度、形状の垂直性、シリコン酸化膜との選択比の
向上が望まれている。
【0005】通常、WSix層のエッチング条件では、
シリコン酸化膜との選択比が低く、シリコン酸化膜の信
頼性を低下させるため、WSix層とポリSi層とでエ
ッチングステップを切り替える2ステップエッチングを
用いている。
【0006】この場合、エッチングの制御性、加工性を
考慮すると、ポリSiエッチング速度に対するWSix
エッチング速度の比(即ち、WSix/ポリSi選択
比)の高いことが望まれる。この選択比が低いと、エッ
チング残渣が生じる可能性があり、この残渣はショート
などの問題を引き起こし、半導体デバイスの信頼性を低
下させる。
【0007】また、パターンの微細化にともない、ゲー
ト電極抵抗が増大するため、タングステンポリサイドの
WSix層を厚くしポリSi層を薄くして、低抵抗化を
図ることが検討されている。
【0008】このため、WSix/ポリSi選択比の高
いことがますます重要となってきている。また、ゲート
電極、配線材料自身の低抵抗化も検討され、WSix
かわる低抵抗のゲート電極および配線材料として、チタ
ンシリサイド(TiSix)、モリブデンシリサイド
(MoSix)等が検討されている。
【0009】従来、半導体基板にシリコン酸化膜を介し
て形成されたシリサイド(特にWSix、MoSix)/
ポリSi構造をエッチングしてゲート電極を形成する際
に、シリサイド部分のエッチングガスとして、例えば特
開昭62−176134号公報(以下「従来例」とい
う)に記載されるように、HCl、Cl2、BCl3混合
ガスを基本ガスとして、フッ素含有ガス(例えばN
3、CF4)の添加が用いられている。
【0010】以下図を用いて従来例を説明する。
【0011】図12に、HCl、Cl2、BCl3混合ガ
スを基本ガスとして、シリサイドをエッチングする従来
例の工程断面図を示す。従来例では、ゲート酸化物層の
ような下層酸化物への選択性があるHCl、Cl2ガス
化学を下層ポリSiエッチング時に使用している。この
ためシリサイドのエッチング時のHCl、Cl2、BC
3混合ガスの使用は、真空を切ること無しに同じ容器
内で本質的にポリサイド/ポリSiの連続エッチングが
可能であるとしている。しかし、シリサイドのエッチン
グ時とポリSiのエッチング時に異なるガス化学を使用
しても、シリサイドのエッチングをポリSiのエッチン
グ間に排気、置換ステップを組み込めば、真空を切るこ
と無しにエッチングすることは可能である。
【0012】図12の構造のエッチング特性の例を図1
3に示す。図13は、WSix27とポリSi28の添
加ガス(CF4+O2)流量に対するエッチング速度を示
している。
【0013】図13から、添加ガス流量の増大と共に、
WSIx/ポリSiの選択比が向上することがわかる。
WSix/ポリSi選択比の向上は、清浄で繊維の無
い、つまり残渣の無いエッチングを供給する。
【0014】ここで、エッチング残渣の生じる要因とし
て、WSixエッチング速度よりもポリSiエッチング
速度の方が速い、即ち、WSix/ポリSi選択比の低
いことが上げられている。そして、残渣の生じない条件
として、WSix/ポリSi選択比が2以上であること
が必要であるとしている。
【0015】従来例では、ポリサイドとして特にWSi
x、MoSixについて詳しく調べられているが、更にチ
タンポリサイド(TiSix/ポリSi)に関してもデ
ータを示している。従来例には、チタンポリサイドにつ
いて、HCl、BCl3、Cl2混合ガスを基本ガスと
し、混合比をBCl3:Cl2≧1:1とすることで残渣
の無いエッチングが行えることが開示されている。な
お、従来例によれば、残渣の生じるBCl3:Cl2
1:1の領域でもTiSix/ポリSi選択比は2以上
である。
【0016】表1に典型的なポリサイドエッチング条件
を、表2に、特にWSi2、MoSi2のエッチング条件
を示す。表1からポリサイドエッチング時には、少なく
とも3種類のガスが使用される。エッチング機構の簡易
性の点からできるだけ少ないガスでエッチングをするこ
とが望ましい。
【0017】
【表1】
【0018】
【表2】
【0019】
【発明が解決しようとする課題】前記従来例では、シリ
サイドのエッチングガスとしてHCl、Cl2、BCl3
の混合ガスを基本ガスとし、さらにフッ素系ガスの添加
を使用して、残渣のない異方性エッチングを実現してい
るが、使用するガス種が多くガス系としては複雑であ
る。このようにガス種が多いと、エッチング制御が難し
くなり、エッチング機構の簡易性の点からできるだけ少
ないガスでエッチングをすることが望ましい。
【0020】また前記従来例では、BCl3:Cl2を変
えた場合のシリサイド/ポリSi選択比が示されている
が、ウェハー上に残渣を残さない清浄なエッチングを提
供するには、HClは不可欠とされ、使用するガス種は
少なくとも3種必要とされる。
【0021】そして、前記従来例では、残渣はシリサイ
ドとポリSiのエッチング速度差に起因するものであ
り、シリサイド/ポリSi選択比が2以上であればエッ
チング残渣が生じないとしているが、チタンシリサイド
の場合には、TiSix/ポリSi選択比が2以上とい
う事実から、残渣発生の要因はチタンシリサイド、ポリ
Siのエッチング速度差に起因するものではない。実際
に、チタンシリサイド層のエッチング途中でエッチング
を止めても残渣は生じている。
【0022】一方で、チタンシリサイドと下層のポリS
iとのエッチング選択比が高くないと、マイクロローデ
ィングに起因するパターンの加工不良が生じてしまう。
ここで、マイクロローディングとは、パターンの粗密に
よってエッチング速度が異なる現象をいい、このマイク
ロローディングにより、パターンとパターンの間隔が狭
くエッチングされる領域が狭くなった箇所では、残され
るべきパターンが孤立しており、その周囲のエッチング
領域が広いところに比べてエッチング速度が遅くなる。
配線パターンの配置には設計上の制約から粗密は不可避
であるが、オーバーエッチングを行なうことにより、エ
ッチング速度の遅い密なパターンの加工が可能とされ
る。そのためには、下地とのエッチング選択比が高くな
ければならず、即ち、シリサイドエッチング時に下地の
ポリSiのエッチング速度は低くなければならない。
【0023】従って、本発明は、上記従来の課題を解決
するものであり、ガス種を削減し簡便なガス系を用いる
ことを可能とし、且つシリサイドエッチング残渣の無
い、更に下地ポリSiに対して選択比の高い、異方性エ
ッチングを行う半導体装置の製造方法を提供することを
目的とする。本発明は、以下で明らかとされるように、
好ましくは、チタンシリサイド(TiSix)エッチン
グにおいて、下地ポリSiに対して選択比の高く、また
残渣の無い異方性エッチングを行う半導体装置の製造方
法を提供するものである。
【0024】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、半導体基板上にシリコン酸化膜を介して
形成された高融点金属シリサイドを、フォトレジストパ
ターンをマスクとしてハロゲン含有ガスを用いて異方性
エッチングを行なう半導体装置の製造方法であって、前
記ハロゲン含有ガスが、三塩化ホウ素ガスを主成分と
し、塩素ガス又は臭化水素ガスのいずれか一を副成分と
して含むことを特徴とする半導体装置の製造方法を提供
する。
【0025】また、本発明の半導体装置の製造方法にお
いては、前記ハロゲン含有ガスが、三塩化ホウ素ガスを
25%以上含有し、残部が臭化水素ガスであることを特
徴とする。
【0026】さらに、本発明は、半導体基板上にシリコ
ン酸化膜を介して形成された高融点金属シリサイドを、
フォトレジストパターンをマスクとしてハロゲン含有ガ
スを用いて異方性エッチングを行なう半導体装置の製造
方法であって、前記ハロゲン含有ガスが、三塩化ホウ素
ガスと、塩素ガス又は臭化水素ガスのいずれか一とを含
み、更に、希ガスを添加することを特徴とするものであ
る。
【0027】そして本発明は、その好適な態様として、
半導体基板上にシリコン酸化膜を介して形成されたチタ
ンシリサイド膜又はチタンシリサイド/多結晶シリコン
の積層膜を、フォトレジストパターンをマスクとして反
応性イオンエッチング装置でエッチングする際に、チタ
ンシリサイド膜のエッチングガスとして、三塩化ホウ素
ガスと塩素との混合ガスを用い、三塩化ホウ素の流量を
全ガス流量に対して50%以上として、異方性エッチン
グを行うことを特徴とするものである。
【0028】また本発明は、その好適な態様として、半
導体基板上にシリコン酸化膜を介して形成されたチタン
シリサイド膜又はチタンシリサイド/多結晶シリコンの
積層膜を、フォトレジストパターンをマスクとして反応
性イオンエッチング装置でエッチングする際に、チタン
シリサイド膜のエッチングガスとして、三塩化ホウ素と
臭化水素との混合ガスを用い、三塩化ホウ素の流量を全
ガス流量に対して25%以上として、異方性エッチング
を行うことを特徴とするものである。
【0029】
【作用】本発明は、半導体基板上にシリコン酸化膜(S
iO2)を介して形成された、好ましくはチタンポリサ
イド層をマスクを用いてエッチングする際に、チタンシ
リサイド(TiSix)層のエッチングに三塩化ホウ素
(BCl3)を含むガスをエッチングガスとして用い、
残渣の無い異方性エッチングを可能としている。また、
本発明によれば、シリサイドエッチング用のハロゲン含
有ガスのガス種を2種にまで削減し、シリサイドエッチ
ング速度/ポリSiエッチング速度の比(選択比)の増
大を可能としている。さらに、本発明においては、好ま
しくはヘリウム等の希ガスを添加することにより、プラ
ズマが広がり、エッチングの均一性が向上する。
【0030】
【実施例】図2は通常用いられている平行平板型反応性
イオンエッチング(RIE)装置の概念図である。7は
エッチングガスの供給と電極とを兼ねる上部電極、8は
真空容器、9はRF電源、10はマッチングボックス、
11は試料12を載置するステージを兼ねる下地電極を
示す。
【0031】図1(A)、(B)は、RIE装置を用い
てチタンポリサイド構造のチタンシリサイド層をエッチ
ングする一実施例を示す工程順を説明するための断面図
である。図1(A)は、エッチング前の試料断面の構造
を示し、図1(B)は、シリサイドエッチング後の試料
断面の構造を示している。
【0032】以下、これらの図を参照しながら実施例に
ついて説明する。
【0033】エッチングを行う前の試料は、図1(A)
に示されるように、半導体基板1に熱酸化により厚さ1
00⌒のSiO2膜2を形成し、その上に例えばCVD
法により厚さ1500⌒のポリSi層3を形成し、必要
であればリン(P)をドープし、次に例えばスパッタ法
により厚さ1500⌒のTiSix層4を形成し、チタ
ンシリサイド(TiSix)層4の上にTiSix層とポ
リSi層をエッチングしてゲート電極を形成するための
厚さ1μm、幅0.4μmのレジストマスク5を形成し
て、作製される。
【0034】図1(A)に示される試料を図2に示した
RIE装置に配置して、様々なエッチングガスを供給し
て、レジストマスク5をマスクにしてチタンシリサイド
(TiSix)層4とポリSi層3のドライエッチング
を行った。
【0035】その際、圧力、RFパワー、下部電極温度
は表3に示すように一定でガス種のみを変えて行った。
エッチングガスの総流量は100sccmとした。
【0036】
【表3】
【0037】
【実施例1】まず、本発明の第1の実施例として、図3
に、エッチングガスとして、三塩化ホウ素(BCl3
および塩素(Cl2)の混合ガスを用いた場合におい
て、三塩化ホウ素(BCl3)流量を変えたときのチタ
ンシリサイド(TiSix)およびポリSiのエッチン
グ速度13、14を示し、図4に、TiSix/ポリS
i選択比15を示す。
【0038】図3に示すように、三塩化ホウ素(BCl
3)流量の増加と共にチタンシリサイド(TiSix)お
よびポリSiのエッチング速度13、14は減少する。
エッチング速度は、塩素(Cl2)流量によって決定さ
れ、三塩化ホウ素(BCl3)100%ではほとんどエ
ッチングは進行しない。
【0039】また、図4に示すように、TiSix/ポ
リSi選択比15は三塩化ホウ素(BCl3)100%
の場合を除けば、三塩化ホウ素(BCl3)0%でも2
以上であり、三塩化ホウ素(BCl3)を増加すると3
近くになる。
【0040】このときの形状を観察すると、全ての場合
で異方性であるが、三塩化ホウ素(BCl3)0%と2
5%では残渣が生じていた。その密度は25%の方が少
ない。
【0041】三塩化ホウ素(BCl3)ガスには残渣を
抑制する効果があり、三塩化ホウ素(BCl3)ガスを
混合比を50%以上とすることで残渣無しの異方性形状
が得られる。被エッチング面が平面状の状態でエッチン
グは進行する。
【0042】また、マイクロローディングが生じる場合
でも、TiSix/ポリSi選択比が3と高いため、オ
ーバーエッチングを行うことでマイクロローディングを
実質的に低減できる。
【0043】三塩化ホウ素(BCl3)ガスの混合比が
50%の時の、TiSixのエッチング速度は3650
⌒/min.、ポリSiのエッチング速度は1260⌒
/min.、選択比は2.9である。
【0044】一方、図5及び図7は、比較例として、通
常タングステンシリサイド(WSix)エッチングに用
いられるSF6、Cl2混合ガスと、HBr、Cl2混合
ガスを用いた場合のTiSixおよびポリSiのエッチ
ング速度(16、17;19、20)をそれぞれ示して
いる。
【0045】また、図6及び図8に、SF6、Cl2混合
ガスとHBr、Cl2混合ガスを用いた場合のTiSix
/ポリSi選択比18、21をそれぞれ示す。
【0046】図5に示すように、SF6流量の増加と共
に、TiSixのエッチング速度16は減少し、ポリS
iのエッチング速度17は増加するため、選択比18は
図6に示されるように減少する。SF6流量の増加とと
もに形状ではサイドエッチングが増大する。また、残渣
はSF6流量に無関係であり、全ての場合に生じる。
【0047】HBr、Cl2混合ガスでは、図7に示さ
れるようにTiSixエッチング速度19はHBr流量
の増加と共に徐々に減少し、ポリSiエッチング速度2
0は、ほぼ一定である。このため、選択比21は図8の
ように低下する。形状は、全て異方的であるが、残渣は
HBr流量と共に増加する。
【0048】
【実施例2】次に、本発明の第2の実施例としてエッチ
ングガスとして、三塩化ホウ素(BCl3)、臭化水素
(HBr)混合ガスを使用した場合の、BCl3流量を
変えたときのTiSixおよびポリSiエッチング速度
22、23を図9に、TiSix/ポリSi選択比24
を図10に示す。
【0049】TiSixおよびポリSiエッチング速度
はBCl3流量の増加と共に減少する。選択比はBCl3
0%のときは1であるが、BCl325%で2となる。
しかし、さらにBCl3流量を増加しても選択比は2か
ら変化しない。
【0050】形状は、全ての場合で異方的であるが、B
Cl3流量と共にマイクロローディングが増加する。
【0051】残渣はBCl30%では生じるが、BCl3
25%以上で生じない。BCl3、HBr混合ガスで
も、BCl3ガスは残渣を抑制する効果があり、BCl3
流量25%以上で残渣無しで異方的形状が得られる。混
合比25%の時のTiSixエッチング速度は4225
⌒/min.、ポリSiエッチング速度は2252⌒/
min.、選択比は1.9である。
【0052】
【比較結果】異なるガスを用いたときのTiSix/ポ
リSi選択比の比較例を図11に、エッチング残渣の有
無を表4に示す。図11、表4から、三塩化ホウ素(B
Cl3)ガスには、対ポリSiとの選択比の向上とエッ
チング残渣の抑制に効果がある。また、表4に示すよう
に、三塩化ホウ素(BCl3)は、BCl3とCl2混合
ガスの場合に50%以上で、またBCl3とHBr混合
ガスの場合には25%以上でエッチング残渣が生じな
い。これに対して、SF6/Cl2、CF4/Cl2、HB
r/Cl2ではすべての混合比においてエッチング残渣
が生じている。また、本発明の第1、第2の実施例はT
iSix/ポリSi選択比が大きく、オーバーエッチン
グを行うことでマイクロローディングを実質的に低減で
きる。図11に示すように、第1、第2の実施例とも三
塩化ホウ素(BCl3)が全ガス流量の略75%程度ま
でTiSix/ポリSiは高い値を保つ。
【0053】
【表4】
【0054】なお、本発明の第1の実施例は、第2の実
施例よりTiSix/ポリSi選択比が大きい。しか
し、第2の実施例は、チェンバーやそれに付着した汚染
物をエッチングすることがないため、汚染が生じないと
いう利点を有する。
【0055】
【実施例3】本発明の第3の実施例として、BCl3
Cl2混合ガス、又はBCl3、HBr混合ガス中にヘリ
ウム(He)を添加すると、プラズマが広がり、エッチ
ングの均一性が向上し、残渣は生じない。なおHeガス
の添加量は全体の50%程度までとされる。
【0056】上述のようにTiSix/ポリSi選択比
が2以上でも、残渣はシリサイドエッチング時に生じ
る。また、BCl3ガスを添加し、流量を増加すること
で残渣は低減される。BCl3ガスのエッチング機構
は、イオン性が主体である。このため、チタンシリサイ
ド膜中にTi、Siとの酸化物のグレインが存在してい
る可能性があり、この酸化物のグレインがマイクロマス
クとなって残渣が生じていると考えられる。
【0057】BCl3、Cl2混合ガス、又はBCl3
HBr混合ガスに均一性向上などの目的のために、第3
のガスとしてHeなどの希ガスを添加しても残渣無しの
異方性エッチングは実現される。
【0058】以上、本発明を上記各種実施例に即して説
明したが、本発明は、上記実施態様に限定されるもので
なく、本発明の原理に準ずる各種態様を含むことは勿論
である。例えば、圧力、RFパワー、下部電極温度など
のパラメータは表3に限定されたものではなく、エッチ
ング形状の最適化などのために変えることも可能であ
る。また、本発明は、上記実施例で説明したRIE装置
に限定されるものではなく、他のエッチング装置にも適
用可能である。さらに、上記実施例では、WSixにか
わる低抵抗のゲート電極および配線材料として着目され
つつある、チタンシリサイドを例に説明したが、本発明
はチタンシリサイド以外の高融点金属シリサイドにも同
様にして適用可能である。
【0059】
【発明の効果】以上説明したように、本発明によれば、
従来例と比較してガス種を大幅に削減することを可能と
し、残渣無しの異方性エッチングを可能としている。ま
た、本発明によれば、シリサイドエッチング速度/ポリ
Siエッチング速度の比(選択比)の増大を可能とし、
このため簡易なガス種によりながら、ポリサイド構造の
エッチングにおいて、エッチングプロセスのマージン、
制御性、さらに微細加工性が向上し、マイクロローディ
ングに対してもオーバーエッチングを行うことでこれを
実質的に低減することが可能である。さらに、本発明に
おいては、希ガスを添加することにより、プラズマが広
がり、エッチングの均一性が向上するという効果を奏す
る。
【図面の簡単な説明】
【図1】本発明の実施例の工程順断面図である。(A)
はエッチング前試料構造であり、(B)はチタンシリサ
イドエッチング後試料構造を示す図である。
【図2】反応性イオンエッチング(RIE)装置の概念
図である。
【図3】本発明の一実施例における、BCl3、Cl2
合ガスのBCl3流量を変えた場合のTiSixおよびポ
リSiエッチング速度を示す図である。
【図4】本発明の一実施例における、BCl3、Cl2
合ガスのBCl3流量を変えた場合のTiSix/ポリS
iエッチング速度の比(選択比)を示す図である。
【図5】比較例として、SF6、Cl2混合ガスのSF6
流量を変えた場合のTiSixおよびポリSiエッチン
グ速度を示す図である。
【図6】比較例として、SF6、Cl2混合ガスのSF6
流量を変えた場合のTiSix/ポリSiエッチング速
度の比(選択比)を示す図である。
【図7】比較例として、HBr,Cl2混合ガスのHB
r流量を変えた場合のTiSixおよびポリSiエッチ
ング速度を示す図である。
【図8】比較例として、HBr,Cl2混合ガスのHB
r流量を変えた場合のTiSix/ポリSiエッチング
速度の比(選択比)を示す図である。
【図9】本発明の別の実施例における、BCl3、HB
r混合ガスのBCl3流量を変えた場合のTiSixおよ
びポリSiエッチング速度を示す図である。
【図10】本発明の別の実施例における、BCl3、H
Br混合ガスのBCl3流量を変えた場合のTiSix
ポリSiエッチング速度の比(選択比)を示す図であ
る。
【図11】異なるガス系を使用したときの混合比に対す
るTiSix/ポリSiエッチング速度の比(選択比)
を示す図である。
【図12】従来例の試料構造を示す図である。
【図13】従来例のタングステンシリサイドのエッチン
グ特性を示す図である。
【符号の説明】
1 半導体基板 2 シリコン酸化膜 3 ポリシリコン 4 チタンシリサイド 5 レジストマスク 6 残渣 7 上部電極 8 真空容器 9 RF電源 10 マッチングボックス 11 下部電極 12 試料 26 シリサイド
【手続補正書】
【提出日】平成6年7月8日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0033
【補正方法】変更
【補正内容】
【0033】エッチングを行う前の試料は、図1(A)
に示されるように、半導体基板1に熱酸化により厚さ1
00のSiO膜2を形成し、その上に例えばCVD
法により厚さ1500のポリSi層3を形成し、必要
であればリン(P)をドープし、次に例えばスパッタ法
により厚さ1500のTiSi層4を形成し、チタ
ンシリサイド(TiSi)層4の上にTiSi層と
ポリSi層をエッチングしてゲート電極を形成するため
の厚さ1μm、幅0.4μmのレジストマスク5を形成
して、作製される。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0043
【補正方法】変更
【補正内容】
【0043】三塩化ホウ素(BCl)ガスの混合比が
50%の時の、TiSiのエッチング速度は3650
/min.、ポリSiのエッチング速度は1260
/min.、選択比は2.9である。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0051
【補正方法】変更
【補正内容】
【0051】残渣はBCl0%では生じるが、BCl
25%以上で生じない。BCl、HBr混合ガスで
も、BClガスは残渣を抑制する効果があり、BCl
流量25%以上で残渣無しで異方的形状が得られる。
混合比25%の時のTiSiエッチング速度は422
/min.、ポリSiエッチング速度は2252
/min.、選択比は1.9である。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上にシリコン酸化膜を介して形
    成された高融点金属シリサイドを、フォトレジストパタ
    ーンをマスクとしてハロゲン含有ガスを用いて異方性エ
    ッチングを行なう半導体装置の製造方法であって、 前記ハロゲン含有ガスが、三塩化ホウ素ガスを主成分と
    し、塩素ガス又は臭化水素ガスのいずれか一を副成分と
    して含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】半導体基板上にシリコン酸化膜を介して形
    成された高融点金属シリサイドを、フォトレジストパタ
    ーンをマスクとしてハロゲン含有ガスを用いて異方性エ
    ッチングを行なう半導体装置の製造方法であって、 前記ハロゲン含有ガスが、三塩化ホウ素ガスを25%以
    上含有し、残部が臭化水素ガスであることを特徴とする
    半導体装置の製造方法。
  3. 【請求項3】半導体基板上にシリコン酸化膜を介して形
    成された高融点金属シリサイドを、フォトレジストパタ
    ーンをマスクとしてハロゲン含有ガスを用いて異方性エ
    ッチングを行なう半導体装置の製造方法であって、 前記ハロゲン含有ガスが、三塩化ホウ素ガスと、塩素ガ
    ス又は臭化水素ガスのいずれか一とを含み、更に、希ガ
    スを添加することを特徴とする半導体装置の製造方法。
  4. 【請求項4】前記高融点金属シリサイドが、チタンシリ
    サイド膜又はチタンシリサイド/多結晶シリコン積層膜
    であることを特徴とする請求項1ないし3のいずれか一
    に記載の半導体装置の製造方法。
  5. 【請求項5】前記異方性エッチングが反応性イオンエッ
    チング装置を用いて行なわれることを特徴とする請求項
    1ないし4のいずれか一に記載の半導体装置の製造方
    法。
  6. 【請求項6】半導体基板上にシリコン酸化膜を介して形
    成されたチタンシリサイド膜又はチタンシリサイド/多
    結晶シリコンの積層膜を、フォトレジストパターンをマ
    スクとして反応性イオンエッチング装置でエッチングす
    る際に、チタンシリサイド膜のエッチングガスとして、
    三塩化ホウ素ガスと塩素との混合ガスを用い、三塩化ホ
    ウ素の流量を全ガス流量に対して50%以上として、異
    方性エッチングを行うことを特徴とする半導体装置の製
    造方法。
  7. 【請求項7】半導体基板上にシリコン酸化膜を介して形
    成されたチタンシリサイド膜又はチタンシリサイド/多
    結晶シリコンの積層膜を、フォトレジストパターンをマ
    スクとして反応性イオンエッチング装置でエッチングす
    る際に、チタンシリサイド膜のエッチングガスとして、
    三塩化ホウ素と臭化水素との混合ガスを用い、三塩化ホ
    ウ素の流量を全ガス流量に対して25%以上として、異
    方性エッチングを行うことを特徴とする半導体装置の製
    造方法。
  8. 【請求項8】前記混合ガスに希ガスを添加してエッチン
    グを行うことを特徴とする請求項6又は7記載の半導体
    装置の製造方法。
  9. 【請求項9】前記希ガスがヘリウムガスを含むことを特
    徴とする請求項3又は8記載の半導体装置の製造方法。
JP6145729A 1994-06-06 1994-06-06 半導体装置の製造方法 Expired - Lifetime JP2727966B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6145729A JP2727966B2 (ja) 1994-06-06 1994-06-06 半導体装置の製造方法
US08/814,699 US5792710A (en) 1994-06-06 1997-03-11 Method for selectively etching polycide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6145729A JP2727966B2 (ja) 1994-06-06 1994-06-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07335634A true JPH07335634A (ja) 1995-12-22
JP2727966B2 JP2727966B2 (ja) 1998-03-18

Family

ID=15391792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6145729A Expired - Lifetime JP2727966B2 (ja) 1994-06-06 1994-06-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5792710A (ja)
JP (1) JP2727966B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772097B2 (en) 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
JP2011142362A (ja) * 2011-04-22 2011-07-21 Sharp Corp 成膜装置のクリーニング方法および成膜方法
JP2011142363A (ja) * 2011-04-22 2011-07-21 Sharp Corp 成膜装置のクリーニング方法および成膜方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074956A (en) * 1998-05-12 2000-06-13 Advanced Micro Devices, Inc. Method for preventing silicide residue formation in a semiconductor device
TW501199B (en) * 1999-03-05 2002-09-01 Applied Materials Inc Method for enhancing etching of TiSix
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
IL148664A0 (en) * 2002-03-13 2002-09-12 Yeda Res & Dev Auto-focusing method and device
JP5046639B2 (ja) * 2006-08-23 2012-10-10 富士フイルム株式会社 カラーフィルタの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261835A (ja) * 1987-04-20 1988-10-28 Fujitsu Ltd 電極・配線形成方法
JPH03241829A (ja) * 1990-02-20 1991-10-29 Fujitsu Ltd 半導体装置の製造方法
JPH0496223A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3315719A1 (de) * 1983-04-29 1984-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US5112435A (en) * 1985-10-11 1992-05-12 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
US5545290A (en) * 1987-07-09 1996-08-13 Texas Instruments Incorporated Etching method
JP2675076B2 (ja) * 1988-06-14 1997-11-12 富士通株式会社 半導体装置の製造方法
JPH02290018A (ja) * 1989-02-02 1990-11-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
JPH05102069A (ja) * 1991-04-26 1993-04-23 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2974829B2 (ja) * 1991-07-04 1999-11-10 日本特殊陶業株式会社 マイクロ波誘電体磁器組成物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261835A (ja) * 1987-04-20 1988-10-28 Fujitsu Ltd 電極・配線形成方法
JPH03241829A (ja) * 1990-02-20 1991-10-29 Fujitsu Ltd 半導体装置の製造方法
JPH0496223A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772097B2 (en) 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
JP2011142362A (ja) * 2011-04-22 2011-07-21 Sharp Corp 成膜装置のクリーニング方法および成膜方法
JP2011142363A (ja) * 2011-04-22 2011-07-21 Sharp Corp 成膜装置のクリーニング方法および成膜方法

Also Published As

Publication number Publication date
JP2727966B2 (ja) 1998-03-18
US5792710A (en) 1998-08-11

Similar Documents

Publication Publication Date Title
JP3210359B2 (ja) ドライエッチング方法
EP0284308B1 (en) Materials and methods for etching tungsten polycides using silicides as a mask
US5874363A (en) Polycide etching with HCL and chlorine
US7413992B2 (en) Tungsten silicide etch process with reduced etch rate micro-loading
KR100280866B1 (ko) 반도체장치의 제조방법
US6146542A (en) Dry etching method of multilayer film
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
JP2727966B2 (ja) 半導体装置の製造方法
KR20000071381A (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP2891952B2 (ja) 半導体装置の製造方法
JP2924948B2 (ja) 半導体装置のポリサイドゲート形成方法
JP2907314B2 (ja) 半導体装置の製造方法
JPH0766176A (ja) ドライエッチング方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JPH11135481A (ja) エッチング方法
JPH03127826A (ja) ドライエッチング方法
JPH08316207A (ja) 配線形成方法
JP3222156B2 (ja) 半導体装置のタングステンポリサイドのエッチング方法
JP2003517207A (ja) タングステン・シリサイドをエッチングする方法
JP3028306B2 (ja) 半導体素子の多層膜の乾式エッチング方法
KR100221625B1 (ko) 도선의 형성 방법
JPH0744173B2 (ja) シリサイド、多結晶シリコン及びポリサイドのエッチング方法
JPH07254606A (ja) 半導体装置の製造方法
JP2001007085A (ja) ドライエッチング方法
JPH11214357A (ja) ドライエッチング用ガス組成物およびこれを用いたドライエッチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971111