JPH03241829A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03241829A
JPH03241829A JP3882490A JP3882490A JPH03241829A JP H03241829 A JPH03241829 A JP H03241829A JP 3882490 A JP3882490 A JP 3882490A JP 3882490 A JP3882490 A JP 3882490A JP H03241829 A JPH03241829 A JP H03241829A
Authority
JP
Japan
Prior art keywords
gas
layer
polycide
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3882490A
Other languages
English (en)
Inventor
Katsuhiko Iizuka
飯塚 勝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3882490A priority Critical patent/JPH03241829A/ja
Publication of JPH03241829A publication Critical patent/JPH03241829A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 ・本発明は、半導体装置の製造方法に係り、通常ポリサ
イドと呼ばれている金属シリサイドとポリシリコンとの
サンドインチ構造のゲート配線のドライエツチング工程
を有する半導体装置の製造方法に適用することができ、
特に、ポリサイドをエツチング面が垂直になるように、
かつ高選択比でエツチングすることができる半導体装置
の製造方法に関する。
近時、半導体デバイスの微細化に伴い、比較的低い抵抗
を有するタングステンシリサイド(wsi)等の金属シ
リサイドとポリシリコンとの二層構造からなるポリサイ
ドがゲート電極及び配線等に多く用いられている。従来
、このポリサイドのエツチング方法としては、六弗化イ
オウ(SF4)ガスやCI!zガスを用いたドライエツ
チング方法が提供されているが、ポリサイドをエツチン
グ面が垂直になるようにエツチングすることができずポ
リサイドにアンダーカットが生したりして寸法精度が悪
くなるという問題があった。また、上記ガスを用いてポ
リサイドを1回のエツチングで行う際、下地のシリコン
酸化膜(Sin、)に対するポリサイドを構成するポリ
シリコンの選択比(以下、単に選択比と称す)が低いた
め、特に段差上でのポリサイドのパターニングが困難で
ありエツチング残しが生じ易いという問題がある。
そこで、ポリサイドをエツチング面が垂直になるように
、かつ高選択比で、しかも1回でエツチングすることが
できる半導体装置の製造方法が要求されている。
〔従来の技術〕
従来、金属シリサイド及びポリシリコンからなるポリサ
イドをエツチングする方法としては、■SFhガス、ま
たはSF、ガスと02ガスの混合ガスによるドライエツ
チング方法。〔文献名:°′低周波励起平行平板型リア
クタを用いたSF。
グロー放電によるポリサイド構造のエツチング: M、
E、Coe、 S、)1.Rogers;5olid 
5tate technology(日本版) 、0c
tober 1982)■C1zガスと02ガスの混合
ガスによる反応性イオンエンチング(RIE)方法。
■Cf2ガスを使い、電子サイクロトロン共鳴(ECR
)プラズマを用いたドライエツチング方法。
■SF、ガスとCz Cl 3 F sガス(フロン1
13)の混合ガスを用い、ECRプラズマを用いたドラ
イエツチング方法。
等の方法が挙げられる。
〔発明が解決しようとする課題〕
しかしながら、上記したSF、ガスを用いたドライエン
チングではポリサイドをエツチング面が垂直になるよう
にエツチングすることができずポリサイドにアンダーカ
ットが入り易く形状制御が困難であり、また、ポリサイ
ドの下地にS i Ox等の絶縁膜を用いた場合、ポリ
サイドと下地の絶縁膜との選択比を高くとれないという
問題があった。そして、その後ポリサイドを覆うように
5tOx等の絶縁膜を堆積するとアンダーカットの部分
にボイドが発生し易かった。また、上記選択比を高くと
れないという問題は02ガスを添加することにより解消
できるが、ポリサイドにアンダーカットが入ってしまう
という問題には効果がなかった。
cp、ガスと02ガスの混合ガスにょるRIEの場合も
上記と同様ポリサイドのエツチング面を垂直形状にする
のが困難であり、また垂直形状が得られたとしても選択
比が低くなってしまうという問題があった。
また、ECRを用いたエツチング方法も上記と同様、垂
直加工と選択比がトレード・オフの関係にあり、それら
の両立は困難であるという問題があった。
そのため、下地のシリコン酸化膜が表出するまでのポリ
シリコンのエツチングを垂直形状が得られる条件で行い
、オーバーエツチングを高選択比が得られる条件で行う
2ステツプエツチングが検討されているが、オーバーエ
ツチングの時間を長くするとアンダーカットが大きく生
じてしまう。
例えば、段差のあるところでは、段差によってできた膜
厚差が存在し、これをエツチングするにはオーバーエツ
チング時間を長くする必要がある。
つまり、この2ステツプエツチングでは、段差のあると
ころでの良好なエツチングができないという問題があっ
た。
そして、C,Cf、F、はフロン規制の対象となるガス
であるから今後使用不可となっている。
また、本発明者は特願平1−218898号で塩素系ガ
スと臭素系ガスの混合ガスを用いてポリサイドをエツチ
ングすることにより、ポリサイドのエツチング面を垂直
にすることができることを見い出した。しかしながら、
下地との選択比を高くとれないという問題があった。
そこで、本発明は、ポリサイドをエンチング面が垂直に
なるように、かつ、高選択比で、しかも1ステツプでエ
ツチングすることができる半導体装置の製造方法を提供
することを目的とする。
〔課題を解決するための手段〕
本発明による半導体装置の製造方法は上記目的達成のた
め、下地の膜上にポリシリコン層及び金属シリサイド層
からなるポリサイド層を形成する工程と、該ポリサイド
層上にマスクを形成する工程と、該マスクを用い、かつ
塩素系ガス、臭素系ガス及び酸素ガスの混合ガスを主と
するエツチングガスを用いて該ポリサイド層のエツチン
グを行う工程とを含むものである。
本発明に係る金属シリサイド層にはWSi層、TiSi
層、MoSi層等が挙げられる。
本発明に係る塩素系ガスにはC1,ガス、CCl4ガス
、S i Ci、aガス、BCl、ガス、CHCZ3ガ
ス等が挙げられる。
本発明に係る臭素系ガスにはHBrガス、Brzガス、
BBrzガス等が挙げられる。
〔作用〕
従来の塩素単独によるポリサイドの1ステツプエツチン
グでは、第3図に示すように、レジストからなるマスク
6を、Si等の基板1上に形成された下地の5iOz等
の絶縁膜2に対しポリシリコン層3及び金属シリサイド
層4からなるポリサイド層5を高い選択比で、かつ、エ
ツチング面が垂直になるようにエツチングすることは非
常に困難であった。多くは、形状にアンダーカットが生
じる。このアンダーカットを防ぐには側壁保護膜が必要
である。よく知られているマスク5を構成するレジスト
からの炭素の堆積作用による側壁保護膜のみでは、この
アンダーカットは防げない。
ゆえに、塩素系ガスと臭素系ガスを混合したエツチング
ガスを用いてエツチングし、塩素系化合物より蒸気圧の
低い臭素系化合物を形成することで、エンチング反応生
成物の離脱速度に差をつけ(臭素系化合物の方が離脱し
難く、これがポリサイド側壁に形成されている)、さら
にイオンアシストによって、イオンの多くあたる縦方向
のエツチングとイオンがほとんどあたらない横方向のエ
ツチングに反応速度差をつけることによってポリサイド
層5横方向のアンダーカット量を軽減させることができ
る。そして更に、マスク5を構成するレジストからの炭
素の堆積作用による側壁保護膜を用いることにより十分
に垂直形状を得ることができる(第4図)。
また、第5図に示すように、基板温度を変えてエツチン
グした結果、基板温度を高くするとポリシリコン層3よ
りも金属シリサイド層4(タングステンシリサイド)の
エッチレートの方がX点(ウェハー温度72°C)を越
えて速くなる。このポリサイド層5を構成する上層の金
属シリサイド層4が速くエツチングされることは、絶縁
膜2上にポリシリコン層3のエツチング残しが生じない
でエツチング可能となる。更には、基板l温度が高くな
るとポリシリコン層3及び金属シリサイド層4からなる
ポリサイド層5と絶縁膜2とのエッチレートの差が大き
くなり選択比も高くなる。
したがって、基板1温度を高くすることは絶縁膜2上に
ポリシリコン層3のエツチング残しを生じないようにす
ることができ好ましく、しかもポリサイド層5と絶縁#
2との選択比を向上させることができ好ましい。
なお、第6図に示すように、C1!ガスとHBrガスの
ガス混合比は、C2zガスに対しHBrガスが50%以
下であるのが好ましい。HBrガス量が50%を越えて
多くなると金属シリサイド層4(タングステンシリサイ
ド)がエツチングし難くなるからである。実用上HBr
ガスの流量割合は、CLガスに対して20%以下が望ま
しい。20%以下では金属シリサイド層4のエッチレー
トがポリシリコンJit3のエッチレートよりも大きく
なるからである。
このように、C12ガスとHBrガスの混合ガスを用い
、下記に示す条件でエツチングしたところ垂直形状が得
られ、選択比13という結果を得た。
(エツチング条件) HBrガス/CLガス流量: 10/80sccm、R
F小パワー  250W、圧カニ 0.05Torr、
冷却水温=80°C0 更に今回は、このC2□ガスとHBrガスの混合ガスに
02ガス添加を試みた。この02ガス添加は、従来技術
でも述べたようにシリコン酸化膜に対する選択比の向上
を期待して行ったものである。その結果、選択比の向上
が確認され、さらに金属シリサイド層4(タングステン
シリサイド)とポリシリコン層3の両方のエッチレート
が太きくなるという良好な結果を得た。しかし、0□ガ
スの添加量がC12ガスとHBrガスの混合ガスに対し
35%を越える添加ではエツチング残しが生じた(第7
図)。よって、02ガスの添加量は35%以下が好まし
い。また、02ガスの添加量が増えるに伴って側壁保護
膜が薄くなり、ポリサイド層5のエツチング後の形状の
側壁が荒れてくるが、HBrガスの混合割合を若干増や
すことでこの荒れをなくすことができる。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第1図及び第2図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第1図は一実施例の製
造方法を説明する図、第2図は一実施例のRIE装置の
概略図である。
これらの図において、1は例えばSiからなる基板、2
は例えばSin、からなる絶縁膜、3はポリシリコン層
、4は例えばWSiからなる金属シリサイド層、5はポ
リシリコン層3及び金属シリサイド層4からなるポリサ
イド層、6は例えばレジストからなるマスク、7はエツ
チング室、8は絶縁膜、9は電極、10は電極9を冷却
するための冷却水循環機構、11は蛍光光フアイバー温
度計、12はHeガス排気口、13は直流出力(DCパ
ワー)供給源、14はHeガス供給口、15はRFt源
、16は石英カバー、17は試料、18は蛍光物質、1
9は試料17を固定するための静電チャック、20はガ
ス排気口、21はレーザー干渉計、22はエツチングガ
ス供給口、23はターボポンプ、24a、24bはメカ
ニカルブースタポンプ、25はターボポンプである。
次に、その製造方法について説明する。
まず、第1図(a)に示すように、例えば熱酸化法によ
り基板1上にSfO,を堆積して膜厚が例えば1100
nの絶縁膜2を形成し、例えばCVD法により絶縁膜2
上にポリシリコンを堆積して膜厚が例えば200n−の
ポリシリコン層3を形成した後、同様に例えばCVD法
によりポリシリコン層3上にWSiを堆積して膜厚が例
えば200nmの金属シリサイド層4を形成する。この
時、ポリシリコン層3及び金属シリサイド層4からなる
ポリサイド層5が形成される。
次に、第1図(b)に示すように、金属シリサイド層4
上にレジストを塗布した後、露光・現像によりレジスト
をパターニングして線幅が例えば0.8μmで厚さが例
えば1μmのマスク6を形成する。次いで、マスク6を
用い、P(リン)等をイオン注入法により金属シリサイ
ドN4内に導入した後、アニール処理する。
次に、第2図に示すRIE装置を用い、第1図(C)に
示すように、マスク6を用い、Cf、ガス、HBrガス
及びOxガスの混合ガスを主とするエツチングガスを用
いてポリシリコン層3及び金属シリサイド層4からなる
ポリサイド層5のエツチングを行うとともに、絶縁膜2
を露出させる。
そして、例えば02アツシングによりマスク6を除去す
ることにより、第1図(d)に示すようなポリサイド層
5の配線パターンを得ることができる。
なお、ここではポリサイド層5のエツチングは第2図に
示す平行平板電極型RIE装置を用いており、エンチン
グガス供給口22からエツチング室7内にCltガスと
HBrガスと02ガスの混合ガスを主とするエツチング
ガスを導入し、ガス排気口20より排気してエツチング
室7内の圧力を0.05Torrになるように調節した
。そして、高周波電源から周波数13.56MHzの電
力を基板1当り250W印加して、第1図(b)に示し
た試料のポリサイド層5のドライエツチングを行った。
エツチング中の基板l温度は蛍光光フアイバー温度計1
1で測定した。このようにポリサイド層5のエツチング
はCl tガス流量を80secm、 HB rガス流
量を10105e、圧力を0.05Torr、 RFパ
ワーを250W。
基板1温度を80°Cで一定とし、02ガスの添加量を
変えて行ってみた。その結果を表1に示す。
(本頁1.以下余白) 表1から判るように、02ガスの流量割合が大きくなる
につれて金属シリサイド層4(タングステンシリサイド
)とポリシリコン層3のエッチレートが速くなり、下地
の絶縁膜2(シリコン酸化膜)に対する選択比も上昇し
た。特に、02ガスが5 secm以上添加すると金属
シリサイド層4のエッチレートがポリシリコン層3より
も大きくなっていることが判った。また、形状は、酸素
添加量が50secmまでほとんど差はなく垂直形状が
得られた(第2図(C))。そして、0.ガスが50s
cc復を越えて混合させた場合は、エツチングしたポリ
サイド層5の側壁がやや荒れ、エツチング残しが生じた
(第7図)。
なお、上記実施例の他、実施例2として、HBrガス流
量を変えてポリサイド層5のエツチングを行ってみた。
具体的には、C12ガス流量を80sccs、 HB 
rガス流量を30secm、圧力を0.05Torr。
RFパワーを250W、基板1温度を80°Cで一定と
し、Ozガスの添加量を変えて第1図(b)に示す試料
のポリサイド層5のエツチングを行った。
その結果を表2に示す。
(本頁、以下余白) 果を表3に示す。
(本頁、以下余白) 表2から判るように、Otガスの流量割合が大きくなる
につれて金属シリサイド層4(タングステンシリサイド
)とポリシリコン層3のエッチレートが速くなり、下地
の絶縁膜2(シリコン酸化膜)に対する選択比も上昇し
た。特に、02ガスlQsccm以上添加すると金属シ
リサイド層4のエッチレートがポリシリコン層3よりも
大きくなっていることが判った。また、形状は、02ガ
ス添加量が50secmまではほとんど差はなく垂直形
状が得られた(第2図(C))。そして、02ガス酸素
が50secmを越えて混合させた場合は、エツチング
したポリサイド層5被加工物の側壁がやや荒れ、エッチ
レート残しが生じた(第7図)。
次に、実施例3としてHBrガスに変えてBrzガスで
ポリサイド層5のエツチングを行ってみた。
具体的には、C1,ガス流量を80sccm、 HB 
rガス流量を10105e、圧力を0.05Torr、
 RFパワーを250W、基板1温度を80°Cで一定
とし、02ガスの添加量を変えて第1図(b)に示す試
料のポリサイド層5のエツチングを行った。このときの
結表3から判るように、02ガスの流量割合が大きくな
るにつれて金属シリサイド層4(タングステンシリサイ
ド)とポリシリコン層3のエッチレートが速くなり、下
地の絶縁膜2(シリコン酸化膜)に対する選択比も上昇
した。特に、02ガス5 secm以上添加すると金属
シリサイド層4のエッチし・−FがポリシリコンN3よ
りも大きくなっていることが判った。また、形状は、0
2ガス添加量が50secmまではほとんど差はなく垂
直形状が得られた(第2図(C))。そして、02ガス
が50sec+*を越えて混合させた場合は、エツチン
グしたポリサイド層5の側壁がやや荒れ、エツチング残
しが生した(第7図)。
次に、実施例4としてBrzガス流量を変えてポリサイ
ド層5のエツチングを行ってみた。具体的には、CZ、
ガス流量を80sccIl、 HB rガス流量を30
secm、圧力を0.05Torr、 RFパワーを2
50W、基板1温度を80℃で一定とし、0.ガスの添
加量を変えて第1図(b)に示す試料のポリサイド層5
のエツチングを行った。その結果を表4に示す。
(本頁、以下余白) 表4から判るように、02ガスの流量割合が大きくなる
につれて金属シリサイドI’!4 (タングステンシリ
サイド)とポリシリコンN3のエッチレートが速くなり
、下地の絶縁膜2(シリコン酸化膜)に対する選択比も
上昇した。特に、02ガス5 secm以上添加すると
金属シリサイド層4の工・ンチレートがポリシリコン層
3よりも大きくなっていることが判った。また、形状は
、02ガス添加量が50secmまではほとんど差はな
く垂直形状が得られた(第2図(C))。そして、0□
ガスが50secmを越えて混合させた場合は、工・ノ
チングしたポリサイド層5の側壁がやや荒れ、エツチン
グ残しが生じた(第7図)。
〔発明の効果〕
本発明によれば、ポリサイドを工・ノチング面が垂直に
なるように、かつ高選択比で、しかも1ステツプでエツ
チングすることができるという効果がある。
【図面の簡単な説明】
第1図及び第2図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第1図は一実施例の製
造方法を説明する図、第2図は一実施例のRIE装置を
示す概略図、第3図はポリサイドにアンダーカットが入
ったときの様子を示す図、 第4図は垂直加工できたポリサイドの形状を示す図、 第5図はC12ガスとHBrガスの混合ガスをエツチン
グガスに用いたときの基板温度に対する各材料(ポリS
i、WSix、、Sin、)のエッチレートとの関係を
示す図、 第6図はC2zガスにHBrガスを添加したときの添加
量に対する各材料(ポリSi、WSix、5iO2)の
エッチレートとの関係を示す図、第7図はエツチング残
しが生したときの様子を示す図である。 2・・・・・・絶縁膜、 3・・・・・・ポリシリコン層、 4・・・・・・金属シリサイド層、 6・・・・・・マスク。 1・・・・・・基板、 一実施例のRIE装置を示す鴎図 第2図 第1図 ポリサイドにアンダーカットが入ったときの様子を示す
国策3図 垂直加工できたポリサイドの形状を示す間第4図 HBr添加量(scan) 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)下地の膜(2)上にポリシリコン層(3)及び金
    属シリサイド層(4)からなるポリサイド層(5)を形
    成する工程と、 該ポリサイド層(5)上にマスク(6)を形成する工程
    と、 該マスク(6)を用い、かつ塩素系ガス、臭素系ガス及
    び酸素ガスの混合ガスを主とするエッチングガスを用い
    て該ポリサイド層(5)のエッチングを行う工程とを含
    むことを特徴とする半導体装置の製造方法。
  2. (2)酸素ガスの添加量が塩素系ガス及び臭素系ガスの
    混合ガスに対して35%以下であることを特徴とする半
    導体装置の製造方法。
JP3882490A 1990-02-20 1990-02-20 半導体装置の製造方法 Pending JPH03241829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3882490A JPH03241829A (ja) 1990-02-20 1990-02-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3882490A JPH03241829A (ja) 1990-02-20 1990-02-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03241829A true JPH03241829A (ja) 1991-10-29

Family

ID=12535994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3882490A Pending JPH03241829A (ja) 1990-02-20 1990-02-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03241829A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368684A (en) * 1991-12-19 1994-11-29 Tokyo Electron Limited Etching method for a silicon-containing layer using hydrogen bromide
JPH07335634A (ja) * 1994-06-06 1995-12-22 Nec Corp 半導体装置の製造方法
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
US6087264A (en) * 1996-05-15 2000-07-11 Samsung Electronics Co., Ltd. Methods for patterning microelectronic structures using chlorine and oxygen
US6103631A (en) * 1997-12-15 2000-08-15 Nec Corporation Method of manufacturing semiconductor device
US6159811A (en) * 1996-05-15 2000-12-12 Samsung Electronics Co., Ltd. Methods for patterning microelectronic structures using chlorine, oxygen, and fluorine
JP2010098040A (ja) * 2008-10-15 2010-04-30 Tokyo Electron Ltd Siエッチング方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
US5368684A (en) * 1991-12-19 1994-11-29 Tokyo Electron Limited Etching method for a silicon-containing layer using hydrogen bromide
JPH07335634A (ja) * 1994-06-06 1995-12-22 Nec Corp 半導体装置の製造方法
US6087264A (en) * 1996-05-15 2000-07-11 Samsung Electronics Co., Ltd. Methods for patterning microelectronic structures using chlorine and oxygen
KR100265756B1 (ko) * 1996-05-15 2000-10-02 윤종용 폴리사이드게이트형성방법
US6159811A (en) * 1996-05-15 2000-12-12 Samsung Electronics Co., Ltd. Methods for patterning microelectronic structures using chlorine, oxygen, and fluorine
US6103631A (en) * 1997-12-15 2000-08-15 Nec Corporation Method of manufacturing semiconductor device
JP2010098040A (ja) * 2008-10-15 2010-04-30 Tokyo Electron Ltd Siエッチング方法
US8440572B2 (en) 2008-10-15 2013-05-14 Tokyo Electron Limited Si etching method

Similar Documents

Publication Publication Date Title
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US5698072A (en) Dry etching method
KR100995725B1 (ko) 반도체 장치 제조 방법
KR20040090931A (ko) 전계효과 트랜지스터의 게이트 구조를 제조하는 방법
KR100592841B1 (ko) 고유전율 막의 정확한 패터닝
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US5685950A (en) Dry etching method
JPH11176804A (ja) 半導体装置の製造方法
JPH03241829A (ja) 半導体装置の製造方法
JPH10178014A (ja) 半導体装置の製造方法
JP2907314B2 (ja) 半導体装置の製造方法
JPH0766176A (ja) ドライエッチング方法
JP3570903B2 (ja) 半導体装置の製造方法
JPH06151390A (ja) ドライエッチングの後処理方法
JPH03127826A (ja) ドライエッチング方法
JP3551560B2 (ja) Mosトランジスタのゲート電極加工方法
KR20010112086A (ko) 반도체 장치의 제조 방법
JP3187020B2 (ja) 半導体装置の製造方法
KR100312985B1 (ko) 반도체소자제조방법
JPH10321597A (ja) 半導体構造中にコンタクト孔を形成するための処理方法
JP2001351899A (ja) 半導体装置の製造方法
KR100505423B1 (ko) 워드라인 형성 방법
KR100596882B1 (ko) 폴리실리콘 게이트 형성 방법
KR100652361B1 (ko) 자기정렬 방식에 의한 반도체 소자의 제조방법
KR20010005085A (ko) 반도체 소자 제조방법