JPH08139080A - コバルトシリサイド層のエッチング方法 - Google Patents

コバルトシリサイド層のエッチング方法

Info

Publication number
JPH08139080A
JPH08139080A JP24610495A JP24610495A JPH08139080A JP H08139080 A JPH08139080 A JP H08139080A JP 24610495 A JP24610495 A JP 24610495A JP 24610495 A JP24610495 A JP 24610495A JP H08139080 A JPH08139080 A JP H08139080A
Authority
JP
Japan
Prior art keywords
cobalt silicide
silicide layer
layer
etching
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24610495A
Other languages
English (en)
Inventor
Cirino Rapisarda
ラピサルダ シリノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of JPH08139080A publication Critical patent/JPH08139080A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 小さな形状寸法を規定しうるようにコバルト
シリサイド層をエッチングする方法を提供する。 【解決手段】 シリコン基板(12)の上に形成したポ
リシリコン層(14)の上に重畳され、且つマスク材料
(16)によって選択的に覆われたコバルトシリサイド
層(15)をエッチングするための方法であって:コバ
ルトシリサイド層(15)を気体塩素流に規定された圧
力にてさらし;規定電力を用いることにより気体塩素を
イオン化して、コバルトシリサイド層(15)を選択的
に除去するためのプラズマを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はコバルトシリサイド
層をエッチングする方法に関するものである。
【0002】
【従来の技術】マイクロエレクトロニクスにて、電気的
な相互接続用の追加層を設けるのにポリシリコンを用い
ることは既知である。しかし、ポリシリコンはアルミニ
ウムほど良好な導体ではないため、ポリシリコンによる
相互接続は比較的短くする必要がある。
【0003】ポリシリコンの比較的高い抵抗率を低減さ
せる1つの方法として、ポリシリコン層の上にシリサイ
ド層を形成することが知られており;シリサイドの抵抗
率は低いために、シリサイド/ポリシリコン層の総シー
ト抵抗が低くなり、従って低抵抗の長い相互接続を形成
することができる。このようにして、デバイスの物理的
な寸法を小さくし、且つこれらデバイスの性能を向上さ
せることができる。
【0004】シリサイド(WSi2)は化学蒸着法(CV
D)により得たり、又はポリシリコン層の上にスパッタ
した比較的耐熱性の金属を熱処理することにより合成す
ることができる。最初の場合には、ウェハ上のいたると
ころにブランケット薄膜が形成され、次いで所望構造を
得るためにこれをパターン化する。第2の場合には、二
酸化シリコンによって覆われていないシリコン領域の上
にだけシリサイドが形成される(自己整合を適用)。或
る特別な用途によっては、自己整合シリサイドを形成
し、さらにこのシリサイドをパターン化する必要がある
(二重レベルポリシリコンバイポーラトランジスタ)。
【0005】こうした場合における最も有望な材料はコ
バルトシリサイド(CoSi2)及びチタンシリサイド
(TiSi2)である。その理由は、これらは他のシリサ
イドに比べて抵抗率が低く、しかも熱安定性が高く、さ
らに自己整合法によって形成することができるからであ
る。
【0006】コバルトシリサイドはチタンシリサイドに
比べて多数の利点を有する。実際上、抵抗率の低いチタ
ンシリサイド層の形成はシリコン中に高濃度のN形ドパ
ントによって妨げられるが、コバルトシリサイドはドパ
ントの濃度に殆ど感応しない。さらに、コバルトシリサ
イドはチタンシリサイドよりも弗化水素酸を含有してい
る水溶液に対する耐性が大きい。
【0007】
【発明が解決しようとする課題】ポリシリコンとシリサ
イドの層を形成した後に、これらの層は選択的に除去し
て、所望パターンの相互接続を形成する必要があり;規
定すべき形状寸法が小さい場合には、ドライエッチング
法を用いなければならない。このエッチング法は、リソ
グラフィックマスクを成すホトレジストに対する選択性
を高くしなければならず、しかも異方性として、微細な
寸法制御が行えるようにしなけばならない。
【0008】問題は、これまでにコバルトシリサイド層
に好適なエッチング法が立証されていなかったことにあ
る。本発明の目的は上述した点に鑑みて、小さな形状寸
法を規定しうるコバルトシリサイド層のエッチング方法
を提供することにある。
【0009】
【課題を解決するための手段】本発明によれば、上述し
たような目的を達成するために、シリコン基板の上に形
成したポリシリコン層の上に重畳され、且つマスク材料
によって選択的に覆われたコバルトシリサイド層をエッ
チングする方法において、前記コバルトシリサイド層を
気体塩素流に規定された圧力にてさらし、且つ規定の電
力を用いることにより前記気体塩素をイオン化して、前
記コバルトシリサイド層を選択的に除去するためのプラ
ズマを形成することを特徴とする。
【0010】上記本発明によれば、コバルトシリサイド
層をドライエッチングすることができ;この本発明によ
るエッチッグ法はマスク材料(ホトレジスト)に対して
選択性があり、又異方性でもあるため、コバルトシリサ
イド層に規定すべき形状寸法を微細に制御することがで
きる。
【0011】
【発明の実施の形態】以下図面を参照して本発明を実施
例につき説明するに、先ず図4にはドライエッチング工
程用(特にプラズマエッチング用)にマイクロエレクト
ロニクス産業にて通常用いられてるタイプの反応室1を
図式的に示してある。この反応室1は2枚の平板3及び
4によって底部及び頂部がそれぞれ閉じられる円筒壁2
を実質上具えている。反応室1は頂部の平板4にガス種
供給用の入口手段(これは本来既知であるため、図示し
ていない)も具えている。
【0012】円筒壁2及び平板3と4は反応室1の3つ
の電極を形成し、平板3と4は円筒壁2から電気的に絶
縁されている。周波数が100KHzの電圧を発生する
第1電源5は第1整合回路網6を経て反応室の底部平板
3に接続されており、周波数が13.56MHzの電圧
を発生して、第2整合回路網8に供給する第2電源7は
スイッチ9を介して円筒壁2か、底部平板3のいずれか
に交互に接続することができる。反応室の頂部平板4は
共通の接地点GNDに接続されている。
【0013】反応室1は2通りの異なる三極管構成にて
作動させることができ:その第1構成では、スイッチ9
が図4に破線にて示す位置を占めて、円筒壁2に13.
56MHzの電圧が供給され;第2構成では、スイッチ
9が図4に実線にて示す位置を占めて、底部平板3に1
00KHzの電圧と13.56MHzの電圧との双方が
供給される。
【0014】図1にはエッチングすべきウェハ10の一
部分の断面を示してある。図1に示す構造を形成するに
至る工程段は全く通常通りであり:シリコン基板12の
上に二酸化シリコン層13を成長させ;この二酸化シリ
コン層13の上にポリシリコン層14を堆積し;このポ
リシリコン層14の上にコバルトシリサイド層15を形
成し;このコバルトシリサイド層15の上にホトレジス
ト層16を堆積して、それに所望パターンをリソグラフ
ィ法で転写して、ホトレジスト層16に窓17を開けて
形成する。
【0015】斯かる構成のウェハ10を反応室1内に入
れる。(使用する反応室の特殊な形式に応じて)、1〜
100mTorrの範囲内の圧力で塩素(Cl2 )を反
応室1に供給する。反応室1を前記第2構成、即ち図4
に実線にて示す位置にあるスイッチ9を経て反応室1の
底部平板3に接続される13.56MHzの第2電源7
(これは5インチのウェハに対して1.6〜3.3W/
cm2 のパワー密度に相当する200〜400Wの電力
定格を有する)と、100KHzの第1電源5(これは
0.4〜1.6W/cm2 のパワー密度に相当する50
〜200Wの電力定格を有する)とで作動させる。1
3.56MHzの電圧は塩素分子をイオン化して、反応
室内にプラズマを形成し;100KHzの電圧はイオン
を底部平板3の方へと加速する。塩素イオンはコバルト
シリサイド層15をホトレジスト層16よりも高いエッ
チング速度でエッチングするため、ホトレジスト層16
で覆われていない個所、即ち窓17におけるコバルトシ
リサイド層15だけが除去される。このエッチング工程
は、コバルトシリサイド層15が完全に除去されたとき
に終了させ;この状態はレーザ干渉法又は分光分析法に
よって検出することができる。実際には、この工程の終
了時にポリシリコン層14の一部分も除去されてしまう
(図2)。塩素でのプラズマエッチングを使用すると、
ホトレジスト層16の下側がアンダーカットされないた
め、コバルトシリサイド層15に規定すべき形状寸法を
微細に制御することができる。
【0016】相互接続線を規定する方法を完了させるた
めには、ポリシリコン層14をコバルトシリサイド層1
5と一緒に自己整合法にてエッチングする。反応室1に
は塩素と塩化水素酸(HCl)又は塩素と臭化水素酸
(HBr)の混合物をそれぞれ例えば1対8の容積比で
供給する。斯くしてポリシリコン層14を完全に除去し
て、下側の二酸化シリコン層13を露出させる(図
4)。Cl2 とHClの混合物はオーバエッチングする
ためにも用いられる。これは斯様な混合物は二酸化シリ
コン層13をエッチングせず、しかもエッチングした面
の異方性を変更しない選択性が十分に大きいからであ
る。
【図面の簡単な説明】
【図1】本発明による方法を実施する前における、ポリ
シリコン層上に重畳させたコバルトシリサイド層を有す
るシリコンウェハの一部を示す断面図である。
【図2】本発明による方法を実施した後における図1と
同様な断面図である。
【図3】ポリシリコン層を全て除去した後における図1
及び図2と同様な断面図である。
【図4】本発明による方法を実施するのに用いられる反
応室の図式的断面図である。
【符号の説明】
1 反応室 2 円筒壁 3 底部平板 4 頂部平板 5 第1電源 6 第1整合回路網 7 第2電源 8 第2整合回路網 9 スイッチ 10 ウェハ 12 シリコン基板 13 二酸化シリコン層 14 ポリシリコン層 15 コバルトシリサイド層 16 ホトレジスト層 17 窓
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/768 (72)発明者 シリノ ラピサルダ イタリア国 カターニア 95032 ベルパ ソ ヴィア ヴィットリオ エマニュエル テルツォ,110

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板(12)の上に形成したポ
    リシリコン層(14)の上に重畳され、且つマスク材料
    (16)によって選択的に覆われたコバルトシリサイド
    層(15)をエッチングする方法において、前記コバル
    トシリサイド層(15)を気体塩素流に規定された圧力
    にてさらし、且つ規定の電力を用いることにより前記気
    体塩素をイオン化して、前記コバルトシリサイド層(1
    5)を選択的に除去するためのプラズマを形成すること
    を特徴とするコバルトシリサイド層のエッチング方法。
  2. 【請求項2】 前記規定圧力を1〜100mTorrの
    範囲内の圧力とすることを特徴とする請求項1に記載の
    方法。
  3. 【請求項3】 前記規定電力を前記シリコン基板(1
    2)の表面積に対して、2〜10W/cm2 の範囲内の
    電力とすることを特徴とする請求項1に記載の方法。
  4. 【請求項4】 前記ポリシリコン層(14)が、前記シ
    リコン基板(12)の上に重畳させた二酸化シリコン層
    (13)の上に形成される請求項1に記載のコバルトシ
    リサイド層のエッチング方法において、前記ポリシリコ
    ン層(14)を塩素と塩化水素酸との気体混合物の流れ
    にさらし、且つ前記ポリシリコン層(14)を除去する
    ためのプラズマを形成することにより、前記ポリシリコ
    ン層14)を前記コバルトシリサイド層(15)と自己
    整列法でエッチングすることを特徴とするコバルトシリ
    サイド層のエッチング方法。
JP24610495A 1994-09-29 1995-09-25 コバルトシリサイド層のエッチング方法 Pending JPH08139080A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT94830463:9 1994-09-29
EP94830463A EP0704886A1 (en) 1994-09-29 1994-09-29 Process for etching cobalt silicide layers

Publications (1)

Publication Number Publication Date
JPH08139080A true JPH08139080A (ja) 1996-05-31

Family

ID=8218542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24610495A Pending JPH08139080A (ja) 1994-09-29 1995-09-25 コバルトシリサイド層のエッチング方法

Country Status (2)

Country Link
EP (1) EP0704886A1 (ja)
JP (1) JPH08139080A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293430B2 (en) 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477128A (en) * 1987-03-26 1989-03-23 Applied Materials Inc Material and method for etching tungsten polycrystalline silicide with silicon compound as mask
DE3935189A1 (de) * 1989-10-23 1991-05-08 Leybold Ag Verfahren und vorrichtung zur behandlung von werkstuecken durch reaktives ionenaetzen
JPH0496223A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103746B2 (ja) * 1988-09-05 1994-12-14 シャープ株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477128A (en) * 1987-03-26 1989-03-23 Applied Materials Inc Material and method for etching tungsten polycrystalline silicide with silicon compound as mask
DE3935189A1 (de) * 1989-10-23 1991-05-08 Leybold Ag Verfahren und vorrichtung zur behandlung von werkstuecken durch reaktives ionenaetzen
JPH0496223A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0704886A1 (en) 1996-04-03

Similar Documents

Publication Publication Date Title
US5472564A (en) Method of dry etching with hydrogen bromide or bromide
US6225698B1 (en) Method for making semiconductor devices having gradual slope contacts
EP0858103B1 (en) Method for etching Pt film of semiconductor device
JPH06236877A (ja) 配線形成方法とこれに用いる装置
JPH03291921A (ja) 集積回路製作方法
US5851302A (en) Method for dry etching sidewall polymer
CN101017807A (zh) 半导体装置和半导体装置的制造方法
JP3571784B2 (ja) 半導体装置の配線形成方法
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
JP3241020B2 (ja) 半導体装置の製造方法
US20040063314A1 (en) Method of forming a conductive contact
US4937643A (en) Devices having tantalum silicide structures
JPH08139080A (ja) コバルトシリサイド層のエッチング方法
JP2924948B2 (ja) 半導体装置のポリサイドゲート形成方法
TW501199B (en) Method for enhancing etching of TiSix
JP2715869B2 (ja) 半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
US20040121593A1 (en) Method for manufacturing semiconductor device through use of mask material
JP3000593B2 (ja) エッチング方法
JP4051546B2 (ja) キャパシタの形成方法
KR0155621B1 (ko) 반도체 장치의 적층형 캐패시터 제조방법
JP2773770B2 (ja) 半導体装置の製造方法
JPH0744173B2 (ja) シリサイド、多結晶シリコン及びポリサイドのエッチング方法
KR19990000637A (ko) 반도체장치의 백금막 식각방법
JPH11177031A (ja) キャパシタ下部電極のブリッジを予防するhsgキャパシタ形成方法