JPH11177031A - キャパシタ下部電極のブリッジを予防するｈｓｇキャパシタ形成方法 - Google Patents
キャパシタ下部電極のブリッジを予防するｈｓｇキャパシタ形成方法Info
- Publication number
- JPH11177031A JPH11177031A JP10133769A JP13376998A JPH11177031A JP H11177031 A JPH11177031 A JP H11177031A JP 10133769 A JP10133769 A JP 10133769A JP 13376998 A JP13376998 A JP 13376998A JP H11177031 A JPH11177031 A JP H11177031A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- capacitor
- hsg
- dry etching
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000001312 dry etching Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 210000002381 plasma Anatomy 0.000 description 17
- 238000009616 inductively coupled plasma Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＨＳＧキャパシタ下部電極パターンが形成さ
れた半導体基板で下部電極パターンの外に絶縁膜表面に
形成された望まないＨＳＧを取り除く方法を提供する。 【解決手段】 絶縁膜表面に形成された望まないＨＳＧ
を取り除くためにキャパシタパターンを構成するポリシ
リコンと絶縁膜を構成する酸化膜と蝕刻選択比が１０〜
５０：１の条件になるプラズマを利用した乾式蝕刻を利
用してＨＳＧ状の下部電極パターンの表面を１００〜５
００Å程度にエッチバックすることで絶縁膜表面に形成
されたＨＳＧを取り除く。これにより、隣接する二本の
ビットライン間の短絡欠陥を減らすことができる。
れた半導体基板で下部電極パターンの外に絶縁膜表面に
形成された望まないＨＳＧを取り除く方法を提供する。 【解決手段】 絶縁膜表面に形成された望まないＨＳＧ
を取り除くためにキャパシタパターンを構成するポリシ
リコンと絶縁膜を構成する酸化膜と蝕刻選択比が１０〜
５０：１の条件になるプラズマを利用した乾式蝕刻を利
用してＨＳＧ状の下部電極パターンの表面を１００〜５
００Å程度にエッチバックすることで絶縁膜表面に形成
されたＨＳＧを取り除く。これにより、隣接する二本の
ビットライン間の短絡欠陥を減らすことができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子のキャパ
シタ形成方法に係り、さらに詳細には半球型グレーン
（Ｈｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ、以下Ｈ
ＳＧと称する）が形成された下部電極を持つ半導体素子
のキャパシタ形成方法に関する。
シタ形成方法に係り、さらに詳細には半球型グレーン
（Ｈｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ、以下Ｈ
ＳＧと称する）が形成された下部電極を持つ半導体素子
のキャパシタ形成方法に関する。
【０００２】
【従来の技術】最近になってキャパシタ下部電極の表面
に半球型グレーン（ＨＳＧ）が形成された多結晶シリコ
ン膜（以下、ＨＳＧ−多結晶シリコン膜）がＤＲＡＭの
メモリーセルを構成するキャパシタとして多用されてい
る。ＨＳＧ−多結晶シリコン膜は凹凸表面をもち、従来
の多結晶シリコン膜よりその表面積が２〜３倍程度大き
く拡張される。したがって、ＨＳＧ−多結晶シリコン膜
をキャパシタの下部電極として使用すれば、キャパシタ
電極の表面積を増大させキャパシタンスを増やせる。し
たがって、小さな面積内でもキャパシタンスを増やせる
ため、ＤＲＡＭのように高集積化が急進展される半導体
素子に多く応用されている。
に半球型グレーン（ＨＳＧ）が形成された多結晶シリコ
ン膜（以下、ＨＳＧ−多結晶シリコン膜）がＤＲＡＭの
メモリーセルを構成するキャパシタとして多用されてい
る。ＨＳＧ−多結晶シリコン膜は凹凸表面をもち、従来
の多結晶シリコン膜よりその表面積が２〜３倍程度大き
く拡張される。したがって、ＨＳＧ−多結晶シリコン膜
をキャパシタの下部電極として使用すれば、キャパシタ
電極の表面積を増大させキャパシタンスを増やせる。し
たがって、小さな面積内でもキャパシタンスを増やせる
ため、ＤＲＡＭのように高集積化が急進展される半導体
素子に多く応用されている。
【０００３】ところがＨＳＧをキャパシタ下部電極に形
成する工程でＨＳＧがキャパシタ下部電極にのみ形成さ
れることでなく、キャパシタ下部電極の周辺の絶縁膜表
面にも成長する問題点がある。このように不要に絶縁膜
表面に形成されたＨＳＧは湿式蝕刻を通じて一般的に取
り除く。前述した湿式蝕刻を通じて不要に成長されたＨ
ＳＧを取り除く半導体素子のキャパシタ形成方法が米国
特許第５，６６２，８８９号（Ｔｉｔｌｅ：Ｈｉｇｈ
Ｃａｐａｃｉｔａｎｃｅ ＣａｐａｃｉｔｏｒＭａｎｕ
ｆａｃｔｕｒｉｎｇ Ｍｅｔｈｏｄ、Ｄａｔｅ：Ａｐ
ｒ．２０，′９７）に記載されている。
成する工程でＨＳＧがキャパシタ下部電極にのみ形成さ
れることでなく、キャパシタ下部電極の周辺の絶縁膜表
面にも成長する問題点がある。このように不要に絶縁膜
表面に形成されたＨＳＧは湿式蝕刻を通じて一般的に取
り除く。前述した湿式蝕刻を通じて不要に成長されたＨ
ＳＧを取り除く半導体素子のキャパシタ形成方法が米国
特許第５，６６２，８８９号（Ｔｉｔｌｅ：Ｈｉｇｈ
Ｃａｐａｃｉｔａｎｃｅ ＣａｐａｃｉｔｏｒＭａｎｕ
ｆａｃｔｕｒｉｎｇ Ｍｅｔｈｏｄ、Ｄａｔｅ：Ａｐ
ｒ．２０，′９７）に記載されている。
【０００４】しかし半導体素子の集積度が増加し、これ
に伴い微細パターンの線幅が急速に小さくなることによ
って、従来の絶縁膜表面に不要に成長されたＨＳＧは湿
式蝕刻のみで取り除く場合に、洗浄工程で完全に除けな
いＨＳＧ残地が隣接する二つのビットライン上部に形成
されたＨＳＧキャパシタ下部電極間のブリッジ欠陥をも
たらすという問題点がある。
に伴い微細パターンの線幅が急速に小さくなることによ
って、従来の絶縁膜表面に不要に成長されたＨＳＧは湿
式蝕刻のみで取り除く場合に、洗浄工程で完全に除けな
いＨＳＧ残地が隣接する二つのビットライン上部に形成
されたＨＳＧキャパシタ下部電極間のブリッジ欠陥をも
たらすという問題点がある。
【０００５】
【発明が解決しようとする課題】本発明が果たそうとす
る技術的課題は、プラズマを利用した乾式蝕刻で絶縁膜
の表面をエッチバックし絶縁膜表面に形成されたＨＳＧ
を取り除くことによって隣接する二つのビットラインの
上部に形成されたＨＳＧ下部電極パターン間の短絡欠陥
を抑制できるＨＳＧキャパシタ形成方法を提供すること
にある。
る技術的課題は、プラズマを利用した乾式蝕刻で絶縁膜
の表面をエッチバックし絶縁膜表面に形成されたＨＳＧ
を取り除くことによって隣接する二つのビットラインの
上部に形成されたＨＳＧ下部電極パターン間の短絡欠陥
を抑制できるＨＳＧキャパシタ形成方法を提供すること
にある。
【０００６】
【課題を解決するための手段】前記技術的課題を達成す
るために本発明にともなうキャパシタ下部電極のブリッ
ジを予防するＨＳＧキャパシタ形成方法は、まず絶縁膜
が形成された半導体基板にＨＳＧ下部電極パターンを形
成する。そして、前記ＨＳＧ下部電極パターンが形成さ
れた結果物上にプラズマを利用した乾式蝕刻を進行し、
ＨＳＧ下部電極パターンの外に絶縁膜の表面に形成され
たＨＳＧを取り除く。
るために本発明にともなうキャパシタ下部電極のブリッ
ジを予防するＨＳＧキャパシタ形成方法は、まず絶縁膜
が形成された半導体基板にＨＳＧ下部電極パターンを形
成する。そして、前記ＨＳＧ下部電極パターンが形成さ
れた結果物上にプラズマを利用した乾式蝕刻を進行し、
ＨＳＧ下部電極パターンの外に絶縁膜の表面に形成され
たＨＳＧを取り除く。
【０００７】本発明の望ましい実施例によれば、前記絶
縁膜は酸化膜または酸化膜を含む複合膜を使用して形成
し、前記ＨＳＧ下部電極パターンはビットライン上に形
成されたＣＯＢ構造で形成されることが適し、前記下部
電極パターンはスタック型構造で形成することが適す
る。
縁膜は酸化膜または酸化膜を含む複合膜を使用して形成
し、前記ＨＳＧ下部電極パターンはビットライン上に形
成されたＣＯＢ構造で形成されることが適し、前記下部
電極パターンはスタック型構造で形成することが適す
る。
【０００８】望ましくは、前記プラズマを利用した乾式
蝕刻を進行した後に連続して洗浄工程をさらに施すこと
が適し、連続して誘電体膜と上部電極を形成することが
適する。前記プラズマを利用した乾式蝕刻は前記ＨＳＧ
状の下部電極パターンと絶縁膜との蝕刻比が１０：１な
いし５０：１になるように進行することが望ましい。
蝕刻を進行した後に連続して洗浄工程をさらに施すこと
が適し、連続して誘電体膜と上部電極を形成することが
適する。前記プラズマを利用した乾式蝕刻は前記ＨＳＧ
状の下部電極パターンと絶縁膜との蝕刻比が１０：１な
いし５０：１になるように進行することが望ましい。
【０００９】望ましくは、前記プラズマを利用した乾式
蝕刻はＴＣＰ装置を利用して進行することが適する。こ
の時チャンバ圧力は１〜１０ｍＴｏｒｒに設定し、ＴＣ
Ｐ電極には２５０〜３５０ワットの電力を印加し、バイ
アス電極には１００〜２００ワットの電力を印加するこ
とが望ましい。また、蝕刻ガスはＣｌ2 ／Ｏ2 またはＣ
ｌ2 ／ＨＢｒを使用することが適し、チャンバの壁温度
は５０〜７０℃に、バイアス電極の温度は３０〜５０℃
間で進行することが適する。前記プラズマを利用した乾
式蝕刻はＨＳＧ下部電極パターンを１００〜５００Å程
度にエッチバックさせることが望ましい。
蝕刻はＴＣＰ装置を利用して進行することが適する。こ
の時チャンバ圧力は１〜１０ｍＴｏｒｒに設定し、ＴＣ
Ｐ電極には２５０〜３５０ワットの電力を印加し、バイ
アス電極には１００〜２００ワットの電力を印加するこ
とが望ましい。また、蝕刻ガスはＣｌ2 ／Ｏ2 またはＣ
ｌ2 ／ＨＢｒを使用することが適し、チャンバの壁温度
は５０〜７０℃に、バイアス電極の温度は３０〜５０℃
間で進行することが適する。前記プラズマを利用した乾
式蝕刻はＨＳＧ下部電極パターンを１００〜５００Å程
度にエッチバックさせることが望ましい。
【００１０】
【発明の実施の形態】以下、添付された図面を参照して
本発明の望ましい実施形態を詳細に説明する。本明細書
で言うプラズマを利用した乾式蝕刻方式は、最も広い意
味で使用しており、ＴＣＰのような一つの特定プラズマ
を利用した乾式蝕刻方式を限定することではない。本発
明はその精神及び必須の特徴事項から離脱しない範囲で
他の方式で実施できる。例を挙げれば、本発明の望まし
い実施例ではプラズマを利用した乾式蝕刻をＴＣＰプラ
ズマ装置を利用することを一例に挙げたが、ＨＳＧキャ
パシタ下部電極パターンと絶縁膜との蝕刻選択比が１
０：１ないし５０：１の選択的蝕刻の可能なプラズマを
利用した乾式蝕刻ならば反応性イオン蝕刻（ＲＩＥ）装
置、電子サイクロトロン共鳴（ＥＣＲ）装置、誘導結合
プラズマ（ＩＣＰ）装置及び表面波形プラズマ（ＳＷ
Ｐ）装置などのいずれ装置を利用しても良い。したがっ
て、下の望ましい実施例で記載した内容は例示であって
限定する意味ではない。
本発明の望ましい実施形態を詳細に説明する。本明細書
で言うプラズマを利用した乾式蝕刻方式は、最も広い意
味で使用しており、ＴＣＰのような一つの特定プラズマ
を利用した乾式蝕刻方式を限定することではない。本発
明はその精神及び必須の特徴事項から離脱しない範囲で
他の方式で実施できる。例を挙げれば、本発明の望まし
い実施例ではプラズマを利用した乾式蝕刻をＴＣＰプラ
ズマ装置を利用することを一例に挙げたが、ＨＳＧキャ
パシタ下部電極パターンと絶縁膜との蝕刻選択比が１
０：１ないし５０：１の選択的蝕刻の可能なプラズマを
利用した乾式蝕刻ならば反応性イオン蝕刻（ＲＩＥ）装
置、電子サイクロトロン共鳴（ＥＣＲ）装置、誘導結合
プラズマ（ＩＣＰ）装置及び表面波形プラズマ（ＳＷ
Ｐ）装置などのいずれ装置を利用しても良い。したがっ
て、下の望ましい実施例で記載した内容は例示であって
限定する意味ではない。
【００１１】図１ないし図３は本発明の望ましい実施例
によるキャパシタ下部電極のブリッジを予防するＨＳＧ
キャパシタ形成方法を説明するために示した断面図であ
る。図１はコンタクトホール１０４を持つ絶縁膜１０２
にキャパシタ下部電極パターン１０６を形成した時の断
面図である。
によるキャパシタ下部電極のブリッジを予防するＨＳＧ
キャパシタ形成方法を説明するために示した断面図であ
る。図１はコンタクトホール１０４を持つ絶縁膜１０２
にキャパシタ下部電極パターン１０６を形成した時の断
面図である。
【００１２】図１を参照すれば、下部構造、例えばトラ
ンジスター（図示せず）とビットラインパターン（図示
せず）などが形成された半導体基板１００に酸化膜また
は酸化膜を含む複合膜のような絶縁膜１０２を形成す
る。続いて、前記絶縁膜１０２の表面にフォトレジスト
を塗布し、フォト及び蝕刻工程を進行して半導体基板１
００の不純物領域を露出させるコンタクトホール１０４
を形成する。前記コンタクトホール１０４が形成された
半導体基板に非晶質シリコンを積層し、パターニングを
施しキャパシタ下部電極パターン１０６を形成する。こ
の時、キャパシタ下部電極パターン１０４は表面積を増
やすための多様な構造中からスタック型で形成すること
が適する。またキャパシタ下部電極パターン１０４はビ
ットライン上部に形成するＣＯＢ構造で形成されること
が望ましい。
ンジスター（図示せず）とビットラインパターン（図示
せず）などが形成された半導体基板１００に酸化膜また
は酸化膜を含む複合膜のような絶縁膜１０２を形成す
る。続いて、前記絶縁膜１０２の表面にフォトレジスト
を塗布し、フォト及び蝕刻工程を進行して半導体基板１
００の不純物領域を露出させるコンタクトホール１０４
を形成する。前記コンタクトホール１０４が形成された
半導体基板に非晶質シリコンを積層し、パターニングを
施しキャパシタ下部電極パターン１０６を形成する。こ
の時、キャパシタ下部電極パターン１０４は表面積を増
やすための多様な構造中からスタック型で形成すること
が適する。またキャパシタ下部電極パターン１０４はビ
ットライン上部に形成するＣＯＢ構造で形成されること
が望ましい。
【００１３】図２は前記キャパシタ下部電極パターン１
０６が形成された結果物に熱処理を施してＨＳＧが表面
に形成された下部電極パターン（以下ＨＳＧ下部電極パ
ターンと称する）１０８を形成した時の断面図である。
０６が形成された結果物に熱処理を施してＨＳＧが表面
に形成された下部電極パターン（以下ＨＳＧ下部電極パ
ターンと称する）１０８を形成した時の断面図である。
【００１４】図２を参照すれば、前記キャパシタ下部電
極パターンが形成された結果物に非晶質シリコンが多結
晶ポリシリコンに相変化する温度である５００℃以上で
熱処理を一定時間遂行しＨＳＧ下部電極パターン１０８
を形成する。以外にも、ＨＳＧ状の下部電極パターンを
形成する方法はＳｉＨ4 のような気体ソースを利用した
低圧化学気相蒸着を進行したり、またはＳｉＨ4 を分子
の形態で非晶質の下部電極パターンの表面に照射してＨ
ＳＧ状の下部電極パターン１０８を形成することもでき
る。したがって、キャパシタ下部電極パターンはＨＳＧ
が形成されることによってキャパシタ下部電極の表面積
が単純スタック型の構造である時より大きくなる。
極パターンが形成された結果物に非晶質シリコンが多結
晶ポリシリコンに相変化する温度である５００℃以上で
熱処理を一定時間遂行しＨＳＧ下部電極パターン１０８
を形成する。以外にも、ＨＳＧ状の下部電極パターンを
形成する方法はＳｉＨ4 のような気体ソースを利用した
低圧化学気相蒸着を進行したり、またはＳｉＨ4 を分子
の形態で非晶質の下部電極パターンの表面に照射してＨ
ＳＧ状の下部電極パターン１０８を形成することもでき
る。したがって、キャパシタ下部電極パターンはＨＳＧ
が形成されることによってキャパシタ下部電極の表面積
が単純スタック型の構造である時より大きくなる。
【００１５】しかし、図２に示したようにキャパシタ下
部電極パターン１０６の表面にのみＨＳＧが形成される
ことでなく絶縁膜１０２表面にもＨＳＧ１１０が形成さ
れる。既存にはこのような絶縁膜表面に形成されたＨＳ
Ｇ１１０が湿式蝕刻を通じて取り除く過程で残留してＨ
ＳＧ下部電極パターン１０８間のブリッジを誘発するこ
とによって隣接する二つのビットラインまたは下部電極
パターンが短絡される欠陥を誘発させた。しかし本発明
ではＨＳＧ下部電極パターン１０８を構成するポリシリ
コンと絶縁膜１０２を構成する酸化膜との蝕刻選択比が
数十対一、例えば１０：１〜５０：１の条件になるプラ
ズマを利用した乾式蝕刻方式で処理することによって、
絶縁膜１０２の表面に形成されたＨＳＧ１１０を完全に
取り除くことができる。
部電極パターン１０６の表面にのみＨＳＧが形成される
ことでなく絶縁膜１０２表面にもＨＳＧ１１０が形成さ
れる。既存にはこのような絶縁膜表面に形成されたＨＳ
Ｇ１１０が湿式蝕刻を通じて取り除く過程で残留してＨ
ＳＧ下部電極パターン１０８間のブリッジを誘発するこ
とによって隣接する二つのビットラインまたは下部電極
パターンが短絡される欠陥を誘発させた。しかし本発明
ではＨＳＧ下部電極パターン１０８を構成するポリシリ
コンと絶縁膜１０２を構成する酸化膜との蝕刻選択比が
数十対一、例えば１０：１〜５０：１の条件になるプラ
ズマを利用した乾式蝕刻方式で処理することによって、
絶縁膜１０２の表面に形成されたＨＳＧ１１０を完全に
取り除くことができる。
【００１６】図３は前記熱処理が完了された半導体基板
にプラズマを利用した乾式蝕刻を進行し絶縁膜１０２表
面に不要に形成されたＨＳＧを完全に取り除いた時の断
面図である。詳細に説明すれば、ＨＳＧ状の下部電極パ
ターン１０８を構成するポリシリコンと、絶縁膜１０２
を構成する酸化膜との蝕刻選択比が１０：１〜５０：１
になるように調整された多様な方式のプラズマを利用し
た乾式蝕刻を進行して、ＨＳＧ状の下部電極１０８パタ
ーン表面を１００〜５００Åの厚さでエッチバックされ
たＨＳＧ下部電極パターン１１２を形成し絶縁膜１０２
上に成長されたＨＳＧ１１０を取り除く。
にプラズマを利用した乾式蝕刻を進行し絶縁膜１０２表
面に不要に形成されたＨＳＧを完全に取り除いた時の断
面図である。詳細に説明すれば、ＨＳＧ状の下部電極パ
ターン１０８を構成するポリシリコンと、絶縁膜１０２
を構成する酸化膜との蝕刻選択比が１０：１〜５０：１
になるように調整された多様な方式のプラズマを利用し
た乾式蝕刻を進行して、ＨＳＧ状の下部電極１０８パタ
ーン表面を１００〜５００Åの厚さでエッチバックされ
たＨＳＧ下部電極パターン１１２を形成し絶縁膜１０２
上に成長されたＨＳＧ１１０を取り除く。
【００１７】以下、ＴＣＰ装置を利用して絶縁膜１０２
上のＨＳＧ１１０を取り除く工程を説明する。
上のＨＳＧ１１０を取り除く工程を説明する。
【００１８】まずＴＣＰ装置を利用する場合チャンバの
圧力を１〜１０ｍＴｏｒｒに設定して、ＴＣＰ電極には
２５０〜３５０ワット範囲のパワーを、バイアス電極に
は１００〜２００ワットの範囲のパワーを印加する。そ
してチャンバ内部に流す蝕刻ガスはＣｌ2 ／Ｏ2 または
Ｃｌ2 ／ＨＢｒガスを使用し、チャンバ壁の温度を５０
〜７０℃範囲に調整し、バイアス電極の温度を３０〜５
０℃の範囲に調整して一定時間乾式蝕刻を進行すること
によってＨＳＧ状の下部電極パターン１０８の表面が１
００〜５００Å程度エッチバックされたＨＳＧ下部電極
パターン１１２を形成する。この時、ＨＳＧ下部電極パ
ターン１０８を構成するポリシリコンと絶縁膜１０２を
構成する酸化膜との蝕刻選択比が１０〜５０：１になる
乾式蝕刻条件によって薄厚で絶縁膜表面に形成されたＨ
ＳＧ（図２の参照符号１１０）は完全に除ける。続い
て、洗浄工程を進行して蝕刻残留物を取り除いて誘電体
膜及び上部電極を形成して本発明によるキャパシタ下部
電極のブリッジを予防するＨＳＧキャパシタ形成工程を
完了する。
圧力を１〜１０ｍＴｏｒｒに設定して、ＴＣＰ電極には
２５０〜３５０ワット範囲のパワーを、バイアス電極に
は１００〜２００ワットの範囲のパワーを印加する。そ
してチャンバ内部に流す蝕刻ガスはＣｌ2 ／Ｏ2 または
Ｃｌ2 ／ＨＢｒガスを使用し、チャンバ壁の温度を５０
〜７０℃範囲に調整し、バイアス電極の温度を３０〜５
０℃の範囲に調整して一定時間乾式蝕刻を進行すること
によってＨＳＧ状の下部電極パターン１０８の表面が１
００〜５００Å程度エッチバックされたＨＳＧ下部電極
パターン１１２を形成する。この時、ＨＳＧ下部電極パ
ターン１０８を構成するポリシリコンと絶縁膜１０２を
構成する酸化膜との蝕刻選択比が１０〜５０：１になる
乾式蝕刻条件によって薄厚で絶縁膜表面に形成されたＨ
ＳＧ（図２の参照符号１１０）は完全に除ける。続い
て、洗浄工程を進行して蝕刻残留物を取り除いて誘電体
膜及び上部電極を形成して本発明によるキャパシタ下部
電極のブリッジを予防するＨＳＧキャパシタ形成工程を
完了する。
【００１９】したがって、前述した本発明によれば、Ｈ
ＳＧキャパシタ下部電極パターンを形成した後に、絶縁
膜表面に形成された望まないＨＳＧを高い蝕刻選択比を
持つプラズマを利用した乾式蝕刻方式で取り除くことに
よってキャパシタ下部電極のブリッジを予防して隣接す
る二本のビットライン間の短絡欠陥を減らすことができ
る。
ＳＧキャパシタ下部電極パターンを形成した後に、絶縁
膜表面に形成された望まないＨＳＧを高い蝕刻選択比を
持つプラズマを利用した乾式蝕刻方式で取り除くことに
よってキャパシタ下部電極のブリッジを予防して隣接す
る二本のビットライン間の短絡欠陥を減らすことができ
る。
【００２０】本発明は前記した実施例に限定されること
なく、本発明が属する技術的思想内で当分野の通常の知
識を持った者により多くの変形が可能なのは明白であ
る。
なく、本発明が属する技術的思想内で当分野の通常の知
識を持った者により多くの変形が可能なのは明白であ
る。
【００２１】
【発明の効果】本発明によれば、ＨＳＧキャパシタ下部
電極パターンを形成した後に、絶縁膜表面に形成された
望まないＨＳＧを高い蝕刻選択比を持つプラズマを利用
した乾式蝕刻方式で取り除くことによって、キャパシタ
下部電極のブリッジを予防し、隣接する二つのビットラ
イン間の短絡欠陥を減らすことができる。
電極パターンを形成した後に、絶縁膜表面に形成された
望まないＨＳＧを高い蝕刻選択比を持つプラズマを利用
した乾式蝕刻方式で取り除くことによって、キャパシタ
下部電極のブリッジを予防し、隣接する二つのビットラ
イン間の短絡欠陥を減らすことができる。
【図１】 本発明の望ましい実施例によるキャパシタ下
部電極のブリッジを予防するＨＳＧキャパシタ形成方法
を説明するために示した断面図である。
部電極のブリッジを予防するＨＳＧキャパシタ形成方法
を説明するために示した断面図である。
【図２】 本発明の望ましい実施例によるキャパシタ下
部電極のブリッジを予防するＨＳＧキャパシタ形成方法
を説明するために示した断面図である。
部電極のブリッジを予防するＨＳＧキャパシタ形成方法
を説明するために示した断面図である。
【図３】 本発明の望ましい実施例によるキャパシタ下
部電極のブリッジを予防するＨＳＧキャパシタ形成方法
を説明するために示した断面図である。
部電極のブリッジを予防するＨＳＧキャパシタ形成方法
を説明するために示した断面図である。
１０２…絶縁膜、 １０８…ＨＳＧ状の下部電極パターン、 １１２…ＨＳＧ下部電極パターン、 １１０…成長されたＨＳＧ。
Claims (11)
- 【請求項１】 絶縁膜が形成された半導体基板にＨＳＧ
状のキャパシタ下部電極パターンを形成する段階と、 前記結果物上にプラズマを利用した乾式蝕刻を進行して
前記絶縁膜表面に形成されたＨＳＧを取り除く段階とを
含むことを特徴とするキャパシタ下部電極のブリッジを
予防するＨＳＧキャパシタ形成方法。 - 【請求項２】 前記ＨＳＧ状の下部電極パターンはビッ
トライン上に形成されたＣＯＢ構造で形成されたことを
特徴とする請求項１に記載のキャパシタ下部電極のブリ
ッジを予防するＨＳＧキャパシタ形成方法。 - 【請求項３】 前記下部電極パターンはスタック型構造
であることを特徴とする請求項１に記載のキャパシタ下
部電極のブリッジを予防するＨＳＧキャパシタ形成方
法。 - 【請求項４】 前記プラズマを利用した乾式蝕刻はＨＳ
Ｇ下部電極パターンと絶縁膜との蝕刻選択比が１０〜５
０：１になるように進行することを特徴とする請求項１
に記載のキャパシタ下部電極のブリッジを予防するＨＳ
Ｇキャパシタ形成方法。 - 【請求項５】 前記プラズマを利用した乾式蝕刻はＴＣ
Ｐ装置を利用して進行することを特徴とする請求項１に
記載のキャパシタ下部電極のブリッジを予防するＨＳＧ
キャパシタ形成方法。 - 【請求項６】 前記ＴＣＰを利用した乾式蝕刻はチャン
バの圧力を１〜１０ｍＴｏｒｒの範囲にして進行するこ
とを特徴とする請求項５に記載のキャパシタ下部電極の
ブリッジを予防するＨＳＧキャパシタ形成方法。 - 【請求項７】 前記ＴＣＰを利用した乾式蝕刻はＴＣＰ
電極には２５０〜３５０ワットの高電力を印加して、チ
ャンバ下部のバイアス電極には１００〜２００ワットの
低電力を印加して実施することを特徴とする請求項５に
記載のキャパシタ下部電極のブリッジを予防するＨＳＧ
キャパシタ形成方法。 - 【請求項８】 前記ＴＣＰを利用した乾式蝕刻は蝕刻ガ
スでＣｌ2 ／Ｏ2 またはＣｌ2 ／ＨＢｒを使用すること
を特徴とする請求項５に記載のキャパシタ下部電極のブ
リッジを予防するＨＳＧキャパシタ形成方法。 - 【請求項９】 前記ＴＣＰを利用した乾式蝕刻はチャン
バ壁温度を５０〜７０℃にしてバイアス電極の温度を３
０〜５０℃の範囲にして進行することを特徴とする請求
項５に記載のキャパシタ下部電極のブリッジを予防する
ＨＳＧキャパシタ形成方法。 - 【請求項１０】 前記プラズマを利用した乾式蝕刻はＨ
ＳＧ状の下部電極パターンを１００〜５００Å程度エッ
チバックするように進行することを特徴とする請求項１
に記載のキャパシタ下部電極のブリッジを予防するＨＳ
Ｇキャパシタ形成方法。 - 【請求項１１】 前記プラズマを利用した乾式蝕刻を進
行した後に洗浄工程をさらに施す段階を具備することを
特徴とする請求項１に記載のキャパシタ下部電極のブリ
ッジを予防するＨＳＧキャパシタ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR97P61600 | 1997-11-20 | ||
| KR1019970061600A KR19990041068A (ko) | 1997-11-20 | 1997-11-20 | 커패시터 하부전극의 브릿지를 예방하는 ｈｓｇ 커패시터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177031A true JPH11177031A (ja) | 1999-07-02 |
Family
ID=19525206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10133769A Withdrawn JPH11177031A (ja) | 1997-11-20 | 1998-05-15 | キャパシタ下部電極のブリッジを予防するｈｓｇキャパシタ形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11177031A (ja) |
| KR (1) | KR19990041068A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436761B1 (en) | 1999-09-10 | 2002-08-20 | Nec Corporation | Method for manufacturing semiconductor memory devices |
| US6686234B1 (en) | 1999-12-24 | 2004-02-03 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
-
1997
- 1997-11-20 KR KR1019970061600A patent/KR19990041068A/ko not_active Application Discontinuation
-
1998
- 1998-05-15 JP JP10133769A patent/JPH11177031A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436761B1 (en) | 1999-09-10 | 2002-08-20 | Nec Corporation | Method for manufacturing semiconductor memory devices |
| US6686234B1 (en) | 1999-12-24 | 2004-02-03 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990041068A (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413649B1 (ko) | 반도체장치의제조방법 | |
| JPH05217815A (ja) | メモリ セル コンデンサの製造方法及びその構造 | |
| JP2001035841A (ja) | ペロブスカイト強誘電性材料のウェット・エッチング・プロセスと溶液 | |
| JP4399845B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP3701129B2 (ja) | 白金族金属膜の蝕刻方法及びこれを用いたキャパシタの下部電極の形成方法 | |
| JP2000138349A (ja) | 半導体記憶装置の製造方法 | |
| JP2003282844A (ja) | ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング | |
| JP3241020B2 (ja) | 半導体装置の製造方法 | |
| US6806196B2 (en) | High precision integrated circuit capacitors | |
| JP2003257942A (ja) | 半導体装置の製造方法 | |
| US6238995B1 (en) | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device | |
| JP2004274056A (ja) | 強誘電体メモリキャパシタの形成方法 | |
| JP2004140310A (ja) | キャパシタ及びその製造方法 | |
| KR20010108995A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| JPH11177031A (ja) | キャパシタ下部電極のブリッジを予防するｈｓｇキャパシタ形成方法 | |
| JP2003224207A (ja) | 半導体装置およびその製造方法 | |
| JPH10275901A (ja) | コンデンサおよびメモリ構造体とその製造法 | |
| US5928966A (en) | Method for manufacturing a stacked electrode for a semiconductor device | |
| JP4051546B2 (ja) | キャパシタの形成方法 | |
| JP3149478B2 (ja) | 半導体装置の製造方法 | |
| JP2000196032A (ja) | キャパシタの製造方法及びキャパシタ | |
| JP2503850B2 (ja) | 半導体素子の製造方法 | |
| JP3031881B2 (ja) | ポリシリコン電極の製造方法 | |
| JP3039443B2 (ja) | 半導体装置の製造方法 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |