JPH1022271A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1022271A JPH1022271A JP17653596A JP17653596A JPH1022271A JP H1022271 A JPH1022271 A JP H1022271A JP 17653596 A JP17653596 A JP 17653596A JP 17653596 A JP17653596 A JP 17653596A JP H1022271 A JPH1022271 A JP H1022271A
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- flow rate
- etching
- rate ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ゲート配線等に用いるポリＳｉ
配線の形成方法に関し、ポリＳｉ成長時のパーティクル
や酸化膜破損の防止を図る。 【解決手段】 半導体基板１上の多結晶シリコン膜３
を塩素ガスと酸素ガスの混合ガスでドライエッチングす
る工程において、多結晶シリコン膜３のドライエッチン
グ中に酸素ガスに対する塩素ガスの流量比率を変化させ
る。また酸素ガスに対する塩素ガスの流量比率を多結晶
シリコン膜３のエッチング完了間際に行なう。
配線の形成方法に関し、ポリＳｉ成長時のパーティクル
や酸化膜破損の防止を図る。 【解決手段】 半導体基板１上の多結晶シリコン膜３
を塩素ガスと酸素ガスの混合ガスでドライエッチングす
る工程において、多結晶シリコン膜３のドライエッチン
グ中に酸素ガスに対する塩素ガスの流量比率を変化させ
る。また酸素ガスに対する塩素ガスの流量比率を多結晶
シリコン膜３のエッチング完了間際に行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、ゲート配線等に用
いる多結晶シリコン（ポリＳｉ）膜配線の形成方法に関
する。
いる多結晶シリコン（ポリＳｉ）膜配線の形成方法に関
する。
【０００２】近年の半導体集積回路において、集積度の
向上を目指してゲート配線下の絶縁膜の薄膜化、及びゲ
ート配線形成時のパーティクル量の管理値の強化が必須
であり、安定したゲート配線形成が困難な状況となりつ
つある。
向上を目指してゲート配線下の絶縁膜の薄膜化、及びゲ
ート配線形成時のパーティクル量の管理値の強化が必須
であり、安定したゲート配線形成が困難な状況となりつ
つある。
【０００３】
【従来の技術】図２は従来の説明図である。図におい
て、１はシリコン（Ｓｉ）基板、２は二酸化シリコン
（ＳｉＯ2 ）膜、３は多結晶シリコン（ポリＳｉ）膜、
４はレジスト膜である。
て、１はシリコン（Ｓｉ）基板、２は二酸化シリコン
（ＳｉＯ2 ）膜、３は多結晶シリコン（ポリＳｉ）膜、
４はレジスト膜である。
【０００４】従来の塩素・酸素（Ｃｌ2 ／Ｏ2 ）系ガス
を用いたＳｉ基板１上のポリＳｉ膜３からなるゲート配
線の形成方法としては、図２に工程順模式断面図で示す
ような方法がある。
を用いたＳｉ基板１上のポリＳｉ膜３からなるゲート配
線の形成方法としては、図２に工程順模式断面図で示す
ような方法がある。
【０００５】先ず、図２（ａ）に示すように、Ｓｉ基板
１上に、ゲート絶縁膜として薄膜のＳｉＯ2 膜２を形成
する。次に、図２（ｂ）に示すように、ゲート配線用の
ポリＳｉ膜３の成長を行なう。
１上に、ゲート絶縁膜として薄膜のＳｉＯ2 膜２を形成
する。次に、図２（ｂ）に示すように、ゲート配線用の
ポリＳｉ膜３の成長を行なう。
【０００６】次に、図２（ｃ）に示すようにゲート配線
用のポリＳｉ膜３のパターニングを行うために、レジス
ト膜４をパターニングする。次に、図２（ｄ）に示すよ
うに、レジスト膜をマスクとして、ポリＳｉ膜のドライ
エッチングを塩素／酸素系のガスを用いて行う。
用のポリＳｉ膜３のパターニングを行うために、レジス
ト膜４をパターニングする。次に、図２（ｄ）に示すよ
うに、レジスト膜をマスクとして、ポリＳｉ膜のドライ
エッチングを塩素／酸素系のガスを用いて行う。
【０００７】最後に、図２（ｅ）に示すように、マスク
として用いたレジスト膜４の除去を行なう。
として用いたレジスト膜４の除去を行なう。
【０００８】
【発明が解決しようとする課題】ここで、図２（ｄ）に
示すように、パーティクル６の発生によりポリＳｉ膜５
残渣が生じたり、下地のＳｉＯ2 膜の欠損の発生による
Ｓｉ基板の掘損が生じてパターン形状不良や電気的特性
測定時の不良率増加といった問題を生じる。
示すように、パーティクル６の発生によりポリＳｉ膜５
残渣が生じたり、下地のＳｉＯ2 膜の欠損の発生による
Ｓｉ基板の掘損が生じてパターン形状不良や電気的特性
測定時の不良率増加といった問題を生じる。
【０００９】本発明は、以上の点を鑑み、ポリＳｉ膜の
ドライエッチング時のパーティクルの発生を減少し、且
つ薄膜のＳｉＯ2 膜の欠損を防ぐドライエッチング方法
を提供する。
ドライエッチング時のパーティクルの発生を減少し、且
つ薄膜のＳｉＯ2 膜の欠損を防ぐドライエッチング方法
を提供する。
【００１０】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において、１はＳｉ基板、２はＳｉＯ
2 膜、３はポリＳｉ膜、４はレジスト膜である。
図である。図において、１はＳｉ基板、２はＳｉＯ
2 膜、３はポリＳｉ膜、４はレジスト膜である。
【００１１】パーティクル発生のメカニズムを調査した
ところ、ドライエッチングにおける塩素ガスと酸素ガス
の流量比率の依存性が大きく、酸素流量低下によりパー
ティクル抑制効果が多くなることが分かった。
ところ、ドライエッチングにおける塩素ガスと酸素ガス
の流量比率の依存性が大きく、酸素流量低下によりパー
ティクル抑制効果が多くなることが分かった。
【００１２】これはＳｉと酸素とが反応して、ＳｉＯｘ
となり、ドライエッチング装置のチャンバ側壁に付着し
てプラズマのオン・オフの熱履歴でパーティクルが発生
するメカニズムにより実証できる。
となり、ドライエッチング装置のチャンバ側壁に付着し
てプラズマのオン・オフの熱履歴でパーティクルが発生
するメカニズムにより実証できる。
【００１３】しかし、酸素ガスに対する塩素ガス（Ｃｌ
2 ／Ｏ2 ）の流量比率が大きくなり酸素の流量が低下す
るにつれて、ポリＳｉ膜に対するＳｉＯ2 膜のエッチン
グレートの選択比が低下し、ゲート酸化膜のやぶれ（欠
損）が発生しやすくなる。
2 ／Ｏ2 ）の流量比率が大きくなり酸素の流量が低下す
るにつれて、ポリＳｉ膜に対するＳｉＯ2 膜のエッチン
グレートの選択比が低下し、ゲート酸化膜のやぶれ（欠
損）が発生しやすくなる。
【００１４】この相反する現象を両立するため、ポリＳ
ｉ膜のエッチングにおいて、第一ステップのエッチング
においてＣｌ2 ／Ｏ2 流量比率を大きくしてパーティク
ルの発生を減少させ、続いて第二ステップとしてＣｌ2
／Ｏ2 流量比率を小さくしてゲート酸化膜の損傷を少な
くするというように、Ｃｌ2 ／Ｏ2 流量比率を変化させ
て、二ステップのドライエッチングを行なう。
ｉ膜のエッチングにおいて、第一ステップのエッチング
においてＣｌ2 ／Ｏ2 流量比率を大きくしてパーティク
ルの発生を減少させ、続いて第二ステップとしてＣｌ2
／Ｏ2 流量比率を小さくしてゲート酸化膜の損傷を少な
くするというように、Ｃｌ2 ／Ｏ2 流量比率を変化させ
て、二ステップのドライエッチングを行なう。
【００１５】このように、本発明では図１（ａ）に示す
ように、Ｓｉ基板１上に被覆したＳｉＯ２膜２上に、図
１（ｂ）に示すように配線形成用のポリＳｉ膜３を形成
し、図１（ｃ）に示すように、ドライエッチングのマス
クとしてレジスト膜４をパターニングした後、図１
（ｄ）に示すように、第１ステップではＣｌ2 ／Ｏ2 流
量比を大きくしてＳｉＯｘの生成を抑制してそれに起因
するパーティクルの減少対策を実現し、続いてＥＰＤ
（エッチング終点検出器）等の使用によりレジスト膜４
下以外のポリＳｉ膜４の除去直後にＣｌ2 ／Ｏ2 流量比
率の切り換えを行い、図１（ｅ）に示すように、第２ス
テップのエッチングではＣｌ2 ／Ｏ2 流量比率を小さく
して、ポリＳｉ膜とＳｉＯ２膜２のエッチング選択比の
向上によりゲート酸化膜の欠損（やぶれ）対策を実現
し、問題点の解決が可能となる。
ように、Ｓｉ基板１上に被覆したＳｉＯ２膜２上に、図
１（ｂ）に示すように配線形成用のポリＳｉ膜３を形成
し、図１（ｃ）に示すように、ドライエッチングのマス
クとしてレジスト膜４をパターニングした後、図１
（ｄ）に示すように、第１ステップではＣｌ2 ／Ｏ2 流
量比を大きくしてＳｉＯｘの生成を抑制してそれに起因
するパーティクルの減少対策を実現し、続いてＥＰＤ
（エッチング終点検出器）等の使用によりレジスト膜４
下以外のポリＳｉ膜４の除去直後にＣｌ2 ／Ｏ2 流量比
率の切り換えを行い、図１（ｅ）に示すように、第２ス
テップのエッチングではＣｌ2 ／Ｏ2 流量比率を小さく
して、ポリＳｉ膜とＳｉＯ２膜２のエッチング選択比の
向上によりゲート酸化膜の欠損（やぶれ）対策を実現
し、問題点の解決が可能となる。
【００１６】
【発明の実施の形態】図１は本発明の原理説明図兼一実
施例の説明図である。図において、１はＳｉ基板、２は
ＳｉＯ2 膜、３はポリＳｉ膜、４はレジスト膜である。
施例の説明図である。図において、１はＳｉ基板、２は
ＳｉＯ2 膜、３はポリＳｉ膜、４はレジスト膜である。
【００１７】本発明の一実施例を図１により説明する。
ポリＳｉ膜３のドライエッチングにはＥＣＲ装置を用い
た。図１（ａ）に示すように、Ｓｉ基板１上にゲート絶
縁膜としてＳｉＯ2 膜２を１００Åの厚さに熱酸化によ
り成長する。
ポリＳｉ膜３のドライエッチングにはＥＣＲ装置を用い
た。図１（ａ）に示すように、Ｓｉ基板１上にゲート絶
縁膜としてＳｉＯ2 膜２を１００Åの厚さに熱酸化によ
り成長する。
【００１８】次に、図１（ｂ）に示すように、多層配線
の第１層のポリＳｉ膜３の成長を、４，０００Åの厚さ
に行なう。そして、図１（ｃ）に示すように、ポリＳｉ
膜３上にドライエッチングのマスク用のレジスト膜４を
塗布し、レジスト膜４をフォトリソグラフ法によりパタ
ーニングした後、このレジスト膜をマスクとして第１層
目のポリＳｉ膜３の配線を形成する。
の第１層のポリＳｉ膜３の成長を、４，０００Åの厚さ
に行なう。そして、図１（ｃ）に示すように、ポリＳｉ
膜３上にドライエッチングのマスク用のレジスト膜４を
塗布し、レジスト膜４をフォトリソグラフ法によりパタ
ーニングした後、このレジスト膜をマスクとして第１層
目のポリＳｉ膜３の配線を形成する。
【００１９】先ず、図１（ｄ）に示すように、ドライエ
ッチングの装置としてＥＣＲを用い、第一ステップのエ
ッチングを行う。条件としては、μ波出力１ＫＷ、ＲＦ
出力３０Ｗ、ポリＳｉ膜エッチング終点はオーバーエッ
チなし、Ｃｌ2 ガスの流量を５０ｓｃｃｍ、Ｏ2 ガスの
流量を１０ｓｃｃｍの、すなわちＣｌ2 ／Ｏ2 ガスの流
量比率を、１０：１程度の高比率でポリＳｉ膜３が殆ど
エッチングされるまでエッチングを行なう。この結果、
パーティクルは殆ど発生せず、パーティクル起因のパタ
ーン不良は大幅に減少した。 本エッチングは下地のＳ
ｉＯ2 膜２が露出した瞬間にストップするように、ＥＰ
Ｄ等の終点監視装置を用いる。
ッチングの装置としてＥＣＲを用い、第一ステップのエ
ッチングを行う。条件としては、μ波出力１ＫＷ、ＲＦ
出力３０Ｗ、ポリＳｉ膜エッチング終点はオーバーエッ
チなし、Ｃｌ2 ガスの流量を５０ｓｃｃｍ、Ｏ2 ガスの
流量を１０ｓｃｃｍの、すなわちＣｌ2 ／Ｏ2 ガスの流
量比率を、１０：１程度の高比率でポリＳｉ膜３が殆ど
エッチングされるまでエッチングを行なう。この結果、
パーティクルは殆ど発生せず、パーティクル起因のパタ
ーン不良は大幅に減少した。 本エッチングは下地のＳ
ｉＯ2 膜２が露出した瞬間にストップするように、ＥＰ
Ｄ等の終点監視装置を用いる。
【００２０】続いて、図１（ｅ）に示すように、レジス
ト膜４をマスクとして第１層目のポリＳｉ膜３の第二ス
テップのドライエッチングを実施する。この時は、ポリ
Ｓｉ膜３の残渣除去が目的のため、Ｃｌ2 ガスの流量を
５０ｓｃｃｍ、Ｏ2 ガスの流量を５ｓｃｃｍに減らし、
Ｃｌ2 ／Ｏ2 ガスの流量比率を、５：１程度に比率を低
めて、エッチングを行なうため、残渣除去時の下地Ｓｉ
Ｏ2 膜２の欠損（やぶれ）はなく、従って下地のＳｉ基
板１の掘損（やられ）もない。
ト膜４をマスクとして第１層目のポリＳｉ膜３の第二ス
テップのドライエッチングを実施する。この時は、ポリ
Ｓｉ膜３の残渣除去が目的のため、Ｃｌ2 ガスの流量を
５０ｓｃｃｍ、Ｏ2 ガスの流量を５ｓｃｃｍに減らし、
Ｃｌ2 ／Ｏ2 ガスの流量比率を、５：１程度に比率を低
めて、エッチングを行なうため、残渣除去時の下地Ｓｉ
Ｏ2 膜２の欠損（やぶれ）はなく、従って下地のＳｉ基
板１の掘損（やられ）もない。
【００２１】実際にＣｌ2 ／Ｏ2 ガスの流量比をの減少
によるパーティクルの削減効果を、０．２μｍ以上の流
刑のパーティクル数で調べた所、従来は１５ウェーハの
処理後に１５０ケ、４０９ケあったものが、本発明の方
法では９ケ、４ケに減少した。
によるパーティクルの削減効果を、０．２μｍ以上の流
刑のパーティクル数で調べた所、従来は１５ウェーハの
処理後に１５０ケ、４０９ケあったものが、本発明の方
法では９ケ、４ケに減少した。
【００２２】最後に図１（ｆ）に示すように、レジスト
膜４の除去処理を行なって、ポリＳｉ膜３のパターニン
グ工程を終わる。
膜４の除去処理を行なって、ポリＳｉ膜３のパターニン
グ工程を終わる。
【００２３】
【発明の効果】前記に示したように、ゲート配線形成中
にＣｌ2 ／Ｏ2 ガスの流量比率を変化させることで、ポ
リＳｉ膜のドライエッチング中のパーティクル制御と、
薄膜ゲート酸化膜の破損防止という二つの効果が得られ
る。
にＣｌ2 ／Ｏ2 ガスの流量比率を変化させることで、ポ
リＳｉ膜のドライエッチング中のパーティクル制御と、
薄膜ゲート酸化膜の破損防止という二つの効果が得られ
る。
【００２４】従って、係る半導体集積回路パターン形成
の信頼度向上に寄与するところが大きい。
の信頼度向上に寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 従来例の説明図 図において、 １ Ｓｉ基板 ２ ＳｉＯ2 膜 ３ ポリＳｉ膜 ４ レジスト膜
Claims (2)
- 【請求項１】 多結晶シリコン膜を塩素ガスと酸素ガス
の混合ガスでドライエッチングする工程において、 該多結晶シリコン膜のドライエッチング中に該酸素ガス
に対する該塩素ガスの流量比率を小さく変化させること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記酸素ガスに対する塩素ガスの流量比
率を小さく変化させることを、前記多結晶シリコン膜の
エッチング完了間際に行なうことを特徴とする請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17653596A JPH1022271A (ja) | 1996-07-05 | 1996-07-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17653596A JPH1022271A (ja) | 1996-07-05 | 1996-07-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022271A true JPH1022271A (ja) | 1998-01-23 |
Family
ID=16015309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17653596A Withdrawn JPH1022271A (ja) | 1996-07-05 | 1996-07-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022271A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265278A1 (en) * | 2001-06-06 | 2002-12-11 | Infineon Technologies AG | Method for manufacturing a trench capacitor with an isolation trench |
| JP2008053678A (ja) * | 2006-07-28 | 2008-03-06 | Sumitomo Precision Prod Co Ltd | 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置 |
| JP2008113044A (ja) * | 2006-07-28 | 2008-05-15 | Sumitomo Precision Prod Co Ltd | 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置 |
-
1996
- 1996-07-05 JP JP17653596A patent/JPH1022271A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265278A1 (en) * | 2001-06-06 | 2002-12-11 | Infineon Technologies AG | Method for manufacturing a trench capacitor with an isolation trench |
| WO2002099875A1 (en) * | 2001-06-06 | 2002-12-12 | Infineon Technologies Ag | Method for manufacturing a trench capacitor with an isolation trench |
| US6855596B2 (en) | 2001-06-06 | 2005-02-15 | Infineon Technologies Ag | Method for manufacturing a trench capacitor having an isolation trench |
| JP2008053678A (ja) * | 2006-07-28 | 2008-03-06 | Sumitomo Precision Prod Co Ltd | 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置 |
| JP2008113044A (ja) * | 2006-07-28 | 2008-05-15 | Sumitomo Precision Prod Co Ltd | 終点検出可能なプラズマエッチング方法及びプラズマエッチング装置 |
| KR101319797B1 (ko) * | 2006-07-28 | 2013-10-17 | 에스피피 테크놀로지스 컴퍼니 리미티드 | 종점 검출이 가능한 플라즈마 에칭 방법 및 플라즈마 에칭 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880035A (en) | Dry etching method | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| USRE40007E1 (en) | In-situ strip process for polysilicon etching in deep sub-micron technology | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| KR100434887B1 (ko) | 반도체 장치의 제조 방법 | |
| US6651678B2 (en) | Method of manufacturing semiconductor device | |
| JPH1022271A (ja) | 半導体装置の製造方法 | |
| US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
| US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| JP3371988B2 (ja) | 薄膜の加工方法 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JPH08107105A (ja) | シリコン系材料層のパターニング方法 | |
| JP3289480B2 (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| KR100234907B1 (ko) | 반도체 소자 제조방법 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| JPH0831796A (ja) | ドライエッチング方法 | |
| JPH0521431A (ja) | 半導体装置の製造方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JPH0555220A (ja) | 半導体装置の製造方法 | |
| JPH01286330A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |