KR100649024B1 - 플래시 메모리 소자의 플로팅 게이트 형성방법 - Google Patents

플래시 메모리 소자의 플로팅 게이트 형성방법 Download PDF

Info

Publication number
KR100649024B1
KR100649024B1 KR1020050100202A KR20050100202A KR100649024B1 KR 100649024 B1 KR100649024 B1 KR 100649024B1 KR 1020050100202 A KR1020050100202 A KR 1020050100202A KR 20050100202 A KR20050100202 A KR 20050100202A KR 100649024 B1 KR100649024 B1 KR 100649024B1
Authority
KR
South Korea
Prior art keywords
photoresist
floating gate
polymer
thin film
conductive thin
Prior art date
Application number
KR1020050100202A
Other languages
English (en)
Inventor
이강현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050100202A priority Critical patent/KR100649024B1/ko
Application granted granted Critical
Publication of KR100649024B1 publication Critical patent/KR100649024B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 식각시 발생하는 부산물(byproduct)을 이용하여 플로팅 게이트를 형성함으로써 생산성 향상 및 제품 특성을 향상시키도록 플래시 메모리 소자의 플로팅 게이트 형성방법에 관한 것으로서, 반도체 기판상에 터널링 산화막을 형성하는 단계와, 상기 터널링 산화막상에 도전성 박막을 형성하는 단계와, 상기 도전성 박막상에 포토레지스트를 도포한 후 패터닝하여 플로팅 게이트 영역을 정의하는 단계와, 상기 패터닝된 포토레지스트의 양측면에 폴리머를 형성하는 단계와, 상기 폴리머가 형성된 반도체 기판의 전면에 산소 플라즈마 처리를 실시하는 단계와, 상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 도전성 박막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
플래시 메모리, 플로팅 게이트, 폴리머, 부산물, 산소 플라즈마

Description

플래시 메모리 소자의 플로팅 게이트 형성방법{Method for fabricating floating gate of flash memory device}
도 1a 내지 도 1e는 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도
도 2a 내지 도 2f는 본 발명에 따른 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 터널링 산화막
23 : 플로팅 게이트 24 : 포토레지스트
25 : 폴리머
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 생산성 및 제품 특성을 향상시키도록 한 플래시 메모리 소자의 플로팅 게이트 형성방법에 관한 것이다.
일반적으로 0.18㎛이하 플래시(flash) 메모리 소자의 제조 공정에 있어 전자(electron)를 빌드-업(build-up)하는 플로팅 게이트(floating gate)의 면적은 대단 히 중요한 펙터(factor)로 작용한다.
이에 지금까지의 공정은 미세 패턴의 한계를 극복하기 위해 산화막(oxide)을 이용한 하드 마스크(hard mask) 및 옥사이드 스페이서(oxide spacer) 구조를 채택하여 대단히 복잡한 공정 순서를 지니게 된다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 터널링 산화막(12)을 80 ~ 120Å의 두께로 형성하고, 상기 터널링 산화막(12)상에 플로팅 게이트용 폴리 실리콘막(13a)을 900 ~ 1100Å의 두께로 형성한다.
도 1b에 도시한 바와 같이, 상기 폴리 실리콘막(13a)상에 제 1 산화막(14)을 2000 ~ 2500Å의 두께로 형성하고, 상기 제 1 산화막(14)상에 포토레지스트(15)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(15)를 선택적으로 패터닝하여 플로팅 게이트 영역을 정의한다.
여기서, 상기 포토레지스트(15)를 도포한 후, 상기 포토레지스트(15)상에 반사 방지막(도시되지 않음)을 약 600Å의 두께로 형성할 수도 있다.
이어, 상기 패터닝된 포토레지스트(15)를 마스크로 이용하여 상기 제 1 산화막(14)을 선택적으로 패터닝한다.
도 1c에 도시한 바와 같이, 상기 포토레지스트(15)를 제거하고, 상기 반도체 기판(11)에 세정 공정을 실시하여 상기 포토레지스트(15)의 잔류물을 제거한다.
이어, 상기 제 1 산화막(14)을 포함한 반도체 기판(11)의 전면에 제 2 산화막을 650 ~ 850Å의 두께로 형성하고, 상기 제 2 산화막의 전면에 에치백(etch back) 공정을 실시하여 상기 제 1 산화막(14)의 양측면에 제 2 산화막 측벽(16)을 형성한다.
도 1d에 도시한 바와 같이, 상기 제 1 산화막(14) 및 제 2 산화막 측벽(16)을 하드 마스크로 이용하여 상기 폴리 실리콘막(13a)을 선택적으로 식각하여 플로팅 게이트(13)를 형성한다.
여기서, 상기 플로팅 게이트(13)는 상기 패터닝된 포토레지스트(15)에 의해 정의된 플로팅 게이트 영역보다 더 넓은 폭을 갖고 형성된다.
도 1e에 도시한 바와 같이, 상기 제 1 산화막(14) 및 제 2 산화막 측벽(16)을 습식 식각으로 제거하고, 이후 공정을 진행한다.
한편, 상기 폴리 실리콘막(13a)위에 바로 포토레지스트 패턴을 통하여 스페이스를 100㎚이하의 패터닝(patterning)을 뜰 수 있으면, 상기와 같이 하드 마스크 공정이 필요없으나 현 포토 공정으론 100㎚ 이하 미세 패턴 형성이 불가함에 따라 산화막과 같은 하드 마스크를 이용하여 100㎚ 이하의 미세 패턴을 형성하고 있다.
이후 상기 하드 마스크로 이용한 산화막 등을 습식 공정을 통하여 제거하게 된다. 이때 여러 가지 디펙트(defect)들이 발생하여 생산성이 악화됨과 동시에 제품의 특성을 저하시키는 중요 원인으로 작용하게 된다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위한 것으로, 식각시 발생하는 부산물(byproduct)을 이용하여 플로팅 게이트를 형성함으로써 생산성 향상 및 제품 특성을 향상시키도록 플래시 메모리 소자의 플로팅 게이트 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 소자의 플로팅 게이트 형성방법은 반도체 기판상에 터널링 산화막을 형성하는 단계와, 상기 터널링 산화막상에 도전성 박막을 형성하는 단계와, 상기 도전성 박막상에 포토레지스트를 도포한 후 패터닝하여 플로팅 게이트 영역을 정의하는 단계와, 상기 패터닝된 포토레지스트의 양측면에 폴리머를 형성하는 단계와, 상기 폴리머가 형성된 반도체 기판에 산소 플라즈마 처리를 실시하는 단계와, 상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 도전성 박막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 터널링 산화막(22)을 80 ~ 120Å의 두께로 형성하고, 상기 터널링 산화막(22)상에 플로팅 게이트용 폴리 실리콘막(23a)을 900 ~ 1100Å의 두께로 형성한다.
도 2b에 도시한 바와 같이, 상기 폴리 실리콘막(23a)을 포함한 반도체 기판(21)의 전면에 포토레지스트(24)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(24)를 선택적으로 패터닝하여 플로팅 게이트 영역을 정의한다.
여기서, 상기 포토레지스트(24)를 도포한 후, 상기 포토레지스트(24)상에 반사 방지막(도시되지 않음)을 약 600Å의 두께로 형성할 수도 있다.
한편, 상기 포토레지스트(24)의 도포에는, 스핀 코트, 스프레이 코트, 딥 코트 등의 방법이 있지만, 웨이퍼를 진공에서 척해서 고속 회전시키면서 하는 스핀 코트가 안정성, 균일성의 점에서 유리하다.
다음에, 원하는 패턴에 대응한 포토 마스크(도시되지 않음)를 포토레지스트(24)상에 배치한 후, 노광(露光) 공정과 현상공정을 통해 소망하는 원하는 사이즈를 갖도록 포토레지스트 패턴을 형성한다.
여기서 상기 현상 방법에는 침적에 의한 것과 스프레이에 의한 것이 있다. 전자에서는 온도, 농도, 경시(經時) 변화 등의 관리가 곤란하지만, 후자에서는 관리는 비교적 용이하다. 현재는 스프레이 방식으로 인 라인화한 장치가 널리 사용된다.
도 2c에 도시한 바와 같이, 상기 포토레지스트(24)를 패터닝한 후, 상기 포토레지스트(24)의 양측면에 폴리머(polymer)(25)를 형성한다.
여기서, 상기 폴리머(25)는 CH2F2 또는 C4F8/C5F8 등의 카본 함유 가스(carbon rich gas)로 플라즈마(plasma)를 발생하여 상기 포토레지스트(24)의 양측면에 형성 한다.
한편, 상기 폴리머(25)를 형성할 때 상기 폴리 실리콘막(23a) 위에 폴리머 잔류물(25a)이 형성된다.
도 2d에 도시한 바와 같이, 상기 폴리머(25)가 형성된 반도체 기판(21)의 전면에 산소(O2) 플라즈마 공정을 실시한다.
여기서, 상기 반도체 기판(21)에 산소 플라즈마 공정을 실시하는 이유는, 이후 폴리 실리콘막(23a)을 식각할 때 상기 폴리머(25)의 부착 공정에서 폴리 실리콘막(23a)에 남은 폴리머 잔류물(25a)에 의한 폴리 잔류물(poly residue)을 유발하는 것을 방지하기 위해 실시한다.
도 2e에 도시한 바와 같이, 상기 포토레지스트(24) 및 폴리머(25)를 마스크로 이용하여 상기 폴리 실리콘막(23a)을 플라즈마 식각하여 플로팅 게이트(23)를 형성한다.
여기서, 상기 플라즈마 식각은 포토레지스트(24) 및 폴리머(25)와 폴리 실리콘막(23a)과의 고선택비를 이용하여 HBr 가스를 이용하여 상기 폴리 실리콘막(23a)을 건식 식각한다.
도 2f에 도시한 바와 같이, 상기 반도체 기판(21)에 산소(O2) 애싱 및 세정 공정을 실시하여 상기 반도체 기판(21)상에 형성된 포토레지스트(24) 및 폴리머(25)를 제거한 후 이후 공정을 진행한다.
여기서, 상기 플로팅 게이트(23)를 형성한 후 마스크로 사용된 포토레지스트 (24)를 제거하는 방법으로는, 산소가스 플라즈마에 의한 방법 및 여러 가지 산화제를 사용한다.
먼저, 산소가스 플라즈마에 의한 방법은 진공 및 고전압하에서 산소가스를 주입함으로써 산소가스 플라즈마를 발생시켜 그 산소가스 플라즈마와 포토레지스트와의 반응에 의해, 포토레지스트를 분해하고, 제거하는 방법이다.
이어, 상기 포토레지스트를 분해하기 위한 여러 가지의 산화제를 사용하는 방법은 열농황산 또는 열농황산과 과산화 수소와의 혼합액을 산화제로서 사용하는 방법이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명에 따른 플래시 메모리 소자의 플로팅 게이트 형성방법은 다음과 같은 효과가 있다.
첫째, 식각시 발생하는 폴리머(polymer)와 같은 부산물(byproduct)을 이용하여 폴리 실리콘막을 선택적으로 식각하여 플로팅 게이트를 형성함으로써 생산성 향상 및 제품 특성을 향상시킬 수 있다.
둘째, 폴리머를 형성한 후 전면에 산소 플라즈마 공정을 실시하여 플로팅 게이트를 형성하기 위한 폴리 실리콘막의 식각시 폴리 실리콘막에 잔류하는 폴리머에 의한 폴리 잔류물의 유발을 방지하여 생산성을 향상시킬 수 있다.

Claims (5)

  1. 반도체 기판상에 터널링 산화막을 형성하는 단계;
    상기 터널링 산화막상에 도전성 박막을 형성하는 단계;
    상기 도전성 박막상에 포토레지스트를 도포한 후 패터닝하여 플로팅 게이트 영역을 정의하는 단계;
    상기 패터닝된 포토레지스트의 양측면에 폴리머를 형성하는 단계;
    상기 폴리머가 형성된 반도체 기판에 산소 플라즈마 처리를 실시하는 단계;
    상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 도전성 박막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
  2. 제 1 항에 있어서, 상기 폴리머는 상기 포토레지스트의 표면에 카본 함유 가스로 플라즈마를 발생하여 상기 포토레지스트의 양측면에 형성하는 것을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
  3. 제 2 항에 있어서, 상기 카본 함유 가스는 CH2F2 또는 C4F8/C5F8을 사용하는 것을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
  4. 제 1 항에 있어서, 상기 도전성 박막의 식각은 상기 포토레지스트 및 폴리머와 도전성 박막과의 고선택비를 이용한 플라즈마 식각으로 실시하는 것을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
  5. 제 4 항에 있어서, 상기 플라즈마 식각은 HBr 가스를 이용하는 것을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
KR1020050100202A 2005-10-24 2005-10-24 플래시 메모리 소자의 플로팅 게이트 형성방법 KR100649024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050100202A KR100649024B1 (ko) 2005-10-24 2005-10-24 플래시 메모리 소자의 플로팅 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050100202A KR100649024B1 (ko) 2005-10-24 2005-10-24 플래시 메모리 소자의 플로팅 게이트 형성방법

Publications (1)

Publication Number Publication Date
KR100649024B1 true KR100649024B1 (ko) 2006-11-27

Family

ID=37713316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100202A KR100649024B1 (ko) 2005-10-24 2005-10-24 플래시 메모리 소자의 플로팅 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR100649024B1 (ko)

Similar Documents

Publication Publication Date Title
KR100995725B1 (ko) 반도체 장치 제조 방법
CN108321079B (zh) 半导体结构及其形成方法
TW201705269A (zh) 藉由雙頻率電容耦合式電漿利用極紫外線光阻劑之溝槽與孔的圖案化
JP2009071306A (ja) 半導体素子の微細パターン形成方法
CN102931073A (zh) 一种半导体器件的制作方法
CN107564803B (zh) 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
KR100731115B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR100649024B1 (ko) 플래시 메모리 소자의 플로팅 게이트 형성방법
KR20060135247A (ko) 플래시 메모리 소자의 플로팅 게이트 형성방법
KR20070070873A (ko) 반도체소자의 미세 패턴 형성 방법
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
CN108962727B (zh) 半导体结构的制作方法
CN106960816A (zh) 双重图形化的方法
CN107785252B (zh) 双重图形化的方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR20050056355A (ko) 반도체 소자의 미세 패턴 형성방법
KR20040006424A (ko) 반도체 소자의 제조 방법
TWI539507B (zh) 化學機械研磨製程與自我對準製程
KR100800944B1 (ko) 플래시 메모리의 게이트 전극 제조방법
KR100772699B1 (ko) 반도체 소자 제조 방법
JP2006041364A (ja) 配線の形成方法及び、電子デバイスの製造方法
KR20090000468A (ko) 반도체 소자의 미세패턴 제조방법
KR100720533B1 (ko) 식각 공정 후의 세정 방법
TWI247357B (en) Method for improving footing defect in the semiconductor manufacture
KR20080038917A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee