KR20060135247A - 플래시 메모리 소자의 플로팅 게이트 형성방법 - Google Patents
플래시 메모리 소자의 플로팅 게이트 형성방법 Download PDFInfo
- Publication number
- KR20060135247A KR20060135247A KR1020050055076A KR20050055076A KR20060135247A KR 20060135247 A KR20060135247 A KR 20060135247A KR 1020050055076 A KR1020050055076 A KR 1020050055076A KR 20050055076 A KR20050055076 A KR 20050055076A KR 20060135247 A KR20060135247 A KR 20060135247A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- floating gate
- polymer
- thin film
- conductive thin
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 229920000642 polymer Polymers 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 230000005641 tunneling Effects 0.000 claims abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 229920005591 polysilicon Polymers 0.000 abstract description 11
- 239000006227 byproduct Substances 0.000 abstract description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Abstract
본 발명은 식각시 발생하는 부산물(byproduct)을 이용하여 플로팅 게이트를 형성함으로써 생산성 향상 및 제품 특성을 향상시키도록 플래시 메모리 소자의 플로팅 게이트 형성방법에 관한 것으로서, 반도체 기판상에 터널링 산화막을 형성하는 단계와, 상기 터널링 산화막상에 도전성 박막을 형성하는 단계와, 상기 도전성 박막상에 포토레지스트를 도포한 후 패터닝하여 플로팅 게이트 영역을 정의하는 단계와, 상기 패터닝된 포토레지스트의 양측면에 폴리머를 형성하는 단계와, 상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 도전성 박막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
플래시 메모리, 플로팅 게이트, 폴리머, 부산물
Description
도 1a 내지 도 1e는 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도
도 2a 내지 도 2e는 본 발명에 따른 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 터널링 산화막
23 : 플로팅 게이트 24 : 포토레지스트
25 : 폴리머
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 생산성 및 제품 특성을 향상시키도록 한 플래시 메모리 소자의 플로팅 게이트 형성방법에 관한 것이다.
일반적으로 0.18㎛이하 플래시(flash) 메모리 소자의 제조 공정에 있어 전자(electron)를 빌드-업(build-up)하는 플로팅 게이트(floating gate)의 면적은 대단 히 중요한 펙터(factor)로 작용한다.
이에 지금까지의 공정은 미세 패턴의 한계를 극복하기 위해 산화막(oxide)을 이용한 하드 마스크(hard mask) 및 옥사이드 스페이서(oxide spacer) 구조를 채택하여 대단히 복잡한 공정 순서를 지니게 된다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 터널링 산화막(12)을 80 ~ 120Å의 두께로 형성하고, 상기 터널링 산화막(12)상에 플로팅 게이트용 폴리 실리콘막(13a)을 900 ~ 1100Å의 두께로 형성한다.
도 1b에 도시한 바와 같이, 상기 폴리 실리콘막(13a)상에 제 1 산화막(14)을 2000 ~ 2500Å의 두께로 형성하고, 상기 제 1 산화막(14)상에 포토레지스트(15)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(15)를 선택적으로 패터닝하여 플로팅 게이트 영역을 정의한다.
여기서, 상기 포토레지스트(15)를 도포한 후, 상기 포토레지스트(15)상에 반사 방지막(도시되지 않음)을 약 600Å의 두께로 형성할 수도 있다.
이어, 상기 패터닝된 포토레지스트(15)를 마스크로 이용하여 상기 제 1 산화막(14)을 선택적으로 패터닝한다.
도 1c에 도시한 바와 같이, 상기 포토레지스트(15)를 제거하고, 상기 반도체 기판(11)에 세정 공정을 실시하여 상기 포토레지스트(15)의 잔류물을 제거한다.
이어, 상기 제 1 산화막(14)을 포함한 반도체 기판(11)의 전면에 제 2 산화막을 650 ~ 850Å의 두께로 형성하고, 상기 제 2 산화막의 전면에 에치백(etch back) 공정을 실시하여 상기 제 1 산화막(14)의 양측면에 제 2 산화막 측벽(16)을 형성한다.
도 1d에 도시한 바와 같이, 상기 제 1 산화막(14) 및 제 2 산화막 측벽(16)을 하드 마스크로 이용하여 상기 폴리 실리콘막(13a)을 선택적으로 식각하여 플로팅 게이트(13)를 형성한다.
여기서, 상기 플로팅 게이트(13)는 상기 패터닝된 포토레지스트(15)에 의해 정의된 플로팅 게이트 영역보다 더 넓은 폭을 갖고 형성된다.
도 1e에 도시한 바와 같이, 상기 제 1 산화막(14) 및 제 2 산화막 측벽(16)을 습식 식각으로 제거하고, 이후 공정을 진행한다.
한편, 상기 폴리 실리콘막(13a)위에 바로 포토레지스트 패턴을 통하여 스페이스를 100㎚이하의 패터닝(patterning)을 뜰 수 있으면, 상기와 같이 하드 마스크 공정이 필요없으나 현 포토 공정으론 100㎚ 이하 미세 패턴 형성이 불가함에 따라 산화막과 같은 하드 마스크를 이용하여 100㎚ 이하의 미세 패턴을 형성하고 있다.
이후 상기 하드 마스크로 이용한 산화막 등을 습식 공정을 통하여 제거하게 된다. 이때 여러 가지 디펙트(defect)들이 발생하여 생산성이 악화됨과 동시에 제품의 특성을 저하시키는 중요 원인으로 작용하게 된다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위한 것으로, 식각시 발생하는 부산물(byproduct)을 이용하여 플로팅 게이트를 형성함으로써 생산성 향상 및 제품 특성을 향상시키도록 플래시 메모리 소자의 플로팅 게이트 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 소자의 플로팅 게이트 형성방법은 반도체 기판상에 터널링 산화막을 형성하는 단계와, 상기 터널링 산화막상에 도전성 박막을 형성하는 단계와, 상기 도전성 박막상에 포토레지스트를 도포한 후 패터닝하여 플로팅 게이트 영역을 정의하는 단계와, 상기 패터닝된 포토레지스트의 양측면에 폴리머를 형성하는 단계와, 상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 도전성 박막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명에 의한 플래시 메모리 소자의 플로팅 게이트 형성방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 터널링 산화막(22)을 80 ~ 120Å의 두께로 형성하고, 상기 터널링 산화막(22)상에 플로팅 게이트용 폴리 실리콘막(23a)을 900 ~ 1100Å의 두께로 형성한다.
도 2b에 도시한 바와 같이, 상기 폴리 실리콘막(23a)을 포함한 반도체 기판 (21)의 전면에 포토레지스트(24)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(24)를 선택적으로 패터닝하여 플로팅 게이트 영역을 정의한다.
여기서, 상기 포토레지스트(24)를 도포한 후, 상기 포토레지스트(24)상에 반사 방지막(도시되지 않음)을 약 600Å의 두께로 형성할 수도 있다.
한편, 상기 포토레지스트(24)의 도포에는, 스핀 코트, 스프레이 코트, 딥 코트 등의 방법이 있지만, 웨이퍼를 진공에서 척해서 고속 회전시키면서 하는 스핀 코트가 안정성, 균일성의 점에서 유리하다.
다음에, 원하는 패턴에 대응한 포토 마스크(도시되지 않음)를 포토레지스트(24)상에 배치한 후, 노광(露光) 공정과 현상공정을 통해 소망하는 원하는 사이즈를 갖도록 포토레지스트 패턴을 형성한다.
여기서 상기 현상 방법에는 침적에 의한 것과 스프레이에 의한 것이 있다. 전자에서는 온도, 농도, 경시(經時) 변화 등의 관리가 곤란하지만, 후자에서는 관리는 비교적 용이하다. 현재는 스프레이 방식으로 인 라인화한 장치가 널리 사용된다.
도 2c에 도시한 바와 같이, 상기 포토레지스트(24)를 패터닝한 후, 상기 포토레지스트(24)의 양측면에 폴리머(polymer)(25)를 형성한다.
여기서, 상기 폴리머(25)는 CH2F2 또는 C4F8/C5F8 등의 카본 함유 가스(carbon rich gas)로 플라즈마(plasma)를 발생하여 상기 포토레지스트(24)의 양측면에 형성한다.
도 2d에 도시한 바와 같이, 상기 포토레지스트(24) 및 폴리머(25)를 마스크로 이용하여 상기 폴리 실리콘막(23a)을 플라즈마 식각하여 플로팅 게이트(23)를 형성한다.
여기서, 상기 플라즈마 식각은 포토레지스트(24) 및 폴리머(25)와 폴리 실리콘막(23a)과의 고선택비를 이용하여 HBr 가스를 이용하여 상기 폴리 실리콘막(23a)을 건식 식각한다.
도 2e에 도시한 바와 같이, 상기 반도체 기판(21)에 산소(O2) 애싱 및 세정 공정을 실시하여 상기 반도체 기판(21)상에 형성된 포토레지스트(24) 및 폴리머(25)를 제거한 후 이후 공정을 진행한다.
여기서, 상기 플로팅 게이트(23)를 형성한 후 마스크로 사용된 포토레지스트(24)를 제거하는 방법으로는, 산소가스 플라즈마에 의한 방법 및 여러 가지 산화제를 사용한다.
먼저, 산소가스 플라즈마에 의한 방법은 진공 및 고전압하에서 산소가스를 주입함으로써 산소가스 플라즈마를 발생시켜 그 산소가스 플라즈마와 포토레지스트와의 반응에 의해, 포토레지스트를 분해하고, 제거하는 방법이다.
이어, 상기 포토레지스트를 분해하기 위한 여러 가지의 산화제를 사용하는 방법은 열농황산 또는 열농황산과 과산화 수소와의 혼합액을 산화제로서 사용하는 방법이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니 하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명에 따른 플래시 메모리 소자의 플로팅 게이트 형성방법은 다음과 같은 효과가 있다.
첫째, 식각시 발생하는 폴리머(polymer)와 같은 부산물(byproduct)을 이용하여 폴리 실리콘막을 선택적으로 식각하여 플로팅 게이트를 형성함으로써 생산성 향상 및 제품 특성을 향상시킬 수 있다.
둘째, 공정 스텝 수를 단순화하여 작업성 및 제조 비용을 줄일 수 있다.
Claims (5)
- 반도체 기판상에 터널링 산화막을 형성하는 단계;상기 터널링 산화막상에 도전성 박막을 형성하는 단계;상기 도전성 박막상에 포토레지스트를 도포한 후 패터닝하여 플로팅 게이트 영역을 정의하는 단계;상기 패터닝된 포토레지스트의 양측면에 폴리머를 형성하는 단계;상기 포토레지스트 및 폴리머를 마스크로 이용하여 상기 도전성 박막을 선택적으로 제거하여 플로팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
- 제 1 항에 있어서, 상기 폴리머는 상기 포토레지스트의 표면에 카본 함유 가스로 플라즈마를 발생하여 상기 포토레지스트의 양측면에 형성하는 것을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
- 제 2 항에 있어서, 상기 카본 함유 가스는 CH2F2 또는 C4F8/C5F8을 사용하는 것을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
- 제 1 항에 있어서, 상기 도전성 박막의 식각은 상기 포토레지스트 및 폴리머 와 도전성 박막과의 고선택비를 이용한 플라즈마 식각으로 실시하는 것을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
- 제 4 항에 있어서, 상기 플라즈마 식각은 HBr 가스를 이용하는 것을 특징으로 하는 플래시 메모리 소자의 플로팅 게이트 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055076A KR20060135247A (ko) | 2005-06-24 | 2005-06-24 | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
| US11/473,690 US7482225B2 (en) | 2005-06-24 | 2006-06-23 | Method of fabricating floating gate of flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055076A KR20060135247A (ko) | 2005-06-24 | 2005-06-24 | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060135247A true KR20060135247A (ko) | 2006-12-29 |
Family
ID=37568064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050055076A KR20060135247A (ko) | 2005-06-24 | 2005-06-24 | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7482225B2 (ko) |
| KR (1) | KR20060135247A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090070338A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 동부하이텍 | 반도체 소자의 플로팅 게이트 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563098A (en) * | 1995-04-10 | 1996-10-08 | Taiwan Semiconductor Manufacturing Company | Buried contact oxide etch with poly mask procedure |
| US5525552A (en) * | 1995-06-08 | 1996-06-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a MOSFET device with a buried contact |
| US5719089A (en) * | 1996-06-21 | 1998-02-17 | Vanguard International Semiconductor Corporation | Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices |
| US5861343A (en) * | 1996-08-07 | 1999-01-19 | Vanguard International Semiconductor Corporation | Method for fabricating an aligned opening using a photoresist polymer as a side wall spacer |
| US5751040A (en) * | 1996-09-16 | 1998-05-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Self-aligned source/drain mask ROM memory cell using trench etched channel |
| KR20020082545A (ko) | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 리플레쉬 특성 향상을 위한 디램 소자의 제조방법 |
| KR100411784B1 (ko) | 2001-05-21 | 2003-12-24 | 삼성전자주식회사 | 세탁기 |
| US6808985B1 (en) * | 2002-02-21 | 2004-10-26 | Taiwan Semiconductor Manufacturing Company | Products derived from embedded flash/EEPROM products |
-
2005
- 2005-06-24 KR KR1020050055076A patent/KR20060135247A/ko not_active Application Discontinuation
-
2006
- 2006-06-23 US US11/473,690 patent/US7482225B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7482225B2 (en) | 2009-01-27 |
| US20060292797A1 (en) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100995725B1 (ko) | 반도체 장치 제조 방법 | |
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| KR101004691B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JP2009071306A (ja) | 半導体素子の微細パターン形成方法 | |
| TW201543564A (zh) | 半導體製程 | |
| KR20030062200A (ko) | 레지스트 패턴 형성방법 | |
| CN107564803B (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
| US20190006490A1 (en) | Thin film transistor and method for fabricating the same, display device, exposure device | |
| KR100731115B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| JP2012174976A (ja) | パターンの形成方法 | |
| KR100649024B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| KR20060135247A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20070070873A (ko) | 반도체소자의 미세 패턴 형성 방법 | |
| KR101002456B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| CN107785252B (zh) | 双重图形化的方法 | |
| US20090162794A1 (en) | Method for fabricating semiconductor device | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| KR20050056355A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| CN106960816A (zh) | 双重图形化的方法 | |
| KR20090027431A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20090000468A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| TWI539507B (zh) | 化學機械研磨製程與自我對準製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |