TWI539507B - 化學機械研磨製程與自我對準製程 - Google Patents

化學機械研磨製程與自我對準製程 Download PDF

Info

Publication number
TWI539507B
TWI539507B TW101146711A TW101146711A TWI539507B TW I539507 B TWI539507 B TW I539507B TW 101146711 A TW101146711 A TW 101146711A TW 101146711 A TW101146711 A TW 101146711A TW I539507 B TWI539507 B TW I539507B
Authority
TW
Taiwan
Prior art keywords
carbon layer
pattern
mechanical polishing
chemical mechanical
substrate
Prior art date
Application number
TW101146711A
Other languages
English (en)
Other versions
TW201423854A (zh
Inventor
陳義中
彭徵安
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW101146711A priority Critical patent/TWI539507B/zh
Publication of TW201423854A publication Critical patent/TW201423854A/zh
Application granted granted Critical
Publication of TWI539507B publication Critical patent/TWI539507B/zh

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

化學機械研磨製程與自我對準製程
本發明是有關於一種化學機械研磨製程與自我對準製程,且特別是有關於一種對碳層進行研磨的化學機械研磨製程與自我對準製程。
在半導體製程技術中,表面平坦化是處理高密度微影的一項重要技術,因為,沒有高低起伏的平坦表面,才能夠避免曝光時造成散射,以達成精密的圖案轉移(pattern transfer)。化學機械研磨法為現在唯一能提供超大型積體電路(very-large scale integration,VLSI),甚至極大型積體電路(ultra-large scale integration,ULSI)製程『全面性平坦化(global planarization)』的一種技術。因此,目前半導體技術中的平坦化製程都是以化學機械研磨製程來完成。
化學機械研磨製程可應用於熟知的自我對準(self-alignment)製程中。舉例來說,在對具有圖案的基底進行自我對準製程時,一般是先於基底上形成作為罩幕層的氧化層、氮化層或光阻層,且此罩幕層覆蓋上述的圖案。然後,進行化學機械研磨製程,移除部分罩幕層,直到暴露出圖案的頂面。接著,以罩幕層為蝕刻罩幕,進行蝕刻製程,以移除部分圖案。之後,將罩幕層移除。
然而,上述的罩幕層往往不容易自基底上徹底移除, 因此可能要進行額外的清洗步驟。此外,在蝕刻的過程中,罩幕層材料的蝕刻速率必須儘可能地小於圖案的蝕刻速率,以達到良好的罩幕效果。然而,大多數的罩幕層材料往往無法有效地符合上述需求。
本發明提供一種化學機械研磨製程,其用以對碳層進行研磨。
本發明另提供一種自我對準製程,其包含對碳層進行研磨的化學機械研磨製程。
本發明提出一種化學機械研磨製程,其是先提供具有圖案的基底。然後,於基底上形成碳層,且此碳層覆蓋上述的圖案。之後,進行化學機械研磨步驟,移除部分碳層,直到暴露出圖案的頂面,其中化學機械研磨步驟中使用的研漿中含有氧化劑,此氧化劑用以氧化碳層,且在化學機械研磨步驟中,經氧化的碳層被移除。
依照本發明實施例所述之化學機械研磨製程,上述之碳層例如為非晶碳層。
依照本發明實施例所述之化學機械研磨製程,上述之氧化劑例如為過氧化氫或磷酸。
依照本發明實施例所述之化學機械研磨製程,上述之圖案例如為形成於基底上的構件或基底的一部分。
本發明另提出一種自我對準製程,其是先提供具有圖案的基底。然後,於基底上形成碳層,且此碳層覆蓋上述 的圖案。接著,進行化學機械研磨步驟,移除部分碳層,直到暴露出圖案的頂面,其中化學機械研磨步驟中使用的研漿中含有氧化劑,此述氧化劑用以氧化碳層,且在化學機械研磨步驟中,經氧化的碳層被移除。之後,以碳層為罩幕,移除部分暴露出的圖案。
依照本發明實施例所述之自我對準製程,上述之碳層例如為非晶碳層。
依照本發明實施例所述之自我對準製程,上述之氧化劑例如為過氧化氫或磷酸。
依照本發明實施例所述之自我對準製程,上述在移除部分暴露出的圖案之後,更包括移除碳層。
依照本發明實施例所述之自我對準製程,上述移除碳層的方法例如為氧電漿灰化製程。
依照本發明實施例所述之自我對準製程,上述之圖案例如為形成於基底上的構件或基底的一部分。
基於上述,在本發明的自我對準製程中,採用對碳層進行研磨的化學機械研磨製程。由於碳層在蝕刻的過程中具有較高的蝕刻選擇比,因此在化學機械研磨之後可以直接作為蝕刻製程的罩幕層,而不需額外進行微影製程來形成光阻罩幕層。此外,由於碳層具有易於移除的特性,因此在移除碳層之後可不需額外地進行清洗步驟。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1D為依照本發明實施例所繪示的自我對準製程之流程剖面示意圖。首先,請參照圖1A,提供具有圖案102a、102b、102c、102d的基底100。基底100可以是半導體晶圓、介電基底、導電基底或任何其他的基底。此外,圖案102a、102b、102c、102d可以分別是形成於基底100上的構件或是基底100的一部分。然後,於基底100上形成覆蓋圖案102a、102b、102c、102d的碳層104。碳層104的形成方法例如是化學氣相沉積法(CVD)。碳層104例如為非晶碳層。
接著,請參照圖1B,進行化學機械研磨步驟,移除部分碳層104,直到暴露出圖案102b、102c的頂面。在本實施例中,在進行化學機械研磨步驟時,所使用的研漿中含有氧化劑。因此,當研漿與碳層104的表面接觸時,氧化劑會將接觸到的碳層104氧化而產生氧化表面。此氧化表面在研磨的過程中會被移除。藉由連續發生上述的氧化反應可移除碳層104而降低碳層104的厚度。上述的氧化劑例如為過氧化氫或磷酸。
然後,請參照圖1C,以碳層104為罩幕,移除部分暴露出的圖案102b、102c。移除部分圖案102b、102c的方法例如是進行蝕刻製程。在本實施例中,圖案102b、102c僅被移除一部分。在其他實施例中,亦可視實際需求而將圖案102b、102c完全移除。由於在蝕刻的過程中,碳層104具有的蝕刻速率可以顯著地小於圖案102b、102c的蝕 刻速率,即碳層104具有較高的蝕刻選擇比,因此碳層104可以有效地避免圖案102a、102d被暴露出來而受到蝕刻劑的損害。
特別一提的是,由於經過化學機械研磨的碳層104可作為移除部分圖案102b、102c的罩幕層,且可以直接接續進行蝕刻製程,因此圖1C描述的步驟稱為自我對準步驟。此外,在此步驟中,由於不需要額外地進行微影製程來製作光阻罩幕,因此有效降地低了生產成本與製程步驟。
之後,請參照圖1D,在移除部分圖案102b、102c之後,可視實際需求而選擇性地移除剩餘的碳層104。移除碳層104的方法例如為氧電漿灰化製程。由於碳層104具有易於移除的特性,因此可以不用在移除碳層104之後額外地進行清洗步驟。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
102a、102b、102c、102d‧‧‧圖案
104‧‧‧碳層
圖1A至圖1D為依照本發明實施例所繪示的自我對準製程之流程剖面示意圖。
100‧‧‧基底
102a、102b、102c、102d‧‧‧圖案
104‧‧‧碳層

Claims (8)

  1. 一種化學機械研磨製程,包括:提供具有圖案的基底;於所述基底上形成碳層,且所述碳層覆蓋所述圖案;進行化學機械研磨步驟,移除部分所述碳層,直到暴露出所述圖案的頂面,其中所述化學機械研磨步驟中使用的研漿中含有氧化劑,所述氧化劑用以氧化所述碳層,且在所述化學機械研磨步驟中,經氧化的所述碳層被移除;進行蝕刻步驟,以所述碳層為罩幕,移除部分暴露出的所述圖案;以及移除所述碳層,以暴露出所述圖案,其中所述圖案為形成於所述基底上的構件或所述基底的一部分。
  2. 如申請專利範圍第1項所述之化學機械研磨製程,其中所述碳層包括非晶碳層。
  3. 如申請專利範圍第1項所述之化學機械研磨製程,其中所述氧化劑包括過氧化氫或磷酸。
  4. 一種自我對準製程,包括:提供具有圖案的基底;於所述基底上形成碳層,且所述碳層覆蓋所述圖案;進行化學機械研磨步驟,移除部分所述碳層,直到暴露出所述圖案的頂面,其中所述化學機械研磨步驟中使用的研漿中含有氧化劑,所述氧化劑用以氧化所述碳層,且在所述化學機械研磨步驟中,經氧化的所述碳層被移除; 以所述碳層為罩幕,移除部分暴露出的所述圖案;以及移除所述碳層,以暴露出所述圖案。
  5. 如申請專利範圍第4項所述之自我對準製程,其中所述碳層包括非晶碳層。
  6. 如申請專利範圍第4項所述之自我對準製程,其中所述氧化劑包括過氧化氫或磷酸。
  7. 如申請專利範圍第4項所述之自我對準製程,其中移除所述碳層的方法包括氧電漿灰化製程。
  8. 如申請專利範圍第4項所述之自我對準製程,其中所述圖案為形成於所述基底上的構件或所述基底的一部分。
TW101146711A 2012-12-11 2012-12-11 化學機械研磨製程與自我對準製程 TWI539507B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101146711A TWI539507B (zh) 2012-12-11 2012-12-11 化學機械研磨製程與自我對準製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146711A TWI539507B (zh) 2012-12-11 2012-12-11 化學機械研磨製程與自我對準製程

Publications (2)

Publication Number Publication Date
TW201423854A TW201423854A (zh) 2014-06-16
TWI539507B true TWI539507B (zh) 2016-06-21

Family

ID=51394123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146711A TWI539507B (zh) 2012-12-11 2012-12-11 化學機械研磨製程與自我對準製程

Country Status (1)

Country Link
TW (1) TWI539507B (zh)

Also Published As

Publication number Publication date
TW201423854A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
CN108321079B (zh) 半导体结构及其形成方法
US7214626B2 (en) Etching process for decreasing mask defect
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
WO2006030581A1 (ja) 半導体装置の製造方法
KR20090066238A (ko) 반도체 장치 제조 방법
CN110211919B (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
CN107731666B (zh) 双重图形化的方法
CN101330039B (zh) 利用通孔塞消除负载效应的方法
JP2011071279A (ja) 半導体装置の製造方法
TWI539507B (zh) 化學機械研磨製程與自我對準製程
US7541255B2 (en) Method for manufacturing semiconductor device
CN103909464B (zh) 化学机械研磨方法与自我对准方法
CN110690112B (zh) 利用反向间距加倍工艺形成表面平坦化结构及方法
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
CN107785252B (zh) 双重图形化的方法
CN106298494B (zh) 一种多晶硅刻蚀方法
TWI840771B (zh) 處理半導體基板之方法及半導體結構
TW200525631A (en) Post plasma clean process for a hardmask
KR100516300B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2006041364A (ja) 配線の形成方法及び、電子デバイスの製造方法
TW473918B (en) Method for manufacturing two kinds of gate insulation layer thickness
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100649024B1 (ko) 플래시 메모리 소자의 플로팅 게이트 형성방법
KR20070048394A (ko) 플래시 메모리 소자 및 그 제조 방법
CN104882405A (zh) 一种半导体器件的制造方法